接收機的電文的位同步和幀同步實現方法及裝置的製作方法

2023-06-09 20:03:21 2

專利名稱：接收機的電文的位同步和幀同步實現方法及裝置的製作方法
技術領域：
本發明涉及無線通信技術領域，尤其涉及一種接收機的電文的位同步和 幀同步實現方法及裝置。
背景技術：
導航數字接收機在完成信號的捕獲和跟蹤後，不但要恢復調製在信號載 波上的電文，而且要根據恢復電文過程中得到的位同步和幀同步推算衛星發 射時刻，得到衛星的偽距信息。上述位同步和幀同步的準確性決定了偽距精 度和首次定位時間這兩個指標，偽距精度高低又影響了定位精度。所以位同 步和幀同步是導航接收機工作過程中的重要一環。
北鬥2導4元系統電文分為500bps和50bps兩種速率的電文。每一bit持續時 間分別為2ms和20ms,其中20ms的bit還調製了 NH ( Neuman -Hof fman codes紐曼-霍夫曼編碼)碼(寬度1ms,共20個)。上述兩種速率的電文幀 格式是相同的，每一幀數據包含300bit,每30bit為一個字，共10個字。
在通常情況下，導航數字接收機在後端處理器中實現電文恢復，並進行 位同步和幀同步。
在實現本發明過程中，發明人發現現有技術中至少存在如下問題當多 通道數據並行恢復電文時，後端處理器的負擔加重，影響電文恢復中的定位 解算的速度，也影響位同步和幀同步的速度，進而造成得到衛星發射時刻和 首次定位時間的延遲
發明內容
本發明的實施例提供了 一種接收機的電文的位同步和幀同步實現方法及 裝置，以提高導航數字接收機的位同步和幀同步的速度。
一種接收機的電文的位同步和幀同步實現方法，包括
依次把設定時間長度的電文中的相鄰的兩個1 ms累積值相加，根據相加後 得到的累加值獲取位同步後的電文；
在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據 查找到的巴格碼幀頭完成所述;f寺確定位同步的電文的幀同步。 一種接收機的電文的位同步和幀同步實現方法，包括
依次將設定長度的電文中的NH碼和環路恢復的1ms累加值的符號對準後 得到最大的符號統計值，根據各個最大的符號統計值得到恢復的位同步後的 電文；
在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據 查找到的巴才各碼幀頭完成所述^f寺確定位同步的電文的幀同步。 一種接收機的電文的位同步和幀同步實現裝置，包括
位同步處理模塊，用於依次把設定時間長度的電文中的相鄰的兩個1 ms累 積值相加，才艮據相加後得到的累加值獲取位同步後的電文；
幀同步處理模塊，用於在所述位同步處理模塊所獲取的位同步後的電文 中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所 述待確定位同步的電文的幀同步。
一種接收機的電文的位同步和幀同步實現裝置,其特徵在於，包括
位同步處理模塊，用於依次將設定長度的電文中的NH碼和環路恢復的 1ms累加值的符號對準後得到最大的符號統計值，根據各個最大的符號統計值 得到恢復的位同步後的電文；
幀同步處理模塊，用於在所述位同步處理模塊所獲取的位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所 述^f寺確定位同步的電文的幀同步。
由上述本發明的實施例提供的技術方案可以看出，本發明實施例可以提
高導航數字接收機中的500bps和50bps的導航電文的位同步、幀同步的速 度，節省系統資源，提高系統可靠性。並且在FPGA (Field Programmable Gate Array,現場可編程門陣列)中實現位同步和幀同步，可以更快地生成衛 星發射時刻，縮短導航數字接收機的首次定位時間。


為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所 需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發 明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的 前提下，還可以根據這些附圖獲得其他的附圖。
圖1為本發明實施例一提供的一種電文的位同步和幀同步的方法的處理流 程圖2為本發明實施例二提供的一種電文的位同步和幀同步的方法的處理流 程圖3為本發明實施例提供的一種接收機的電文的位同步和幀同步實現裝置 的具體實現結構圖4為本發明實施例提供的另 一種接收機的電文的位同步和幀同步實現裝 置的具體實現結構圖。
具體實施例方式
為便於對本發明實施例的理解，下面將結合附圖以幾個具體實施例為例 做進一步的解釋說明，且各個實施例並不構成對本發明實施例的限定。實施例一
該實施例提供的一種接收機的電文的位同步和幀同步的方法的&理流程
如圖1所示，該方法針對500bit/s的電文，包括如下處理步驟
步驟11、在進行位同步時，把電文中的相鄰的兩個1ms累積值相加，將 相加後得到的各個累加值的符號位串聯起來，得到恢復的位同步後的電文或 待確定位同步的電文。
按照協議規定，500bit/s的電文一幀數據300bit,時間長度為600ms。 1bit 有2ms寬，包含兩個相位(即符號位)相同的1ms積累值，上述符號位位於 1ms積累值的數據的最高位。所以，在連續的3ms積累值中，肯定有兩個是屬 於同一bit的。
導航數字接收機中的位同步模塊在進行位同步時，直接把設定時間長度 的電文中的相鄰的兩個累積值相加，如果上述相鄰的兩個累積值是同屬於一 個bit,即上述相鄰的兩個累積值的符號位是相同的，則相加後的累加值的幅 度會比上述兩個累積值大，並且符號位保持不變；如果上述相鄰的兩個累積 值不是同屬於一個bit,即上述相鄰的兩個累積值的符號位是相反的，則相加 後的累加值的幅度會比上述兩個累積值中的最大的幅度小，並且與上述兩個 累積值中的 一 個累積值的符號位相反。上述設定時間長度的電文通常為 700ms長的電文。
比如，幾個相鄰的1ms累積值分別為"1001, 1011， 0011, 0101, 1101, 1110, 0111"其中最高位為符號位，在十進位中分別為"-7, -5, +3, +5, -3, -2, +7"。每兩個相鄰1ms累加後的值為"-12, +8,國5"，根
據符號位，恢復的電文為"101"。如果從第二個數據開始每兩個累加得到的 結果為"-2, +2, +5"，恢復出的電文為"100"。第二組數據不但絕對值變 小而且不能通過後端的幀同步模塊校驗。於是，可以判斷該前兩個累積值同屬於一個bit,而且抗幹擾能力提髙。從第二個數據開始的每兩個數據不屬於 同一個bit。
當判斷有相鄰的兩個累積值不是同屬於一個bit,則在時間上向前或向後 滑動1ms後，即可實現電文的位同步。然後，再^目鄰的兩個累積值相加，將 相加後得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電文並 傳輸給導航數字接收機中的幀同步模塊。
當判斷所有相鄰的兩個累積值是同屬於一個bit,則不需要進行滑動，確 定已經實現了電文的位同步。將相加後得到的各個累加值的符號位串聯起 來，作為恢復的位同步後的電文並傳輸給導航數字接收機中的幀同步模塊。
在實際應用中，還可以在把相鄰的兩個累積值相加後，不判斷相鄰的兩 個累積值是否同屬於一個bit，直接將相加後得到的各個累加值的符號位串聯 起來，作為恢復的待確定位同步的電文並傳輸給導航數字接收機中的幀同步 模塊。
步驟12、在上述位同步後的電文或待確定位同步的電文中查找巴格碼幀 頭，根據該巴格碼幀頭完成了電文的幀同步過程。
在500bps和50bps的電文中，每300bit都會出現一個巴格碼幀頭，該巴格 碼幀頭是一個固定數值的11位二進位數據。
導航數字接收機中的幀同步模塊接收到上述位同步模塊傳輸過來的位同 步後的電文或待確定位同步的電文後，按照上述巴格碼幀頭對應的固定數值 的11位二進位數據，在上述位同步後的電文或待確定位同步的電文中查找巴 格碼幀頭。當幀同步模塊檢測到上述巴格碼幀頭，就等於是發現了一幀數據 的起始，然後，按照每30bit—個字的格式，組十個字，並對每個字進行BCH (Bose、 Ray畫Chaudhuri 、 Hocquenghem,多級循環錯誤校正變長數字編 碼。)校驗，校驗通過後，即完成了電文的幀同步過程。當上述幀同步模塊沒有在上迷位同步模塊傳輸過來的待確定位同步的電 文中4全測到巴才各碼幀頭，則說明上述待確定位同步的電文沒有實現位同步。
於是，幀同步模塊通知位同步模塊將各個1ms累積值在時間上向前或向後滑動 1ms後，再把相鄰的兩個累積值相加，將相加後得到的各個累加值的符號位串 聯起來，作為恢復的位同步後的電文並傳輸給幀同步模塊。
然後，幀同步模塊將實現了位同步、幀同步的電文按字傳輸給處理器用 來定位處理。
該實施例提供的上述處理流程可以在FPGA中實現。
在該實施例中，最多在時間上滑動1ms，即可實現500bps的導航電文的 位同步和幀同步，正確解析出導航電文，從而提高導航電文的位同步和幀同 步的速度。通過累加相鄰的兩個累積值的方法還可以克服2ms的符號數過於短 小，而不容易同步的缺點，並可以適應低信噪比下500bps的電文恢復。
實施例二
該實施例提供的一種接收機的電文的位同步和幀同步的方法的處理流程 如圖2所示，該方法針對50bit/s的電文，包括如下處理步驟
步驟21、在進行位同步時，將一個滑窗中的NH碼和環路恢復的1ms累加 值的符號對準後得到最大的符號統計值，根據各個最大的符號統計值的符號 位得到恢復的位同步後的電文。
在擴頻通信中，擴展頻譜的偽隨機碼是有周期的。導航數字接收機實際 上是一種擴頻系統，它的碼周期是1ms。當導航數字接收機正常跟蹤到衛星信 號，環路裡的碼環是和衛星信號對齊的。
對設定時間長度的電文中的每一1ms的AD (模數)採樣數據和本地偽隨 機碼做相關累加，該相關累加實際上是一個解擴的過程，即在AD採樣數據中去掉偽隨機碼的過程。經過上述相關累加處理後恢復出來的一串1 ms累加值， 該1 ms累加值的符號位就包含了導航電文信息。
對於50bps的導航電文，每1bit的時間長度為20ms，每化it調製了20個符 號位的NH碼，它具有自相關性， 一個符號位的NH碼分別對應1ms。在bit恢復 時，將20ms長度的電文作為一個滑窗，將一個滑窗中的上述NH碼和環路恢復 的1 ms累加值的符號對準後做模2加，就能在一個滑窗中得出最大的符號統計 值，該最大的符號統計值對應的時刻就是上述20ms長度的電文的bit邊界。由 於20ms的1ms積累值包含20個符號，由於NH碼的自相關性，如果數據對準， 每對NH碼和環路恢復的1ms具有相同符號，統計出的最大的符號統計值為 20;如果沒有對準，每對NH碼和環路恢復的1ms不全部具有相同符號，統計 出的最大的符號統計值小於12。上述20ms長度的電文就是恢復出來的1bit的 電文。
根據上述最大的符號統計值的符號位是正或負即可判斷恢復出的1 bit的電 文是'1，還是'0，，將上述最大的符號統計值的符號位作為恢復出的1比特 的電文的符號位，將各個比特的符號位串聯起來，作為恢復的位同步後的電 文並傳輸給導航數字接收機中的幀同步模塊。
步驟22、在上述位同步後的電文中查找巴格碼幀頭，根據該巴格碼幀頭 完成了電文的幀同步過程。
導航數字接收機中的幀同步模塊接收到上述位同步模塊傳輸過來的位同 步後的電文後，按照巴格碼幀頭對應的固定數值的11位二進位數據，在上述 位同步後的電文中查找巴格碼幀頭。當幀同步模塊檢測到上述巴格碼幀頭， 就等於是發現了一幀數據的起始，然後，按照每30bit—個字的格式，組十個 字，並對每個字進行BCH校驗，校驗通過後，即完成了電文的幀同步過程。
當上述幀同步模塊沒有在上述位同步後的電文中檢測到巴格碼幀頭，則說明上述位同步後的電文沒有實現位同步。於是，幀同步模塊通知位同步模 塊重新進行位同步。
然後，幀同步模塊將實現了位同步、幀同步的電文按字傳輸給處理器用 來定位處理。
該實施例提供的上述處理流程可以在FPGA中實現。
資源開銷，並利用NH碼自相關性，提高了在低信噪比下bit恢復能力，減少了
誤碼率。
本領域普通技術人員可以理解實現上述實施例方法中的全部或部分流 程，是可以通過電腦程式來指令相關的硬體來完成，所述的程序可存儲於 一計算機可讀取存儲介質中，該程序在執行時，可包括如上述各方法的實施 例的流程。其中，所述的存儲介質可為磁碟、光碟、只讀存儲記憶體(Read-Only Memory, ROM)或隨機存儲記憶體(Random Access Memory, RAM )等。
本發明實施例還提供了 一種接收機的電文的位同步和幀同步實現裝置， 其具體實現結構圖如圖3所示，包括如下模塊
位同步處理模塊31,用於依次把設定時間長度的電文中的相鄰的兩個 1 ms累積值相加，才艮據相加後得到的累加值獲取位同步後的電文；
幀同步處理模塊32，用於在所述位同步處理模塊所獲取的位同步後的電 文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成 所述;f寺確定位同步的電文的幀同步。
所述的位同步處理模塊31具體包括第 一處理模塊311和第二處理模塊 312，其中，
第一處理模塊311 ，用於將相加後得到的各個累加值的符號位串聯起來，得到恢復的待確定位同步的電文；
所述的幀同步處理模塊32,用於在所述待確定位同步的電文中按照預定 的格式信息查找巴格碼幀頭；當查找到了巴格碼幀頭時，則確定所述待確定 位同步的電文實現了位同步，並根據查找到的巴格碼幀頭完成所述待確定位 同步的電文的幀同步；
當沒有查找到巴格碼幀頭時，則控制所述第 一處理模塊將各個1 ms累積值 在時間上向前或向後滑動1ms後，再4巴相鄰的兩個1ms累積值相加，將相加後 得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電文，並繼續 在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭。
第二處理模塊312,用於依次把設定時間長度的電文中的相鄰的兩個1 ms 累積值相加，根據相加後得到的累積值的幅度、符號位與所述相鄰的兩個1ms 累積值的幅度、符號位的比較結果，確定所述相鄰的兩個1ms累積值是否屬於 同一個比特；
當判斷所有相鄰的兩個累積值是屬於同 一個比特，則將相加後得到的各 個累加值的符號位串聯起來，得到恢復的位同步後的電文，在所述位同步後 的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭 完成所述待確定位同步的電文的幀同步；
當判斷有相鄰的兩個累積值不是屬於同 一個比特，則將所述電文中的各 個1 ms累積值在時間上向前或向後移動1 ms後，再4巴相鄰的兩個累積值相加， 將相加後得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電 文，並繼續在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭。
所述的裝置可以設置於FPGA中。
本發明實施例還提供了另 一種接收機的電文的位同步和幀同步實現裝 置，其具體實現結構圖如圖4所示，包括如下模塊位同步處理模塊41 ，用於依次將設定長度的電文中的NH碼和環路恢復的 1ms累加值的符號對準後得到最大的符號統計值，才艮據各個最大的符號統計值 得到恢復的位同步後的電文；
幀同步處理^t塊42,用於在所述位同步處理^t塊所獲取的位同步後的電 文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成 所述^f寺確定位同步的電文的幀同步。
所述的位同步處理模塊41包括
相關累加處理模塊411,用於對設定時間長度的電文中的每一 1 ms的模數 採樣數據和本地偽隨機碼估文相關累加，得到所述環路恢復的1 ms累加值；
位同步電文獲取模塊412,用於將設定長度的電文中所述NH碼和環路恢 復的1ms累加值的符號對準後，得到所述設定長度的電文中最大的符號統計 值，將該最大的符號統計值的符號位作為恢復出的1比特的電文的符號位，將 各個比特的符號位串耳關起來，作為恢復的位同步後的電文。
所述的裝置可以設置於FPGA中。
上述本發明實施例所述方法和裝置可以適用於北鬥2導航系統中的接收機 等導航數字接收機中。
綜上所述，本發明實施例可以提高500bps和50bps的導航電文的位同 步、幀同步的速度，節省系統資源，提高系統可靠性。並且在FPGA中實現位 同步和幀同步，可以更快地生成衛星發射時刻，縮短導航數字接收機的首次 定位時間。
通過累加相鄰的兩個累積值的方法還可以克服2ms的符號數過於短小，而 不容易同步的缺點，並可以適應低信噪比下500bps的電文恢復。採用統計符 號位實現位同步的方法可以減少FPGA實現時的資源開銷，並利用NH碼自相 關性，提高了在低信噪比下bit恢復能力，減少了誤碼率。
16以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護範圍並不 局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可 輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明 的保護範圍應該以權利要求的保護範圍為準。
權利要求
1、一種接收機的電文的位同步和幀同步實現方法，其特徵在於，包括依次把設定時間長度的電文中的相鄰的兩個1ms累積值相加，根據相加後得到的累加值獲取位同步後的電文；在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所述待確定位同步的電文的幀同步。
2、 根據權利要求1所述的接收機的電文的位同步和幀同步實現方法，其 特徵在於，所述的方法，具體包括將相加後得到的各個累加值的符號位串聯起來，得到恢復的待確定位同 步的電文，在所述待確定位同步的電文中按照預定的格式信息查找巴格碼幀 頭；當查找到了巴格碼幀頭時，則確定所述待確定位同步的電文實現了位同 步，並根據查找到的巴格碼幀頭完成所述待確定位同步的電文的幀同步；當沒有查找到巴格碼幀頭時，則將各個1 ms累積值在時間上向前或向後滑 動1ms後，再把相鄰的兩個1ms累積值相加，將相加後得到的各個累加值的符 號位串聯起來，作為恢復的位同步後的電文，並繼續在所述位同步後的電文 中按照預定的格式信息查找巴格碼幀頭。
3、 根據權利要求1所述的接收機的電文的位同步和幀同步實現方法，其 特徵在於，所述的方法，具體包括依次把設定時間長度的電文中的相鄰的兩個1 ms累積值相加，根據相加後 得到的累積值的幅度、符號位與所述相鄰的兩個1ms累積值的幅度、符號位的 比較結果，確定所述相鄰的兩個1 ms累積值是否屬於同 一個比特；當判斷所有相鄰的兩個累積值是屬於同 一個比特，則將相加後得到的各個累加值的符號位串聯起來，得到恢復的位同步後的電文，在所述位同步後 的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所述待確定位同步的電文的幀同步；當判斷有相鄰的兩個累積值不是屬於同 一個比特，則將所述電文中的各 個1 ms累積值在時間上向前或向後移動1 ms後，再把相鄰的兩個累積值相加， 將相加後得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電 文，並繼續在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭。
4、 根據權利要求3所述的接收機的電文的位同步和幀同步實現方法，其 特徵在於，所述的根據相加後得到的累積值的幅度、符號位與所述相鄰的兩 個1ms累積值的幅度、符號位的比較結果，確定所述相鄰的兩個1ms累積值是 否屬於同一個比特，包括當相加後得到的累加值的幅度比所述相鄰的兩個1 ms累積值大，並且符號 位和所述相鄰的兩個1 ms累積值一致，則確定所述相鄰的兩個1 ms累積值是屬 於同一個比特；當相加後得到的累加值的幅度比所述相鄰的兩個1 ms累積值中的最大的幅 度小，並且與所述相鄰的兩個1ms累積值中的一個1ms累積值的符號位相反， 則確定所述相鄰的兩個1 ms累積值不是屬於同 一個比特。
5、 根據權利要求1或2或3或4所述的接收機的電文的位同步和幀同步實現 方法，其特徵在於，所述的設定時間長度的電文包括700ms長的電文。
6、 根據權利要求1所述的接收機的電文的位同步和幀同步實現方法，其 特徵在於，所述的方法適用於導航數字接收機中的500bps的電文。
7、 一種接收機的電文的位同步和幀同步實現方法，其特徵在於，包括依次將設定長度的電文中的NH碼和環路恢復的1ms累加值的符號對準後 得到最大的符號統計值，根據各個最大的符號統計值得到恢復的位同步後的電文；在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據 查找到的巴格碼幀頭完成所述待確定位同步的電文的幀同步。
8、 根據權利要求7所述的接收機的電文的位同步和幀同步實現方法，其 特徵在於，所述的依次將設定長度的電文中的NH碼和環路恢復的1ms累加值 的符號對準後得到最大的符號統計值，根據各個最大的符號統計值得到恢復 的位同步後的電文，包括對設定時間長度的電文中的每一1 ms的模數採樣數據和本地偽隨機碼做相 關累力口，得到所述環路恢復的1ms累加值；將設定長度的電文中所述NH碼和環路恢復的1 ms累加值的符號對準後， 得到所述設定長度的電文中最大的符號統計值，將該最大的符號統計值的符 號位作為恢復出的1比特的電文的符號位，將各個比特的符號位串聯起來，作 為恢復的位同步後的電文。
9、 根據權利要求7或8所述的接收機的電文的位同步和幀同步實現方法， 其特徵在於，所述的方法適用於導航數字接收機中的50bps的電文。
10、 一種接收機的電文的位同步和幀同步實現裝置，其特徵在於，包括位同步處理模塊，用於依次把設定時間長度的電文中的相鄰的兩個1 ms累 積值相加，根據相加後得到的累加值獲取位同步後的電文；幀同步處理模塊，用於在所述位同步處理模塊所獲取的位同步後的電文 中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所 述^f寺確定位同步的電文的幀同步。
11、 根據權利要求10所述的接收機的電文的位同步和幀同步實現裝置， 其特徵在於，所述的位同步處理模塊包括第一處理模塊，用於將相加後得到的各個累加值的符號位串聯起來，得到恢復的待確定位同步的電文；所述的幀同步處理模塊，用於在所述待確定位同步的電文中按照預定的 格式信息查找巴格碼幀頭；當查找到了巴格碼幀頭時，則確定所述待確定位 同步的電文實現了位同步，並根據查找到的巴格碼幀頭完成所述待確定位同 步的電文的幀同步；當沒有查找到巴衝各碼幀頭時，則控制所述第一處理衝莫塊將各個1ms累積值 在時間上向前或向後滑動1ms後，再把相鄰的兩個1ms累積值相加，將相加後 得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電文，並繼續 在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭。
12、根據權利要求10所述的接收機的電文的位同步和幀同步實現裝置， 其特徵在於，所述的位同步處理模塊包括第二處理模塊，用於依次把設定時間長度的電文中的相鄰的兩個1 ms累積 值相加，根據相加後得到的累積值的幅度、符號位與所述相鄰的兩個1ms累積 值的幅度、符號位的比較結果，確定所述相鄰的兩個1ms累積值是否屬於同一 個比特；當判斷所有相鄰的兩個累積值是屬於同 一個比特，則將相加後得到的各 個累加值的符號位串聯起來，得到恢復的位同步後的電文，在所述位同步後 的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭 完成所述待確定位同步的電文的幀同步；當判斷有相鄰的兩個累積值不是屬於同一個比特，則將所述電文中的各 個1 ms累積值在時間上向前或向後移動1 ms後，再4巴相鄰的兩個累積值相加， 將相加後得到的各個累加值的符號位串聯起來，作為恢復的位同步後的電 文，並繼續在所述位同步後的電文中按照預定的格式信息查找巴4各碼幀頭。
13、 根據權利要求1 O或11或12所述的接收機的電文的位同步和幀同步實 現裝置，其特徵在於，所述的裝置設置於現場可編程門陣列FPGA中。
14、 一種接收機的電文的位同步和幀同步實現裝置，其特徵在於，包括位同步處理模塊，用於依次將設定長度的電文中的NH碼和環路恢復的 1ms累加值的符號對準後得到最大的符號統計值，根據各個最大的符號統計值 得到恢復的位同步後的電文；幀同步處理模塊，用於在所述位同步處理模塊所獲取的位同步後的電文 中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所 述待確定位同步的電文的幀同步。
15、 根據權利要求14所述的接收機的電文的位同步和幀同步實現裝置， 其特徵在於，所述的位同步處理模塊包括相關累加處理模塊，用於對設定時間長度的電文中的每一1 ms的模數採樣 數據和本地偽隨機碼做相關累加，得到所述環路恢復的1 ms累加值；位同步電文獲取模塊，用於將設定長度的電文中所述NH碼和環路恢復的 1ms累加值的符號對準後，得到所述設定長度的電文中最大的符號統計值，將 該最大的符號統計值的符號位作為恢復出的1比特的電文的符號位，將各個比 特的符號位串聯起來，作為恢復的位同步後的電文。
16、 根據權利要求14或15所述的接收機的電文的位同步和幀同步實現裝 置，其特徵在於，所述的裝置設置於FPGA中。
全文摘要
本發明實施例提供了一種接收機的電文的位同步和幀同步實現方法和裝置。針對導航數字接收機中的500bps的電文，該方法主要包括依次把設定時間長度的電文中的相鄰的兩個1ms累積值相加，根據相加後得到的累加值獲取位同步後的電文；在所述位同步後的電文中按照預定的格式信息查找巴格碼幀頭，並根據查找到的巴格碼幀頭完成所述待確定位同步的電文的幀同步。利用本發明，可以提高導航數字接收機中的500bps和50bps的導航電文的位同步、幀同步的速度，節省系統資源，提高系統可靠性。並且在FPGA(Field Programmable Gate Array，現場可編程門陣列)中實現位同步和幀同步，可以更快地生成衛星發射時刻，縮短導航數字接收機的首次定位時間。
文檔編號H04B7/26GK101594180SQ200910086789
公開日2009年12月2日 申請日期2009年6月30日 優先權日2009年6月30日
發明者嚴鋒斌, 睿 鍾 申請人:北京華力創通科技股份有限公司