補償型金屬氧化物半導體器件結構及其製造方法
2023-06-10 03:33:06 2
專利名稱：補償型金屬氧化物半導體器件結構及其製造方法
技術領域：
本發明涉及半導體技術領域，特別涉及改良的補償型金屬氧化物半導體(CMOS)器件及其製造方法。
背景技術：
補償型金屬氧化物半導體(CMOS)的製造，例如金屬氧化物半導體場效應電晶體(MOSFET)，在本領域中是眾所周知的。然而，隨著技術發展推進到更高的性能而且電晶體尺寸降低，已確認了三個主要問題，即峽谷效應(canyon effect)、選擇性外延生長的小面效應和摻雜劑的橫向再分布。
峽谷效應出現在例如沒有源極或漏極金屬觸點的疊置MOSFET結構中，諸如在NFET(N溝道FET)系列中。在此情況中，用於深源極和漏極的摻雜量受鄰近柵極間距離(即，柵極至柵極間距)的影響。當柵極至柵極間距減小，深源極/漏極(S/D)的摻雜也減小。當源極/漏極摻雜劑通過相鄰柵極間較小的開口而被注入時，較少量的摻雜劑被引入S/D區，該區傾向於向外擴散並明顯減小摻雜劑的峰值濃度。當在矽絕緣體(SOI)基板上形成S/D摻雜時，作為柵極到柵極間距的函數，在較小的柵極到柵極間距內的較少摻雜的S/D區引發嚴重的問題，諸如由S/D摻雜與SOI掩埋氧化物界面的不完全界限導致的鄰近器件間的不完全結隔離。此結果是相鄰器件間的漏電流，以及用這些器件的電路運行中下降的性能和無規律性。
小面效應作為形成凸起的源極/漏極(RSD)結構以避免SOI器件中矽化物接觸成形問題並潛在地減小S/D電阻的結果而發生。為了更高的工作性能而需要RSD結構。目前，因為作為晶體取向和空間群幾何結構的函數的外延生長速率的不同，對在柵極側壁上形成的小面的控制很差。晶體的小面形成是自由能最小化的熱力學結果。根據側壁的取向和生長條件，各種小面在二氧化矽(SiO2)柵極的側壁上形成，尤其是在矽或矽鍺(SiGe)的外延生長過程中。在小面的形狀和輪廓上的不可控變化幹擾通過注入法的臨界摻雜，通常迫使在RSD外延生長前延伸和環形摻雜的應用。因為延伸和環形摻雜顯示了選擇性外延生長熱過程中的瞬態強化擴散(TED)，所以此結果惡化了短溝道性能。
延伸和環形摻雜劑的橫向再分布導致惡化的短溝道效應，特別是當將柵極長度減小到0.1微米以下。最明顯的短溝道效應是域值電壓(Vt)下降。大量的理論研究表明Vt下降僅可以通過提供環形摻雜的更陡的橫向梯度來改善，此梯度要求在深亞微米級器件的活化退火過程中環形摻雜劑的TED的減小或消除。在用於NFET環的硼或銦存在的情況下，這尤其是一個問題，眾所周知硼或銦從S/D面上明顯地向外擴散短至0.1微米的柵極長度。
本發明是在深亞微米尺度上製造CMOS結構的方法，該結構顯示了減小的峽谷效應、小面效應和橫向摻雜劑擴散。
發明內容
因此，本發明的目的是提供一種製造半導體結構的方法及其所製造的結構。根據本發明的方法製造的半導體結構可以減小峽谷效應、小面效應和橫向摻雜劑擴散等問題。
為了實現本發明的目的，提供一種製造半導體結構的方法，包括提供一具有下部絕緣體層的矽表面、製備鄰近源極/漏極區的多個柵極、在所述柵極之間生長源極/漏極使得所述源極/漏極在更大的柵極到柵極間距的區域內更厚、以及用一種或多種摻雜劑摻雜所述源極/漏極使得所述摻雜劑毗鄰於所述下部絕緣體層。
為了實現本發明的目的，還提供一種製造半導體結構的方法，包括製備在其上具有多個凸起的第一結構的半導體基板，所述第一結構被不同的第一結構至第一結構間距的區域分離；以及用於在所述區域中生長第二結構的步驟，使得在更大的第一結構至第一結構間距的區域內，所述第二結構的生長速率更大。
為了實現本發明，提供了一種半導體結構，它包括具有下部絕緣體層的矽表面；位於所述矽表面上的柵極；位於柵極間的源極/漏極，所述源極/漏極在柵極至柵極間距更大的區域內更厚，並且所述源極/漏極包含一種或多種摻雜劑，使得所述摻雜劑接近下部絕緣體層。
為了實現本發明，還提供了一種半導體結構，它包括其上具有多個凸起的第一結構的半導體基板，所述第一結構之間具有不同的間距；以及生長在所述第一結構之間的第二結構，在第一結構與第一結構間距更大的區域中，所述第二結構具有更大的生長速率。
圖1至8示出工藝的各步驟。
具體實施例方式
參照圖1，示出了典型的SOI(矽絕緣體)晶片，它包括在下部絕緣體層上的矽層1，此處絕緣體層為掩埋氧化物絕緣體層2。設置多個凸起的結構，此處是柵極3，它確定了其間的區域5，這些區域將被用以構造所示實施例中的源極/漏極。另外，示出了覆蓋柵極3的氮化物襯墊3′，該柵極被可去除的第一隔離壁4包圍。在半導體技術中，可去除的第一隔離壁被積極使用，並且可以包括多晶矽或氮化物，或使用兩種材料的複合物。通常，氮化物襯墊由LPCVD形成(液相化學氣相沉積)。一般地，第一隔離壁將是約200至約1000埃厚，並確定了柵極/漏極延伸部分9的長度。在另一實施例中，可以形成更薄的氧化物內部隔離壁11，以在S/D延伸部分布局中製備緩衝層，並保護柵極在可去除的第一隔離壁4的去除過程中免遭任何損壞。
參照圖2，毗鄰柵極3的源極/漏極區5用生長促進劑摻雜。該摻雜可以轉動一角度以獲得側壁覆蓋。用於矽外延生長的合適的生長促進劑是鍺。圖2示出具有從1E14至1E17(cm-2)的總劑量的成角度的鍺注入，例如從1E15至2E16(cm-2)。在更大的柵極至柵極間距的區域內有必要有更高的生長促進劑注入6濃度，例如圖中右側所示的區域5。成角度的注入可以通過例如旋轉晶片並以四種不同的傾斜方向(例如從頂側、從底側、從左側和從右側)進行四次注入而實現。傾角通常根據柵極的長徑比(柵極高度/柵極長度)和最小的柵極至柵極間距而選取。通過這種方式，在最大的柵極至柵極間距的區域內可以獲得例如鍺(Ge)的更高的表面濃度。在小的和大的柵極至柵極間距的區域之間表面濃度之差可以達到兩倍。優選低能注入(1至5keV)以實現Ge的更高表面濃度，並避免在最終退火中缺陷的形成。需要在注入之後在至少800℃的溫度進行快速熱退火，以使已經被Ge注入非晶化的表面再結晶。
參照圖3，在生長促進劑注入後，運用矽外延生長以抬高源極/漏極7從約50埃到約300埃。外延生長將通常在從500℃到800℃的溫度實現。注意，外延生長在更大的柵極到柵極間距的區域內產生更厚的層7。眾所周知，SiGe的生長速率隨Ge增加的濃度而明顯增加，特別是在低溫(例如，在600℃以下，例如約500℃)和低壓的情況下，於是使鍺成為對於矽外延生長的有用的生長促進劑。這被認為是因為在具有高Ge濃度的表面上氫脫附速率更高而發生。當在富鍺表面上生長矽時，向生長前端的Ge偏析發生，籍此提高了膜的生長速率。在純Ge表面上可以得到高達300％的生長速率的提高。結果是，具有最大的柵極3間的距離的區域將被形成得更高更快，因為這些區域具有來自先前步驟的最高Ge濃度。
參照圖4，第一隔離壁4被去除，且在延伸區內和在凸出的源極/漏極7的表面上提供擴散抑制劑雜質8。第一隔離壁4可以通過多種工藝除去，如加稀HF的熱磷酸。來自源極/漏極外延生長的任何小面形狀的變化在此處都不重要，因為注入表面的主要輪廓由柵極的邊緣限定。在硼和/或磷被用作雜質的地方，作為擴散抑制劑雜質8，碳將被發現是有用的。碳雜質將被用於僅在延伸區域9形成碳摻雜的Si或SiGe，在該區域需要對硼的瞬態強化擴散的抑制。因為碳的間隙俘獲機制，碳被認為抑制硼和磷的擴散。在矽或SiGe層中即使少量碳的注入也被認為減小硼擴散高達兩個數量級。利用這一事實，此處所述的工藝可以實現用於NFET的硼環和用於PFET(P溝道FET)的磷環的較陡的梯度。應當注意的是，碳對砷和銻具有相反的效應，即這些雜質的擴散被碳加強。為了避免對PFET內砷環的這種效應，需要在碳注入前掩蔽PFET活性區。
在圖5中，製備了延伸和環形雜質。對於NFET器件，雜質通常是砷延伸區和硼環(或二氟化硼，BF2)，而PFET通常是用BF2延伸區(或硼)和砷環(或磷)雜質製造。
參照圖6，在摻雜後，第二套氧化物隔離壁4′被製備以覆蓋延伸區9和凸出的源極/漏極7的小面。製備第二隔離壁4′的方法是使用等離子體強化化學氣相沉積，如在低於600℃的溫度下。可以採用低溫方法以避免退火和雜質的擴散。使第二隔離壁4′大小合適，以覆蓋凸起的源極/漏極7的小面，因而消除後續摻雜過程中的任何小面效應。
參照圖7，對選擇性矽或SiGe可以施行第二外延生長層12，雖然此步驟是可選的。可以要求進一步增加源極/漏極的厚度以減小S/D串聯電阻並避免在薄SOI器件上矽化物接觸部形成中的問題。優選的是，根據SOI層的厚度，在源極/漏極7上沉積從50至300埃例如從100至200埃的附加材料12。對於低壓下的SiGe外延，第二外延生長通常在從400℃至650℃如從500℃至550℃的溫度下進行。注意，凸起的源極/漏極的最終厚度在較大的柵極至柵極間距的區域裡更厚。還要注意，注入的碳此時夾在第一外延層7和第二外延層12之間。通常，碳注入的Si或SiGe層的薄層電阻和接觸電阻可以在矽化作用後因碳的影響而增加。通過加入第二外延生長和在整個層中夾入碳，避免了碳注入S/D外延層的增大的電阻的問題。
參照圖8，矽化作用前製造過程中的最後步驟是注入深源極/漏極雜質10，然後用在約1000℃的溫度或被認為對此目的有效的任何溫度下的快速熱退火活化它們。此深摻雜將足夠深以鄰近於掩埋氧化物層2。因為在較小的柵極至柵極間距的區域內的材料堆積比在較大的柵極至柵極間距的區域內的薄，所以雜質將更容易穿透前者。因為雜質穿透得更深，它將鄰近掩埋氧化物層2，並且因而減小峽谷效應。碳的存在防止了硼和磷雜質的橫向擴散，並且因為來自第一外延層的主要小面被隔離壁4覆蓋，所以小面效應被消除。還要注意，深源極/漏極結將更加一致地緊靠在經過不同尺寸的疊置器件的掩埋氧化物層2上。
需理解，此處公開的所有物理量，除非另外明確指出的，均不被解釋為精確地等於公開的量，而是約等於公開的量。另外，僅僅如「約」或類似限定詞的缺少不被解釋為任何這種公開的物理量是精確量的明確表示，而不考慮這樣的限定詞是否相對於此處公開的任何其它物理量而被使用。
雖然已經示出和描述了優選實施例，但是在不背離本發明的實質和範圍的情況下，可以對其作出各種修改與替換。於是，應當理解的是，僅通過圖示的方法描述了本發明，並且，已在此處得以公開的這些圖示和實施例不應被解釋為對所附權利要求的限制。
權利要求
1.一種製造半導體結構的方法，包括製備具有下部絕緣體層的矽表面；製備多個鄰近於源極/漏極區的柵極；在所述柵極之間生長源極/漏極，使得所述源極/漏極在更大的柵極至柵極間距的區域內更厚；以及用一種或多種摻雜劑摻雜所述源極/漏極，使得所述摻雜劑毗鄰於所述下部絕緣體層。
2.根據權利要求1所述的方法，其特徵在於，在柵極間生長源極/漏極的所述操作還包括在更大的柵極至柵極間距的區域內在所述源極/漏極區中以更大的濃度注入生長促進劑。
3.根據權利要求2所述的方法，其特徵在於，注入生長促進劑的所述操作還包括成角度的注入。
4.根據權利要求2所述的方法，其特徵在於，所述生長促進劑是鍺。
5.根據權利要求1所述的方法，其特徵在於，所述下部絕緣體層是掩埋氧化物層。
6.根據權利要求1所述的方法，其特徵在於，所述的一種或多種摻雜劑從砷、磷、硼和二氟化硼中選擇。
7.根據權利要求1所述的方法，其特徵在於，還包括製備與所述柵極鄰近的第一隔離壁，以形成鄰近所述柵極的延伸區。
8.根據權利要求7所述的方法，其特徵在於，還包括在生長所述源極/漏極後去除所述第一隔離壁；以及在所述延伸區中注入擴散抑制劑。
9.根據權利要求8所述的方法，其特徵在於，所述擴散抑制劑包括碳。
10.根據權利要求8所述的方法，其特徵在於，還包括製備鄰近所述柵極的第二隔離壁，以覆蓋所述延伸區和所述源極/漏極的小面。
11.根據權利要求10所述的方法，其特徵在於，還包括製備延伸和環形雜質；以及在已經製備所述第二隔離壁後，在所述源極漏極上生長附加源極/漏極材料。
12.根據權利要求11所述的方法，其特徵在於，還包括退火所述摻雜劑。
13.一種半導體結構，包括具有下部絕緣體層的矽表面；位於所述矽表面上的柵極；位於柵極間的源極/漏極，所述源極/漏極在柵極至柵極間距更大的區域內更厚，並且所述源極/漏極包含一種或多種摻雜劑，使得所述摻雜劑接近下部絕緣體層。
14.如權利要求13所述的半導體結構，其特徵在於，在柵極和源極/漏極之間還包括柵極延伸區；
15.如權利要求13所述的半導體結構，其特徵在於，所述柵極延伸區內含有擴散抑制劑。
16.如權利要求13所述的半導體結構，其特徵在於，還包括覆蓋柵極延伸區及源極/漏極小面的隔離壁。
17.如權利要求13所述的半導體結構，其特徵在於，所述半導體結構中具有延伸和環形雜質。
18.如權利要求13所述的半導體結構，其特徵在於，所述源極/漏極包括兩層。
19.如權利要求18所述的半導體結構，其特徵在於，所述的兩層源極/漏極間夾插有一層擴散抑制劑。
20.一種製造半導體結構方法，包括製備在其上具有多個凸起的第一結構的半導體基板，所述第一結構被不同的第一結構至第一結構間距的區域分離；以及用於在所述區域中生長第二結構的步驟，使得在更大的第一結構至第一結構間距的區域內，所述第二結構的生長速率更大。
21.根據權利要求20所述的方法，其特徵在於，還包括用於保護所述第二結構的小面的方法；以及在所述第二結構上生長附加半導體材料。
22.根據權利要求20所述的方法，其特徵在於，用於生長所述第二結構的所述步驟還包括用於在所述各區域內注入生長促進劑的步驟；以及所述生長促進劑以更大的濃度注入到在更大的第一結構至第一結構間距的區域內。
23.一種半導體結構，包括其上具有多個凸起的第一結構的半導體基板，所述第一結構之間具有不同的間距；以及生長在所述第一結構之間的第二結構，在第一結構與第一結構間距更大的區域中，所述第二結構具有更大的生長速率。
24.如權利要求23所述的半導體結構，其特徵在於，所述第二結構上具有附加的半導體材料。
25.如權利要求1至12所述的方法中的任何一種製造的一種半導體結構。
26.如權利要求20至22所述的方法中的任何一種製造的一種半導體結構。
全文摘要
本發明公開一種半導體結構及其製造方法,它包括:提供具有下部絕緣體層的矽表面;製備多個鄰近源極/漏極區的柵極;在所述柵極之間生長源極/漏極,使得所述源極/漏極在更大的柵極至柵極間距的區域內更厚;以及用一種或多種摻雜劑摻雜所述源極/漏極,使得所述摻雜劑毗鄰於所述下部絕緣體層。
文檔編號H01L29/786GK1354505SQ0113037
公開日2002年6月19日 申請日期2001年11月21日 優先權日2000年11月21日
發明者樸熙洺, 安達·C·莫卡塔, 沃納·勞希 申請人:國際商業機器公司