LED驅動裝置和控制方法及其線電壓補償電路和控制方法與流程
2023-06-27 18:19:46 3
本發明涉及LED照明和電路設計領域，具體而言，涉及一種LED驅動裝置和控制方法及其線電壓補償電路和控制方法。
背景技術：
圖1是LED照明應用系統工作原理簡單示意圖。圖中交流市電AC經過整流橋，濾波電容C1變成恆定DC輸入電壓，R、C2是系統上電的啟動電路，C3是負載LED濾波電容，D是續流二極體，L是電感，IC是LED lighting(LED照明)驅動控制晶片，RCS是設置負載LED電流的電阻。IC內部DRAIN管腳到CS管腳的通路包含功率開關MOS，這裡認為功率開關MOS閉合時，DRAIN管腳到CS管腳的通路的導通電阻為零，其中，IC的VCC引腳為電源引腳，與直流電源連接，用於給IC的內部電路供電；IC的GND管腳為接地引腳，與地線連接；IC的DRAIN管腳為IC的功率開關MOS的漏極管腳，與LED連接，用於控制LED工作；IC的CS管腳為檢流輸入引腳，用於限制負載LED電流，與電阻RCS連接。
圖1系統簡單工作原理說明：首先這個應用系統工作在電感電流臨界導通模式，即電感電流從峰值下降到零時，開啟開關MOS，電感電流開始線性上升，電阻RCS上電壓也開始上升，當RCS上電壓降等於內部基準電壓VREF時，關斷開關MOS，電感電流開始下降，到零時開啟開關MOS，一直循環工作。
當IC內功率開關MOS閉合時，通過電感L電流為：
iL(t)＝((VIN-VLED)/L)*t，
VLED為負載LED電壓降，t為開關MOS導通時間點，VIN為整流橋後DC電壓值。通過電感最大峰值電流為IL(peak)＝VREF/RCS，VREF是晶片IC內部基準電壓。所以流過負載LED的平均電流為ILED＝VREF/(2*RCS)。
但是在實際工作當中，RCS上電壓即使達到內部基準電壓VREF，由於內部電路模塊需要響應時間，邏輯電路需要信號傳輸時間，不能立即關斷開關MOS。一般認為電路模塊響應時間與邏輯電路信號傳輸時間之和為系統延遲時間。在系統延遲時間內，開關MOS仍然開啟，電感電流繼續增加，這就導致了通過電感電流的峰值高於初始設定值VREF/RCS，通過負載LED電流也高於設定值。並且流過電感電流的斜率與輸入電壓VIN成正比，當VIN從小變大時，流過電感電流斜率也從小變大，這樣由於系統延遲導致電感峰值電流隨著VIN變大逐漸變大，進一步說流過負載LED電流隨著VIN變大也逐漸變大。這樣系統性能就比較差，線性調整率不好，不能滿足客戶需求。
針對這一問題，市場上現有晶片的解決方案：設定系統延遲時間是固定不變的如200nS，通過內部電路處理，讓開關MOS提前系統延遲時間關斷，這樣就做到通過負載LED電流等於初始設定值，在性能得到了很大優化。
這種解決方案設定了前提條件：認為系統延遲是是恆定的。而系統延遲時間由電路模塊響應時間與邏輯電路信號傳輸時間兩部分組成。邏輯電路信號傳輸時間由於內部電源恆定，可以認為這個時間恆定的。但內部電路模塊響應時間會隨著系統應用環境的變化而發生很大變化，這個時間並不是恆定的。因此按照固定的系統延遲時間來進行調整開關MOS導通時間，不可避免的會遇到調整不夠或調整過頭的問題。
內部電路模塊響應時間不恆定原因如下：一般晶片內部通過比較器來檢測RCS電壓是否達到內部設定的基準電壓值VREF，由於RCS電壓以一定斜率上升，理論來講，當RCS上電壓稍大於基準電壓時，比較器輸出立即進行電位翻轉，關斷開關MOS。但是實際情況由於比較器受到自身增益，偏置電流，設計失配等原因影響，當RCS上電壓稍大於基準電壓時，比較器輸出並不會立即進行電位翻轉。經過一定的響應時間，才能有效翻轉。這個響應時間和RCS電壓上升斜率有直接關係，如果RCS電壓上升斜率很小，那麼比較器就需要比較大的響應時間，如果RCS電壓上升斜率很大，那麼比較器響應時間就比較小。因此在整個交流市電輸入範圍內176V～264V，系統延遲時間並不是恆定的，並且比較器響應時間佔整個系統延遲時間很大比例。
針對現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的問題，目前尚未提出有效的解決方案。
技術實現要素：
本發明實施例提供了一種LED驅動裝置和控制方法及其線電壓補償電路和控制方法，以至少解決現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。
根據本發明實施例的一個方面，提供了一種LED驅動裝置的線電壓補償電路，包括：第一電路單元，第一電路單元的第一端與LED驅動裝置的第一管腳連接，用於採樣電流檢測電阻的峰值電壓；第二電路單元，第二電路單元的第一端接入基準電壓，用於採樣基準電壓；電壓補償電路單元，電壓補償電路單元的第一端、第一電路單元的第二端和第二電路單元的第二端連接於第一節點，電壓補償電路單元的第二端與LED驅動裝置的第一管腳連接，用於電壓補償；其中，LED驅動裝置的第一管腳與電流檢測電阻的第一端連接，電流檢測電阻的第二端接地。
根據本發明實施例的另一方面，還提供了一種LED驅動裝置的線電壓補償電路的控制方法，包括：採樣基準電壓和電流檢測電阻的峰值電壓；獲取峰值電壓和基準電壓的差值；根據差值和峰值電壓，得到降低後的峰值電壓。
根據本發明實施例的另一方面，還提供了一種LED驅動裝置，包括：上述實施例中的LED驅動裝置的線電壓補償電路。
在本發明實施例中，可以通過第一電路採樣電流檢測電阻的峰值電壓，通過第二電路採樣基準電壓，並通過電壓補償電路進行電壓補償，從而降低電流檢測電阻的峰值電壓，補償由系統延遲造成的電流偏差，從而解決了現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。因此，通過本發明上述實施例提供的方案，可以達到調整LED驅動裝置的關斷時間，保證負載LED電流等於初始設定值，提高照明系統的性能，滿足客戶需求。
附圖說明
此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中：
圖1是根據現有技術的一種LED照明應用原理的示意圖；
圖2是根據本發明實施例的一種LED驅動裝置的線電壓補償電路的示意圖；
圖3a是根據本發明實施例的一種可選的LED驅動裝置的線電壓補償電路的示意圖；
圖3b是根據本發明實施例的一種可選的LED驅動裝置的第二控制電路的示意圖；
圖4是根據本發明實施例的一種可選的LED驅動裝置的線電壓補償電路的時序示意圖；以及
圖5是根據本發明實施例的一種LED驅動裝置的線電壓補償電路的控制方法的流程圖。
具體實施方式
為了使本技術領域的人員更好地理解本發明方案，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分的實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都應當屬於本發明保護的範圍。
需要說明的是，本發明的說明書和權利要求書及上述附圖中的術語「第一」、「第二」等是用於區別類似的對象，而不必用於描述特定的順序或先後次序。應該理解這樣使用的數據在適當情況下可以互換，以便這裡描述的本發明的實施例能夠以除了在這裡圖示或描述的那些以外的順序實施。此外，術語「包括」和「具有」以及他們的任何變形，意圖在於覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統、產品或設備不必限於清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或對於這些過程、方法、產品或設備固有的其它步驟或單元。
實施例1
根據本發明實施例，提供了一種LED驅動裝置的線電壓補償電路的電路實施例。
圖2是根據本發明實施例的一種LED驅動裝置的線電壓補償電路的示意圖，如圖2所示，該線電壓補償電路包括：
第一電路單元21，第一電路單元的第一端與LED驅動裝置的第一管腳連接，用於採樣電流檢測電阻的峰值電壓。
第二電路單元23，第二電路單元的第一端接入基準電壓，用於採樣基準電壓。
電壓補償電路單元25，電壓補償電路單元的第一端、第一電路單元的第二端和第二電路單元的第二端連接於第一節點，電壓補償電路單元的第二端與LED驅動裝置的第一管腳連接，用於電壓補償。
其中，LED驅動裝置的第一管腳與電流檢測電阻的第一端連接，電流檢測電阻的第二端接地。
具體的，上述的LED驅動裝置可以是LED驅動晶片或者LED驅動模組，本發明實施例中以LED驅動晶片為例，進行詳細說明。上述的LED驅動晶片的第一管腳可以是CS管腳，上述的電流檢測電阻可以是設置負載LED電流的電阻RCS，上述的峰值電壓可以是電阻RCS的峰值電壓VCSP，上述的基準電壓可以是VREF，上述的第一節點可以是Z1，如圖3a所示。
在一種可選的方案中，如圖3a所示，線電壓補償電路可以包括：第一電路單元、第二電路單元和電壓補償電路單元，如圖3a中的實線框所示，第一電路單元的一端與LED驅動晶片的CS管腳連接，第二電路單元的一端接入基準電壓VREF，第一電路單元的另一端、第二電路單元的另一端和電壓補償電路單元的一端連接於節點Z1，電壓補償電路單元的另一端與LED驅動晶片的CS管腳連接。可以通過第一電路單元採樣電阻RCS的峰值電壓VCSP，並通過第二電路單元採樣基準電壓VREF，流過第一電路單元的電流等於流過流經第二電路單元的電流與流經電壓補償電路單元的電流之和，如果第一電路單元的等效電阻為R1，第二電路單元的等效電阻為R2，電壓補償電路單元的等效電阻為R3，則電壓補償電路單元上的電壓為V＝(VCSP/R1-VREF/R2)*R3，電壓補償電路單元和電阻RCS的總電壓為VCSP，則電阻RCS上的實際電壓VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即將電阻RCS的峰值電壓VCSP與基準電壓VREF的差值進行一定比例的放大之後疊加在電流檢測電阻的電壓上，從而降低電阻RCS的峰值電壓，以補償由系統延遲造成的電流偏差。
採用本發明上述實施例，可以通過第一電路單元採樣電流檢測電阻的峰值電壓，通過第二電路單元採樣基準電壓，並通過電壓補償電路單元進行電壓補償，從而降低電流檢測電阻的峰值電壓，補償由系統延遲造成的電流偏差，從而解決了現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。因此，通過本發明上述實施例提供的方案，可以達到調整LED驅動裝置的關斷時間，保證負載LED電流等於初始設定值，提高照明系統的性能，滿足客戶需求。
可選地，在本發明上述實施例中，上述的第一電路單元還包括：
採樣電路，採樣電路的第一端與第一電路單元的第一端連接。
第一負反饋環路，第一負反饋環路的第一端與採樣電路的第二端連接，第一負反饋環路的第二端與第一電路單元的第二端連接，用於將峰值電壓轉換為峰值電流。
第一電阻，第一電阻的第一端與第一負反饋環路的第三端連接，第一電阻的第二端接地。
具體的，上述的電阻可以是R2，如圖3a所示。
在一種可選的方案中，如圖3a所示，第一電路單元可以包括採樣電路、第一負反饋環路，如圖3a中的虛線框所示和電阻R2，採樣電路的一端與LED驅動晶片的CS管腳連接，採樣電路的另一端與第一負反饋環路的一個輸入端連接，第一負反饋環路的另一個輸入端連接於節點Z1，第一負反饋環路的輸出端與電阻R2的一端連接，電阻R2的另一端接地。採樣電路可以採樣到電阻RCS的峰值電壓VCSP，第一負反饋環路可以保持電阻RCS的峰值電壓，並把電阻RCS的峰值電壓轉換成電流，得到峰值電流，峰值電流與流經電阻R2的電流相同，電阻R2的電流IR2＝VCSP/R2。
可選地，在本發明上述實施例中，上述的採樣電路包括：
第一開關，第一開關的第一端與採樣電路的第一端連接。
具體的，上述的第一開關可以是開關S1，如圖3a所示。
第一放大器，第一放大器的第一輸入端與第一開關的第二端連接，第一放大器的第二輸入端與第一放大器的輸出端連接，第一放大器的輸出端與採樣電路的第二端連接。
具體的，上述的第一放大器可以是放大器AMP2，如圖3a所示。
第一電容，第一電容的第一端、第一開關的第二端和第一放大器的第一輸入端連接於第二節點，第一電容的第二端接地。
具體的，上述的第一電容可以是電容C1，上述的第二節點可以是Z2，如圖3a所示。
在一種可選的方案中，如圖3a所示，採樣電路可以包括開關S1、放大器AMP2和電容C1，開關S1的一端與LED驅動晶片的CS管腳連接，開關S1的另一端、電容C1的一端以及放大器AMP2的一個輸入端連接於節點Z2，電容C1的另一端接地，放大器AMP2的另一個輸入端與放大器AMP2的輸出端連接。當第一開關S1閉合時，第一電容開始充電，採樣電阻RCS的峰值電壓，並通過放大器對採樣到的峰值電壓進行採樣跟隨，並將採樣後的峰值電壓輸入至第一負反饋環路進行保持。
可選地，在本發明上述實施例中，上述的第一負反饋環路包括：
第二開關，第二開關的第一端與第一負反饋環路的第一端連接。
具體的，上述的第二開關可以是開關S2，如圖3a所示。
第二放大器，第二放大器的第一輸入端與第二開關的第二端連接，第二放大器的第二輸入端與第一負反饋環路的第三端連接。
具體的，上述的第二放大器可以是放大器AMP3，如圖3a所示。
第二電容，第二電容的第一端、第二開關的第二端和第二放大器的第一輸入端連接於第三節點，第二電容的第二端接地。
具體的，上述的第二電容可以是電容C2，上述的第三節點可以是Z3，如圖3a所示。
第一場效應管，第一場效應管的漏極與第一負反饋環路的第二端連接，第一場效應管的柵極與第二放大器的輸出端連接，第一場效應管的源極與第一負反饋環路的第三端連接。
具體的，上述的第一場效應管可以是NMOS管(N溝道場效應電晶體，Negative channel-Mental-Oxide-Semiconductor的簡寫)N2，如圖3a所示。
在一種可選的方案中，如圖3a所示，第一負反饋環路可以包括：開關S2、電容C2、放大器AMP3和NMOS管N2，開關S2的一端與採樣電路的放大器AMP2的輸出端連接，開關S2的另一端、電容C2的一端和放大器AMP3的一個輸入端連接於節點Z3，電容C2的另一端接地，放大器AMP3的另一個輸入端、電阻R2的一端和NMOS管N2的源極S連接於一點，NMOS管N2的柵極G與放大器AMP3的輸出端連接，NMOS管N2的漏極D連接於節點Z1。當開關S2閉合時，電容C2充電，放大器AMP3的輸入電壓為CSP，在N2導通之後，流經N2的電流與R2的電流相同，IN2＝IR2＝VCSP/R2。
可選地，在本發明上述實施例中，上述的第二電路單元包括：
第二負反饋環路，第二負反饋環路的第一端與第二電路單元的第一端連接，用於將基準電壓轉換為基準電流。
第二電阻，第二電阻的第一端與第二負反饋環路的第二端連接，第二電阻的第二端接地。
具體的，上述的第二電阻可以是電阻R1，如圖3a所示。
第二場效應管，第二場效應管的源極與直流電源連接，第二場效應管的漏極、第二場效應管的柵極和第二負反饋環路的第三端連接於第四節點。
具體的，上述的第二場效應管可以是PMOS管(P溝道場效應電晶體，Positive channel-Mental-Oxide-Semiconductor的簡寫)P1，上述的第四節點可以是節點Z4，如圖3a所示。
第三場效應管，第三場效應管的柵極與第二場效應管的柵極連接，第三場效應管的源極與直流電源連接，第三場效應管的漏極與第二電路單元的第二端連接。
具體的，上述的第二場效應管可以是PMOS管P2，上述的直流電源可以是VCC，如圖3a所示。
其中，第二場效應管與第三場效應管的尺寸相同。
具體的，PMOS管P1和P2形成電流鏡，且P1、P2電晶體尺寸相同，流過P1、P2電流相等，如圖3a所示。
在一種可選的方案中，如圖3a所示，第二電路單元可以包括：第二負反饋環路(如圖3a中的實線框所示)、電阻R1、PMOS管P1和P2，PMOS管P1和P2的源極S均連接直流電源VCC，PMOS管P1和P2的柵極G連接在一起，構成電流鏡，PMOS管P1的柵極G、PMOS管P1的漏極D和第二負反饋環路的另一個輸入端連接於節點Z4，PMOS管P2的漏極D與節點Z1連接，第二負反饋環路的一個輸入端接入基準電壓VREF，第二負反饋環路的輸出端經過電阻R1接地。當PMOS管P1和P2導通時，流經PMOS管P1的電流與流經電阻R1的電流相同，並且流經電阻R1的電流與基準電流相同，則IP1＝IR1＝VREF/R1，即流經PMOS管P2的電流IP2＝IP1＝VREF/R1。
可選地，在本發明上述實施例中，上述的第二負反饋環路包括：
第三放大器，第三放大器的第一輸入端與第二負反饋環路的第一端連接，第三放大器的第二輸入端與第二負反饋環路的第二端連接。
具體的，上述的第三放大器可以是放大器AMP1，如圖3a所示。
第四場效應管，第四場效應管的柵極與第三放大器的輸出端連接，第四場效應管的源極與第二負反饋環路的第二端連接，第四場效應管的漏極與第二負反饋環路的第三端連接。
具體的，上述的第四場效應管可以是NMOS管N1，如圖3a所示。
在一種可選的方案中，如圖3a所示，放大器AMP1，NMOS管N1構成第二負反饋環路，放大器AMP1的一個輸入端接入基準電壓VREF，NMOS管N1的柵極G與放大器AMP1的輸出端連接，NMOS管N1的漏極D與節點Z4連接，NMOS管N1的源極S、放大器AMP1的另一個輸入端和電阻R1的一端連接於一點。當NMOS管N1導通，PMOS管P1和P2導通時，流經PMOS管P1的電流、流經NMOS管N1的電流以及流經電阻R1的電流相同，並且流經電阻R1的電流與基準電流相同，則IP1＝IR1＝VREF/R1，即流經PMOS管P2的電流IP2＝IP1＝VREF/R1。
可選地，在本發明上述實施例中，上述的電壓補償電路單元包括：
第五場效應管，第五場效應管的源極與直流電源連接，第五場效應管的柵極與第五場效應管的漏極連接，第五場效應管的漏極與電壓補償電路單元的第一端連接。
具體的，上述的第五場效應管可以是PMOS管P3，上述的直流電源可以是VCC，如圖3a所示。
第六場效應管，第六場效應管的源極與直流電源連接，第六場效應管的柵極與第五場效應管的柵極連接。
具體的，上述的第六場效應管可以是PMOS管P4，如圖3a所示。
第三電阻，第三電阻的第一端與第六場效應管的漏極連接，第三電阻的第二端與電壓補償電路單元的第二端連接。
具體的，上述的第三電阻可以是電阻R3，如圖3a所示。
其中，第五場效應管與第六場效應管的尺寸相同。
具體的，PMOS管P3和P4形成電流鏡，且P3、P4電晶體尺寸相同，流過P3、P4電流相等，如圖3a所示。
在一種可選的方案中，如圖3a所示，電壓補償電路單元可以包括：電阻R3、PMOS管P3和P4，電阻R3的一端與LED驅動晶片的CS管腳連接，R3的另一端與PMOS管P4的漏極D連接，PMOS管P3和P4的源極S均與VCC連接，PMOS管P3和P4的柵極G連接在一起，構成電流鏡，PMOS管P3的柵極G和PMOS管P3的漏極D連接在一起，並與節點Z1連接。當PMOS管P3和P4導通時，流經P3和P4的電流相等，由於流經P3的電流等於流經N2的電流與流經P2的電流之差，則流經P4的電流為IP4＝IP3＝IN2-IP2＝(VCSP/R2)-(VREF/R1)，同時流過P4的電流也流過電阻R3，電阻R3上的電壓降VR3＝IP4*R3＝VCSP*(R3/R2)-VREF*(R3/R1)。
可選地，在本發明上述實施例中，上述的線電壓補償電路還包括：
第一控制電路單元，第一控制電路單元的第一端、第三電阻的第一端和第六場效應管的漏極連接於第五節點，第一控制電路單元的第二端接入基準電壓，第一控制電路單元的第三端與LED驅動裝置的第一管腳連接，用於控制LED驅動裝置的關斷。
具體的，上述的第五節點可以是節點Z5，如圖3a所示。
第七場效應管，第七場效應管的漏極與LED驅動裝置的第二管腳連接，第七場效應管的柵極與LED驅動裝置的第三管腳連接，第七場效應管的源極與第一控制電路單元的第四端連接。
具體的，上述的第七場效應管可以是NMOS管N4，NMOS管N4是超高壓500V的MOS，上述的LED驅動晶片的第三管腳可以是DRAIN管腳，上述的LED驅動晶片的第三管腳可以是VCC管腳，如圖3a所示。
在一種可選的方案中，如圖3a所示，線電壓補償電路還可以包括：第一控制電路單元(如圖3a中的實線框所示)和NMOS管N4，NMOS管N4的漏極D與LED驅動晶片的DRAIN連接，DRAIN端和系統中電感連接，NMOS管N4的柵極G與LED驅動晶片的VCC連接，第一控制電路單元的第一個輸入端(即上述的第一控制電路單元的第一端)與電阻R3的一端連接於節點Z5，第一控制電路單元的第二個輸入端(即上述的第一控制電路單元的第二端)接入VREF，第一控制電路單元的第三個輸入端(即上述的第一控制電路單元的第四端)與NMOS管N4的源極S連接，第一控制電路單元的輸出端(即上述的第一控制電路單元的第三端)與LED驅動晶片的CS管腳連接。當第一控制電路單元的第一端的輸入電壓大於等於基準電壓時，第一控制電路單元關斷，電感電流開始下降，當電感電流從峰值下降到零時，第一控制電路單元導通，當NMOS管N4和第一控制電路單元導通時，LED照明應用系統的電感電流開始線性上升。
可選地，在本發明上述實施例中，上述的第一控制電路單元包括：
比較器，比較器的第一端與第一控制電路單元的第一端連接，比較器的第二端與第一控制電路單元的第二端連接，用於當基準電壓大於比較器的第一端的輸入電壓時，輸出高電平，當基準電壓小於等於比較器的第一端的輸入電壓時，輸出低電平。
具體的，上述的比較器可以是比較器Comparator，如圖3a所示。
邏輯電路，邏輯電路的輸入端與比較器的輸出端連接。
具體的，上述的邏輯電路可以是低壓邏輯電路Logic，如圖3a所示。
驅動電路，驅動電路的輸入端與邏輯電路的輸出端連接。
具體的，上述的驅動電路可以是高壓驅動Driver電路，如圖3a所示。
第八場效應管，第八場效應管的柵極與驅動電路的輸出端連接，第八場效應管的源極與第一控制電路單元的第三端連接，第八場效應管的漏極與第一控制電路單元的第四端連接，用於當第八場效應管的柵極輸入低電平時關斷。
具體的，上述的第八場效應管可以是功率開關NMOS管N3，如圖3a所示。
此處需要說明的是，上述系統延遲時間主要由比較器Comparator響應時間和低壓邏輯Logic，高壓Driver信號傳輸時間組成。比較器Comparator響應時間和電流檢測電阻RCS電壓上升斜率有很大關係，RCS電壓上升斜率越大，響應時間越短，反之越長。
在一種可選的方案中，如圖3a所示，比較器Comparator、低壓邏輯電路Logic、高壓驅動Driver電路和開關NMOS管N3可以形成驅動控制晶片主信號通路，即第一控制電路單元，比較器Comparator的一個輸入端接入基準電壓VREF，比較器Comparator的另一個輸入端連接Z5，輸入電壓為CS-IN，低壓邏輯電路Logic的輸入端與比較器Comparator的輸出端連接，低壓邏輯電路Logic的輸出端與高壓驅動Driver電路的輸入端連接，低壓邏輯電路Logic的輸出電壓為LVG，高壓驅動Driver電路的輸出電壓為HVG，高壓驅動Driver電路的輸出端與NMOS管N3的柵極G連接，NMOS管N3的漏極D與NMOS管N4的源極S連接，NMOS管N3的源極S與LED驅動晶片的CS管腳連接。當NMOS管N3導通導通時，比較器Comparator輸出高電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅動Driver電路的輸出電壓HVG均為高電平，電感電流開始線性上升，電阻RCS上的電壓也開始上升；當比較器Comparator的輸入電壓CS-IN大於等於VREF時，比較器Comparator輸出低電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅動Driver電路的輸出電壓HVG均為低電平，則NMOS管N3關斷，電感電流開始下降，當電感電流從峰值下降到零時，NMOS管N3導通。
可選地，在本發明上述實施例中，上述的線電壓補償電路還包括：
第二控制電路單元，第二控制電路單元的輸入端與邏輯電路的輸出端連接，第二控制電路單元的第一輸出端與第一開關連接，第二控制電路單元的第二輸出端與第二開關連接，用於生成控制第一開關閉合或斷開的第一控制信號，以及控制第二開關閉合或斷開的第二控制信號。
在一種可選的方案中，如圖3b所示，線電壓補償電路還可以包括：第二控制電路單元，第二控制電路單元的輸入端與低壓邏輯電路Logic的輸出端連接，第二控制電路單元的第一輸出端與開關S1連接，第二控制電路單元的第二輸出端與開關S2連接。當低壓邏輯電路Logic的輸出電壓LVG為高電平時，產生開關控制信號S1、S2，第二控制電路單元的第一輸出端輸出高電平至開關S1，控制開關S1閉合，第二控制電路單元的第二輸出端輸出低電平至開關S2，控制開關S2斷開；當低壓邏輯電路Logic的輸出電壓LVG從高電平變為低電平時，產生開關控制信號S1、S2，第二控制電路單元的第一輸出端輸出低電平至開關S1，控制開關S1斷開，第二控制電路單元的第二輸出端輸出高電平至開關S2，控制開關S2閉合。
可選地，在本發明上述實施例中，上述的第二控制電路單元包括：
延遲單元，延遲單元的輸入端與第二控制電路單元的輸入端連接，延遲單元的輸出端與第二控制電路單元的第一輸出端連接，用於當第二控制電路單元的輸入端輸入高電平時，輸出高電平脈衝至第一開關，控制第一開關閉合，當第二控制電路單元的輸入端輸入信號從高電平變為低電平時，輸出低電平至第一開關，控制第一開關斷開。
具體的，上述的延遲單元可以是延遲單元Delay，如圖3b所示，主要用來抵消驅動Driver信號傳輸時間，在保證能夠有效採樣RCS峰值電壓情況下，Delay時間最大程度接近Driver信號傳輸時間。
第一反相器，第一反相器與延遲單元的輸出端連接。
具體的，上述的第一反相器可以是反相器INV1，如圖3b所示。
第四電阻，第四電阻的第一端與第一反相器的輸出端連接。
具體的，上述第四電阻可以是電阻R4，如圖3b所示。
第三電容，第三電容的第一端與第四電阻的第二端連接，第三電容的第二端接地。
具體的，上述的第三電容可以是電容C4，如圖3b所示。
第二反相器，第二反相器的輸入端、第四電阻的第二端和第三電容的第一端連接於第六節點。
具體的，上述的第一反相器可以是反相器INV2，上述的第六節點可以是節點Z6，如圖3b所示。
第三反相器，第三反相器的輸入端與第二反相器的輸出端連接。
具體的，上述的第一反相器可以是反相器INV3，如圖3b所示。
第九場效應管，第九場效應管的柵極與第三反相器的輸出端連接，第九場效應管的源極與直流電源連接。
具體的，上述的第九場效應管可以是PMOS管P5，如圖3b所示。
第十場效應管，第十場效應管的柵極、第三反相器的輸出端和第九場效應管的柵極連接於第七節點。
具體的，上述的第九場效應管可以是NMOS管N5，上述的第七節點可以是節點Z7，如圖3b所示。
基準電流，基準電流的輸入端與第十場效應管的源極連接，基準電流的輸出端接地。
具體的，上述的基準電流可以是IREF，如圖3b所示。
第四電容，第四電容的第一端、第十場效應管的漏極和第九場效應管的漏極連接於第八節點，第四電容的第二端接地。
具體的，上述的第四電容可以是電容C3，上述的第七節點可以是節點Z8，如圖3b所示。為了在開關N3開啟前，第一負反饋環路已穩定的保持住本周期的RCS峰值電壓，則開關S2的高電平時間要小於開關NMOS管的N3的最小關斷時間，因此，電容C3放電的時間小於開關NMOS管的N3的最小關斷時間。
施密特觸發器，施密特觸發器的輸入端與第八節點連接。
具體的，上述的施密特觸發器可以是施密特觸發器Schmitt，如圖3b所示。
或非門，或非門的第一輸入端與施密特觸發器的輸出端連接，或非門的第二輸入端與第二反相器的輸出端連接，或非門的輸出端與第二控制電路單元的第二輸出端連接，用於當第二控制電路單元的輸入端輸入高電平時，輸出低電平至第二開關，控制第二開關斷開，當第二控制電路單元的輸入端輸入信號從高電平變為低電平時，輸出高電平脈衝至第二開關，控制第二開關閉合。
具體的，上述的或非門可以是或非門Nor2，如圖3b所示。
在一種可選的方案中，如圖3a和3b所示，第二控制電路單元可以包括：延遲單元Delay、反相器INV1、電阻R4、電容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、電容C3、施密特觸發器Schmitt和或非門Nor2，延遲單元Delay、反相器INV1、電阻R4、反相器INV2、反相器INV3、施密特觸發器Schmitt串聯在一起，或非門Nor2的一個輸入端和反相器INV2的輸出端連接，或非門Nor2的另一個輸入端和施密特觸發器Schmitt的輸出端連接，電容C4的一端與電阻R4和反相器INV2的輸入端連接於節點Z6，電容C4的另一端接地，PMOS管P5和NMOS管N5的柵極G連接於節點Z7，反相器INV3的輸出端與節點Z7連接，PMOS管P5和NMOS管N5的漏極D連接於節點Z8，PMOS管P5的源極與VCC連接，NMOS管N5的源極通過IREF接地，電容C3的一端、施密特觸發器Schmitt的輸入端與節點Z8連接，電容C3的另一端接地。當低壓邏輯電路Logic的輸出電壓LVG為高電平時，經過延遲單元Delay進行延遲之後，輸出高電平至開關S1，控制開關S1閉合，經過反相器INV1、電阻R4、反相器INV2之後，反相器INV2輸出高電平，經過或非門Nor2之後，或非門Nor2輸出低電平至開關S2，控制開關S2斷開；當低壓邏輯電路Logic的輸出電壓LVG從高電平變為低電平時，經過延遲單元Delay進行延遲之後，輸出低電平至開關S1，控制開關S1斷開，經過反相器INV1、電阻R4、反相器INV2之後，反相器INV2輸出低電平，反相器INV3輸出高電平，PMOS管P5關斷，NMOS管N5導通，電容C3放電，在電容C3放電結束之前，施密特觸發器Schmitt輸入高電平，施密特觸發器Schmitt輸出低電平，經過或非門Nor2之後，或非門Nor2輸出高電平至開關S2，控制開關S2閉合，在電容C3放電結束之後，施密特觸發器Schmitt輸入低電平，施密特觸發器Schmitt輸出高電平，經過或非門Nor2之後，或非門Nor2輸出低電平至開關S2，控制開關S2斷開。
下面結合圖3a、圖3b和圖4對本發明一種優選的實施例進行詳細說明，如圖3a所示，圖3a中放大器AMP1，NMOS N1構成負反饋環路，得到流過PMOS P1的基準電流IP1＝VREF/R1。PMOS P1和P2形成電流鏡，且P1，P2電晶體尺寸相同，流過P1，P2電流相等。PMOS P3和P4形成電流鏡，且P3，P4電晶體尺寸相同，流過P3，P4電流相等。開關switch1、放大器AMP2和電容C1構成電阻RCS峰值電壓採樣電路。開關switch2、電容C2、放大器AMP3和NMOS N2構成的負反饋環路電路，來保持RCS峰值電壓，同時把RCS峰值電壓轉換成電流，並流經N2，IN2＝VCSP/R2，VCSP為採樣到的RCS峰值電壓。流過PMOS P4的電流為IP4＝(VCSP/R2)-(VREF/R1)，同時流過P4的電流也流過電阻R3，電阻R3上的電壓降VR3＝VCSP*(R3/R2)-VREF*(R3/R1)。比較器Comparator、低壓邏輯電路Logic、高壓驅動Driver電路和開關NMOS N3形成驅動控制晶片主信號通路。如圖3b所示，在圖3b中的電路是用來產生開關控制信號S1、S2。控制信號S1、S2高電平，開關switch1、switch2閉合，反之斷開。圖中延遲單元Delay主要用來抵消驅動Driver信號傳輸時間，在保證能夠有效採樣RCS峰值電壓情況下，Delay時間最大程度接近Driver信號傳輸時間。NMOS N4是超高壓500V的MOS，其DRAIN端和系統中電感連接。開關NOMS N3Source端和檢測負載LED電流的電阻RCS連接。
結合如圖4所示時序來具體說明這種補償方法的設計原理：假設第一個工作周期沒有補償電壓，電阻R3沒有壓降，比較器Comparator一個輸入端CS-IN電壓和電阻RCS上電壓一樣。當開關NMOS N3閉合時，邏輯Logic輸出信號LVG、驅動Driver輸出信號HVG都為高電平。當電阻RCS電壓達到VREF時，經過比較器Comparator響應時間，邏輯Logic傳輸延遲後，LVG信號由高變低，經過Delay後產生開關switch1控制信號S1，也由高變低，switch1斷開，完成RCS峰值電壓採樣。緊隨之後的HVG信號也由高變低，關閉開關NMOS N3。這時採樣到的RCS峰值電壓VCSP已大於內部基準電壓VREF。當S1由高變低時，由反相器INV3，PMOS P5、NMOS N5、基準電流IREF、電容C3、施密特觸發器Schmitt和或非門Nor2構成的電路產生開關switch2的控制信號S2。S2高電平時間要小於開關NMOS N3最小關斷時間(為了防止開關頻率太高，此類晶片一般設計最小關斷時間)，目的是在開關N3開啟前，已穩定的保持住本周期的RCS峰值電壓。本文設計R3＝2*R1＝2*R2(比例係數可微調)，這樣電阻R3的壓降VR3＝(VCSP-VREF)*2，相當於在電阻RCS電壓基礎上增加一個補償電壓VR3，在相鄰的兩個開關周期內，由於母線電壓VIN不變，電阻RCS電壓上升斜率不變，即系統延遲不變。等效為CS-IN峰值電壓等於VCSP時，N3才關斷。這樣RCS上峰值電壓VCS＝VCSP-VR3＝VREF-(VCSP-VREF)，而上一周期電阻RCS峰值電壓VCS＝VREF+(VCSP-VREF)。同時這個周期採樣、保持住的RCS峰值電壓為VREF-(VCSP-VREF)，小於VREF，流過P4的電流為零，電阻R3上沒有壓降，CS-IN電壓等於CS電壓，在下一個工作周期就沒有補償電壓，就這樣循環的工作下去。在相鄰工作周期內，一次有2倍(VCSP-VREF)補償電壓，一次沒有補償電壓，相鄰兩個工作周期內，RCS峰值平均電壓可近似認為VREF。這樣設計帶來另一個好處就是相鄰周期頻率不一樣，對系統電磁幹擾能起到一定程度改善作用。
如圖4所示，VREF為內部基準電壓，CS為電阻RCS上壓降波形，S1、S2為開關switch1、switch2開關控制信號波形，CSP為採樣保持住的RCS峰值電壓，最大值為VREF+(VCSP-VREF)，最小值為VREF-(VCSP-VREF)。
計算經過線電壓補償後流過負載LED的平均電流，為了計算公式簡潔清楚，電阻RCS的峰值電壓和內部基準電壓的差值為：
ΔV＝VCSP-VREF，
當開關MOS閉合時，根據電感特性，得到流過電感的電流和其電壓降的關係如下等式：
其中VIN是經過整流橋後的DC電壓，VLED為負載LED的電壓降。依據應用系統要求，可知流過電感的峰值電流為
其中，VREF為內部基準電壓，RCS為設定流過負載LED電流的電阻。得到一個周期內開關MOS打開時間tON、關斷時間tOFF和開關周期，其等式如下：
tON＝(L*IP)/(VIN-VLED),tOFF＝L*IP/VLED，
根據以上所述設計思想，得到相鄰周期流過電感峰值電流之和、之差，周期之和、之差為：
得到相鄰兩個周期流過電感的平均電流為
而未經補償的，由於每個周期電壓電流波形一致，一個周期內流過電感的平均電流為
由於ΔV＜VREF，(ΔV/VREF)2＜＜ΔV/VREF，很明顯經過線電壓調整補償後的電路，流經負載LED的電流更接近預先設定的電流值VREF/(2*RCS)。
例如，VIN＝300V，VLED＝80V，ILED＝200mA，L＝2.2mH，VREF＝400mV。經計算RCS＝1Ω，tON＝4uS，tOFF＝11uS，T＝15uS，F＝1/T＝66.7kHz，設系統延遲tDelay＝200nS，得到
ΔV＝20mV，ΔV/VREF＝1/20，(ΔV/VREF)2＝1/400，
得到補償後流過負載LED電流為
未經補償流過負載LED電流為
可見經過線電壓補償後，性能得到了很大優化，但是仍然沒有完全補償。原因是我們為了清楚闡述設計思想，並簡化計算，認為圖3a中的R3＝2*R1＝2*R2。現在假設R3＝(K+1)*R1＝(K+1)*R2得到流過電感的平均電流如下等式：
從等式看到，只要做到T1＝K*T2，就可以實現完全補償。
設a＝ΔV/VREF，等式可簡化為：aK2-K+a+1＝0。
若ΔV＝20mV，VREF＝400mV，a＝1/20，得到K≈1.1。所以當R3＝2.1*R1＝2.1*R2，就可以實現完全補償，流過電感的平均電流
實施例2
根據本發明實施例，提供了一種LED驅動裝置的線電壓補償電路的控制方法的方法實施例，需要說明的是，在附圖的流程圖示出的步驟可以在諸如一組計算機可執行指令的計算機系統中執行，並且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同於此處的順序執行所示出或描述的步驟。
圖5是根據本發明實施例的一種LED驅動裝置的線電壓補償電路的控制方法的流程圖，如圖5所示，該方法包括如下步驟：
步驟S502，採樣基準電壓和電流檢測電阻的峰值電壓。
具體的，上述的LED驅動裝置可以是LED驅動晶片或者LED驅動模組，本發明實施例中以LED驅動晶片為例，進行詳細說明。上述的電流檢測電阻可以是設置負載LED電流的電阻RCS，上述的峰值電壓可以是電阻RCS的峰值電壓VCSP，上述的基準電壓可以是VREF。
步驟S504，獲取峰值電壓和基準電壓的差值。
步驟S506，根據差值和峰值電壓上，得到降低後的峰值電壓。
在一種可選的方案中，如圖3a所示，線電壓補償電路可以包括：第一電路單元、第二電路單元和電壓補償電路單元，如圖3a中的實線框所示。可以通過第一電路單元採樣電阻RCS的峰值電壓VCSP，並通過第二電路單元採樣基準電壓VREF，流過第一電路單元的電流等於流過流經第二電路單元的電流與流經電壓補償電路單元的電流之和，如果第一電路單元的等效電阻為R1，第二電路單元的等效電阻為R2，電壓補償電路單元的等效電阻為R3，則電壓補償電路單元上的電壓為V＝(VCSP/R1-VREF/R2)*R3，電壓補償電路單元和電阻RCS的總電壓為VCSP，則電阻RCS上的實際電壓為VCS＝VCSP-(VCSP/R1-VREF/R2)*R3，即根據峰值電壓和基準電壓的差值，以及峰值電壓，得到降低後的峰值電壓，也即將電阻RCS的峰值電壓VCSP與基準電壓VREF的差值進行一定比例的放大之後疊加在電流檢測電阻的電壓上，從而降低電阻RCS的峰值電壓，以補償由系統延遲造成的電流偏差。
採用本發明上述實施例，可以通過第一電路單元採樣電流檢測電阻的峰值電壓，通過第二電路單元採樣基準電壓，並通過電壓補償電路單元進行電壓補償，從而降低電流檢測電阻的峰值電壓，補償由系統延遲造成的電流偏差，從而解決了現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。因此，通過本發明上述實施例提供的方案，可以達到調整LED驅動裝置的關斷時間，保證負載LED電流等於初始設定值，提高照明系統的性能，滿足客戶需求。
可選地，在本發明上述實施例中，當第八場效應管導通時，控制第一開關閉合，並在延時第一預設時間之後，控制第二開關斷開。
具體的，上述的第八場效應管可以是功率開關NMOS管N3，上述的第一開關可以是開關S1，上述的第一預設時間可以是第二控制電路單元傳輸第二開關的控制信號的傳輸時間，上述的第二開關可以是開關S2，如圖3a和3b所示。
在一種可選的方案中，如圖3a和3b所示，比較器Comparator、低壓邏輯電路Logic、高壓驅動Driver電路和開關NMOS管N3可以形成驅動控制晶片主信號通路，第二控制電路可以包括：延遲單元Delay、反相器INV1、電阻R4、電容C4、反相器INV2、反相器INV3、PMOS管P5、NMOS管N5、IREF、電容C3、施密特觸發器Schmitt和或非門Nor2。當功率開關NMOS管N3導通時，低壓邏輯電路Logic輸出高電平，經過延遲單元之後，輸出高電平至開關S1，控制開關S1閉合，並經過反相器INV1、電阻R4、反相器INV2之後，反相器INV2輸出高電平，經過或非門Nor2之後，或非門Nor2輸出低電平至開關S2，控制開關S2斷開。
可選地，在本發明上述實施例中，在第八場效應管導通之後，上述方法還包括：
步驟S508，將峰值電壓和基準電壓進行比較。
具體的，上述的峰值電壓和基準電壓可以分別是輸入比較器的輸入電壓CS-IN和輸入電壓VREF，如圖3a所示。
步驟S510，如果峰值電壓大於等於基準電壓，則控制第八場效應管關斷，並控制第一開關斷開。
步驟S512，在延時第二預設時間之後，控制第二開關閉合。
具體的，上述的第二預設時間可以是第二控制電路單元傳輸第二開關的控制信號的傳輸時間。
步驟S114，在延時第三預設時間之後，控制第二開關斷開。
具體的，上述的第三預設時間可以是第四電容的放電時間。
在一種可選的方案中，如圖3a和3b所示，當比較器Comparator的輸入電壓CS-IN大於等於VREF時，比較器Comparator輸出低電平，則低壓邏輯電路Logic的輸出電壓LVG和高壓驅動Driver電路的輸出電壓HVG均從高電平變為低電平，則NMOS管N3關斷，電感電流開始下降，低壓邏輯電路Logic的輸出電壓LVG經過延遲單元delay之後，輸出低電平至開關S1，控制開關S1斷開，經過反相器INV1、電阻R4、反相器INV2之後，反相器INV2輸出低電平，反相器INV3輸出高電平，PMOS管P5關斷，NMOS管N5導通，電容C3放電，在電容C3放電結束之前，施密特觸發器Schmitt輸入高電平，施密特觸發器Schmitt輸出低電平，經過或非門Nor2之後，或非門Nor2輸出高電平至開關S2，控制開關S2閉合，在電容C3放電結束之後，施密特觸發器Schmitt輸入低電平，施密特觸發器Schmitt輸出高電平，經過或非門Nor2之後，或非門Nor2輸出低電平至開關S2，控制開關S2斷開。
實施例3
根據本發明實施例，提供了一種LED驅動裝置的產品實施例，包括：實施例1中任意一項的LED驅動裝置的線電壓補償電路。
具體的，上述的LED驅動裝置可以是LED驅動晶片或者LED驅動模組，本發明實施例中以LED驅動晶片為例，進行詳細說明。
採用本發明上述實施例，可以通過第一電路單元採樣電流檢測電阻的峰值電壓，通過第二電路單元採樣基準電壓，並通過電壓補償電路單元進行電壓補償，從而降低電流檢測電阻的峰值電壓，補償由系統延遲造成的電流偏差，從而解決了現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。因此，通過本發明上述實施例提供的方案，可以達到調整LED驅動裝置的關斷時間，保證負載LED電流等於初始設定值，提高照明系統的性能，滿足客戶需求。
實施例4
根據本發明實施例，提供了一種LED驅動裝置的控制方法的方法實施例，包括：實施例2中任意一項的LED驅動裝置的線電壓補償電路的控制方法。
具體的，上述的LED驅動裝置可以是LED驅動晶片或者LED驅動模組，本發明實施例中以LED驅動晶片為例，進行詳細說明。
採用本發明上述實施例，可以通過第一電路單元採樣電流檢測電阻的峰值電壓，通過第二電路單元採樣基準電壓，並通過電壓補償電路單元進行電壓補償，從而降低電流檢測電阻的峰值電壓，補償由系統延遲造成的電流偏差，從而解決了現有的LED驅動裝置內部的系統延遲時間不固定，導致出現由系統延遲時間變化引起補償不足或過度補償的技術問題。因此，通過本發明上述實施例提供的方案，可以達到調整LED驅動裝置的關斷時間，保證負載LED電流等於初始設定值，提高照明系統的性能，滿足客戶需求。
上述本發明實施例序號僅僅為了描述，不代表實施例的優劣。
在本發明的上述實施例中，對各個實施例的描述都各有側重，某個實施例中沒有詳述的部分，可以參見其他實施例的相關描述。
在本申請所提供的幾個實施例中，應該理解到，所揭露的技術內容，可通過其它的方式實現。其中，以上所描述的裝置實施例僅僅是示意性的，例如所述單元的劃分，可以為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或組件可以結合或者可以集成到另一個系統，或一些特徵可以忽略，或不執行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，單元或模塊的間接耦合或通信連接，可以是電性或其它的形式。
所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分布到多個單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例方案的目的。
另外，在本發明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。上述集成的單元既可以採用硬體的形式實現，也可以採用軟體功能單元的形式實現。
所述集成的單元如果以軟體功能單元的形式實現並作為獨立的產品銷售或使用時，可以存儲在一個計算機可讀取存儲介質中。基於這樣的理解，本發明的技術方案本質上或者說對現有技術做出貢獻的部分或者該技術方案的全部或部分可以以軟體產品的形式體現出來，該計算機軟體產品存儲在一個存儲介質中，包括若干指令用以使得一臺計算機設備(可為個人計算機、伺服器或者網絡設備等)執行本發明各個實施例所述方法的全部或部分步驟。而前述的存儲介質包括：U盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM，Random Access Memory)、移動硬碟、磁碟或者光碟等各種可以存儲程序代碼的介質。
以上所述僅是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。