用於逐次逼近型模數轉換器前端的寬帶採樣保持電路的製作方法

2023-06-27 14:02:56

用於逐次逼近型模數轉換器前端的寬帶採樣保持電路的製作方法
【專利摘要】本實用新型提供一種用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，由第一級電壓緩衝器、時鐘處理單元、採樣開關電容子電路、第二級電壓緩衝器組成；第一級電壓緩衝器的輸出端與電壓自舉單元電路控制的採樣開關電容子電路的輸入端連接；採樣開關電容子電路的信號輸出端與第二級電壓緩衝器的信號輸入端連接；時鐘處理單元分別向第一級電壓緩衝器和採樣開關電容子電路提供時鐘信號。有益的技術效果：利用本實用新型，採用寬帶增強以及時鐘控制的第一級電壓緩衝器和採用對N阱進行複製單元偏置的PMOS源級跟隨器的第二級電壓緩衝器，可以提高輸入採樣信號的帶寬，同時以極低的功耗滿足信號線性度的要求。
【專利說明】用於逐次逼近型模數轉換器前端的寬帶採樣保持電路
【技術領域】
[0001]本實用新型屬於模擬集成電路設計【技術領域】，具體涉及用於逐次逼近型模數轉換器前端的寬帶採樣保持電路。
【背景技術】
[0002]隨著集成電路先進位造工藝技術的發展，半導體工藝已經發展到20納米以下的節點。半導體工藝的進步給數字電路帶來了低電源電壓、低功耗、高集成度和小晶片面積等特點；但是對於模擬電路，傳統器件的設計變得更加複雜和難以實現。因此，在電路系統中將儘可能多的功能由模擬域轉化到功能日益強大的數字域去實現成為研究熱點。模數轉換器是搭建數字電路和模擬世界的橋梁和紐帶，需要能夠兼容深亞微米下低電源電壓的需求同時為了滿足系統最大數位化的需求需要提供足夠寬的輸入信號帶寬。模數轉換器，尤其是逐次逼近型的模數轉換器通過對內部電路結構的方式——採用時分復用的串行比較方式實現模數轉換功能，實現最大化的減小模擬電路模塊的目的；隨著半導體工藝的進步，逐次逼近型的模數轉換器在需求超低功耗的手持和可攜式設備領域逐步取代其他類型的模數轉換器。
[0003]現代無線通信系統呈現模塊化、智能化、軟體化和功能化的特點，並且要求通信系統具有良好的兼容性和較強的靈活性，以便於開發和升級，在這種需求的帶動下，上世紀90年代中期出現了軟體無線電技術。這種源於美國軍事無線通信要求的新技術核心思想是通過構造一個開發的通用平臺，把儘可能多的通信功能用軟體實現。在硬體實現架構上要求關鍵電路模塊模數轉換器電路儘可能的靠近天線，將天線接收的射頻信號直接數字量化轉換成數位訊號供數位訊號處理器進行處理。從而模數轉換器的模擬輸入信號帶寬要求儘可能的高達GHz以上。然而傳統的逐次逼近型模數轉換器由於輸入採樣帶寬在幾百MHz以下。很難滿足後端的軟體無線電接收機對超高速的輸入信號(GHz以上)的帶寬要求。因此，現有結構的採樣保持電路的帶寬和功耗成為逐次逼近模數轉換器性能提升的瓶頸。市場上急需一種用於模數轉換器的、兼顧高輸入信號帶寬與低功耗的採樣保持電路。
實用新型內容
[0004]本實用新型的主要目的在於提供一種用於逐次逼近型模數轉換器前端的採樣保持電路，以滿足軟體無線電系統對高輸入信號帶寬和低功耗的雙重需求。其具體的結構如下:
[0005]用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，由第一級電壓緩衝器1、時鐘處理單元2、採樣開關電容子電路3、第二級電壓緩衝器4組成；其中，第一級電壓緩衝器I的信號輸出端與電壓自舉單元電路控制的採樣開關電容子電路3的信號輸入端連接；採樣開關電容子電路3的信號輸出端與第二級電壓緩衝器4的信號輸入端連接；時鐘處理單元2分別向第一級電壓緩衝器I和採樣開關電容子電路3提供時鐘信號；
[0006]第一級電壓緩衝器1，負責將採樣開關電容子電路3與前級電路相隔離，減小等效輸入電容的容值；時鐘處理單元2產生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，並將非交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN傳遞至採樣開關電容子電路3，控制並實現採樣開關電容子電路3的開關；時鐘處理單元2還產生倍壓時鐘信號CKB，並將該倍壓時鐘信號CKB傳遞至第一級電壓緩衝器1，實現第一級電壓緩衝器I的開關；
[0007]採樣開關電容子電路3包括電壓自舉單元電路31和採樣電路單元32兩部分；電壓自舉單元電路31接收自時鐘處理單元2產生的第一時鐘信號CKl和第二時鐘信號CKlN並控制採樣電路32對第一級電壓緩衝器I傳遞來的射頻信號進行採樣保持；
[0008]第二級電壓緩衝器4，用於將採樣開關電容子電路3與後級的採樣的電容陣列單元相隔離，並增強採樣開關電容子電路3對後級的採樣的電容陣列單元的驅動能力。
[0009]進一步地說，第一級電壓緩衝器I採用電壓緩衝器結構，且在起開關控制作用的時鐘處理單元2的非交疊時鐘信號下工作:當採樣開關電容子電路3處於採樣模式時，第一級電壓緩衝器I導通；當採樣開關電容子電路3處於保持模式下時，第一級電壓緩衝器I關閉，從而減小在保持模式下輸入的射頻信號通過開關寄生電容耦合而引入的失調，同時降低了本產品的平均功耗；時鐘處理單元2產生一對相互不交疊時鐘信號(第一時鐘信號CKl和第二時鐘信號CK1N)和一個倍壓時鐘信號CKB。具體步驟如下:
[0010]時鐘處理單元2首先產生一對相互不交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN ;時鐘處理單元2向控制電壓自舉單元電路31和第一級電壓緩衝器I提供做為導通信號的時鐘信號；隨後，時鐘處理單元2用上述兩個互不交疊時鐘第一時鐘信號CKl和第二時鐘信號CKlN控制電容倍壓產生倍壓時鐘信號CKB ；
[0011]採樣開關電容子電路3為開關管；電壓自舉單元電路31在第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉移特徵，產生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制採樣開關電容子電路3內的採樣開關管的柵極，使得採樣開關電容子電路3在採樣模式下導通，並保持採樣開關電容子電路3內開關管的柵源電壓與導通電阻恆定，確保採樣模式下的採樣信號具有良好的線性；
[0012]第二級電壓緩衝器4為PMOS源級跟隨器結構，其中PMOS的N阱採用複製偏置單元，負責降低由於採樣開關電容子電路3的採樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導致的採樣信號線性度的惡化。
[0013]本實用新型提供的用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其第一級電壓緩衝器I用於隔離開關電容單元與前級電路，減小模數轉換器的等效輸入電容；時鐘處理單元2用於產生非交疊時鐘和倍壓時鐘用於控制電壓自舉單元電路31內的自舉時鐘控制開關電容單元和第一級電壓緩衝器I的開關；電壓自舉單元電路31控制的採樣電路32用於對輸入射頻信號的採樣保持；第二級電壓緩衝器4用於隔離開關電容單元和後級的採樣的電容陣列單元，同時增加開關電容單元的驅動後級大負載電容的能力。
[0014]有益的技術效果
[0015]利用本實用新型，採用寬帶增強以及時鐘控制的第一級電壓緩衝器和採用對N阱進行複製單元偏置的PMOS源級跟隨器的第二級電壓緩衝器，可以提高輸入採樣信號的帶寬，同時以極低的功耗滿足信號線性度的要求。採用前後兩級電壓緩衝器可以減少額外的前後級電路驅動能力的要求，節約了系統的硬體開銷。採用柵壓自舉控制的開關電容採樣單元可以保證在輸入信號幅度比較大的情況下系統線性度不會因開關管導通電阻由於柵壓電壓變化引入的非線性影響。
[0016]第一級電壓緩衝器I採用了帶寬增強的電壓緩衝器結構，可以在降低功耗的同時提高輸入信號帶寬，同時為了減小在保持模式下輸入的射頻信號通過開關寄生電容耦合而引入的失調在該緩衝器上增加了開關控制信號，使得電壓緩衝器只在採樣模式下導通，在保持模式下關閉，這種開關工作模式進一步降低了系統的平均功耗。
[0017]採樣開關電容子電路3在採樣模式下開關管導通時，開關管的柵源電壓保持恆定，導通電阻恆定。從而採樣模式下採樣信號可以產生極好的線性度指標。
[0018]第二級電壓緩衝器4採用了 PMOS源級跟隨器結構，其中PMOS的N阱採用複製偏置單元，降低由於採樣電壓變化引起N阱和P型襯底寄生電容的電壓非線性變化導致的採樣信號線性度的惡化。
【專利附圖】

【附圖說明】
[0019]圖1為本產品的結構框圖。
[0020]圖2為圖1中第一級電壓緩衝器I的電路圖。
[0021]圖3為圖1中時鐘處理電路2產生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN的原理簡視圖。
[0022]圖4為圖1中時鐘處理電路2的倍壓時鐘的產生原理簡視圖。
[0023]圖5為圖1中採樣開關電容子電路3的電路圖。
[0024]圖6為圖1中第二級電壓緩衝器4的電路圖。
[0025]圖中的序號依次為:第一級電壓緩衝器1、時鐘處理單元2、採樣開關電容子電路
3、第二級電壓緩衝器4、電壓自舉單元電路31、採樣電路32、第一時鐘信號CK1、第二時鐘信號CK1N、倍壓時鐘信號CKB、源極跟隨器NMOS管Ml、增益增強型PMOS管M2、第三開關管M3、第四開關管M4、第一電流源I1、第二電流源12、第三電容Cb、第九開關管M9、第十開關管M10、第十一開關管Mil、第十二開關管M12、第十三開關管M13、第十四開關管M14、第四電容Cs、第七開關管M7、複製開關管M8、第十五開關管M15和第十六開關管M16、第三電流源13、第五源極跟隨器PMOS管M5、第四電流源14、輔助第六源級跟隨器PMOS管M6。
【具體實施方式】
[0026]下面結合附圖對本實用新型進一步詳細說明。
[0027]參見圖1，用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，由第一級電壓緩衝器1、時鐘處理單元2、採樣開關電容子電路3、第二級電壓緩衝器4組成；其中，第一級電壓緩衝器I的信號輸出端與電壓自舉單元電路31控制的採樣開關電容子電路3的信號輸入端連接；採樣開關電容子電路3的信號輸出端與第二級電壓緩衝器4的信號輸入端連接；時鐘處理單元2分別向第一級電壓緩衝器I和採樣開關電容子電路3提供時鐘信號；
[0028]第一級電壓緩衝器1，負責將採樣開關電容子電路3與前級電路相隔離，減小等效輸入電容的容值。
[0029]參見圖3和圖4,時鐘處理單兀2產生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，並將該非交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN傳遞至採樣開關電容子電路3，控制並實現採樣開關電容子電路3的開關；時鐘處理單元2還產生倍壓時鐘信號CKB，並將該倍壓時鐘信號CKB傳遞至第一級電壓緩衝器1，實現第一級電壓緩衝器I的開關，其中，第一時鐘信號CKl和第二時鐘信號CKlN的產生機理詳見圖3，倍壓時鐘信號CKB的產生機理詳見圖4 ;時鐘處理單元2採用目前市場上的標準件，產生上述信號。
[0030]參見圖1，採樣開關電容子電路3包括電壓自舉單元電路31和採樣電路32兩部分；電壓自舉單元電路31接收自時鐘處理單元2產生的第一時鐘信號CKl和第二時鐘信號CKlN後控制採樣電路32對由第一級電壓緩衝器I傳遞來的射頻信號進行採樣保持；
[0031]第二級電壓緩衝器4，用於將採樣開關電容子電路3與後級的採樣的電容陣列單元相隔離，並增強採樣開關電容子電路3對後級的採樣的電容陣列單元的驅動能力。
[0032]第一級電壓緩衝器I採用電壓緩衝器結構，且在起開關控制作用的時鐘處理單元2的非交疊時鐘信號下工作:當採樣開關電容子電路3處於採樣模式時，第一級電壓緩衝器I導通；當採樣開關電容子電路3處於保持模式下時，第一級電壓緩衝器I關閉；減小在保持模式下輸入的射頻信號通過開關寄生電容耦合而引入的失調，同時降低了本產品的平均功耗；時鐘處理單元2產生一對相互不交疊時鐘信號(第一時鐘信號CKl和第二時鐘信號CK1N)和一個倍壓時鐘信號CKB。具體步驟如下:時鐘處理單元2首先產生一對相互不交疊的時鐘信號，即第一時鐘信號CKl和第二時鐘信號CKlN ;時鐘處理單兀2向控制電壓自舉單元電路31和第一級電壓緩衝器I提供導通的時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN ;隨後，時鐘處理單兀2用上述兩個互不交疊時鐘信號第一時鐘信號CKl和第二時鐘信號CKlN控制電容倍壓並產生倍壓時鐘信號CKB ;時鐘處理單元2直接採用外購件，時鐘處理單元2的信號產生機理參見圖3和圖4。
[0033]採樣開關電容子電路3包含為開關管；電壓自舉單元電路31在非交疊時鐘第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉移特徵，產生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制採樣開關電容子電路3內的採樣開關管的柵極，使得採樣開關電容子電路3在採樣模式下導通，並保持採樣開關電容子電路3內開關管的柵源電壓與導通電阻恆定，確保採樣模式下的採樣信號具有良好的線性。
[0034]第二級電壓緩衝器4為PMOS源級跟隨器結構，其中PMOS的N阱採用複製偏置單元，負責降低由於採樣開關電容子電路3的採樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導致的採樣信號線性度的惡化。第二級電壓緩衝器的輸出由PMOS源極跟隨器的漏極輸出，如果PMOS管的背柵極和漏極直接相接，則輸出接點就會寄生一個N阱和P型襯底之間的二極體反偏電容，該電容值的大小是反偏電壓的非線性函數。當輸出電壓變化時，該電容值非線性變化，從而引入非線性誤差。通過複製源級跟隨器單元，產生一個隨輸入變化的背柵電壓，可以克服輸出接點寄生N阱和P型襯底寄生非線性電容引入的非線性誤差。
[0035]參見圖2，第一級電壓緩衝器I由源極跟隨器NMOS管Ml、增益增強型PMOS管M2、開關管M3和M4、第一電流源Il和第二電流源12組成；其中，源極跟隨器NMOS管Ml的漏極與增益增強型PMOS管M2的柵極連接；源極跟隨器NMOS管Ml的源極與第四開關管M4的漏極連接；源極跟隨器NMOS管Ml的漏極與第一電流源Il的輸出端連接，第一電流源Il的輸入端分別與第三開關管M3的源極、第四開關管M4的源極相連接；第四開關管M4的源極與第二電流源12的輸入端連接，第二電流源12的輸出端接地；源極跟隨器NMOS管Ml的源極與第四開關管M4的漏極之間的節點分別與第三開關管M3的漏極、第四開關管M4的漏極以及採樣開關電容子電路3的信號輸入端相連接；源極跟隨器NMOS管Ml的柵極與前級電路的輸出端相連接；第三開關管M3的柵極接收時鐘處理單元2產生的非交疊時鐘信號第二時鐘信號CK1N，第四開關管M4的柵極接收時鐘處理單元2產生的非交疊時鐘信號第一時鐘信號CKl。
[0036]傳統的由NMOS管源級跟隨器和電流源構成的電壓緩衝器為了實現一定的輸入信號帶寬要求需要增加電路的功耗，文獻(A 6-Bit, 1.2-GS/s ADC with Wideband THA in
0.13-um CMOS, 2008, IEEE ASSCC)的分析說明了在相同的功耗下，增強型源級跟隨器可以極大地增加輸入信號帶寬。同時在保持模式下，採樣開關管關閉，但是由於寄生電容的影響，輸入的射頻信號會進入採樣電容導致採樣電壓的失調。為了減小這種寄生電容導致的輸入信號饋通，在本實用新型中，在第一級電壓緩衝器的基礎上增加了開關管M3和M4，將第一級的電壓緩衝器由傳統的常通模式改成了通斷切換模式，在採樣模式下開關導通，電路進行正常的電壓跟蹤採樣，當電路由採樣模式轉換成保持模式後，開關管M3和M4關閉，第一電壓緩衝器關閉，一方面節約了第一級電壓緩衝器的功耗，一方面隔離了輸入射頻信號和電壓緩衝器的輸出，隔離了輸入射頻信號和採樣電容電壓的饋通路徑，降低了由於輸入信號的變化引入的採樣電壓的非線性變化。
[0037]參見圖3和圖4，時鐘處理單元2是採用市場上的標準件實現具體的功能的，在此簡述如下:時鐘處理單元2由非交疊時鐘產生電路和時鐘倍壓產生電路組成，產生一對非交疊的時鐘信號；參見圖4第一時鐘信號CKl和第二時鐘信號CK1N,由第一時鐘信號CKl和第二時鐘信號CKlN控制時鐘倍壓電路邏輯產生電壓約為2倍電源電壓的控制第三時鐘信號CKB即倍壓時鐘信號CKB。時鐘處理單元2產生倍壓時鐘信號CKB的原理圖如圖4所示，具體採用了六個開關管(第十七開關管M17、第十八開關管M18、第十九開關管M19、第二十開關管M20、第二十一開關管M21和第二十二開關管M22)和兩個電容(第一電容Cl和第二電容C2)。
[0038]參見圖5，採樣開關電容子電路3由電壓自舉單元電路31和採樣電路32兩部分組成；其中，電壓自舉單元電路31由第三電容Cb、第九開關管M9、第十開關管M10、第十一開關管Mil、第十二開關管M12、第十三開關管M13、第十四開關管M14 ;其中，第三電容Cb、第十一開關管Mil、第十二開關管M12、第十三開關管M13和第十四開關管M14共同產生自舉時鐘，第九開關管M9與第十開關管MlO產生採樣時鐘的關斷信號，具體連接關係為:第十三開關管M13的源極接地，第十三開關管M13的漏極串聯第三電容Cb後與第十四開關管M14的源極相連接；第十三開關管M13的漏極還與第十一開關管Mll的漏極相連接；第十四開關管M14的源極還與第十二開關管M12的漏極相連接，並由第十四開關管M14源極控制第十二開關管M12的柵壓；第十二開關管M12的源極與第九開關管M9的漏極相連接，第九開關管M9的源極與第十開關管MlO的漏極相連，第十開關管MlO的源極接地。
[0039]參見圖5，採樣電路32由第四電容Cs、第七開關管M7、複製開關管M8、第十五開關管M15和第十六開關管M16組成；其中，第四電容Cs和第七開關管M7共同實現採樣的功能，並通過複製開關管M8對第七開關管M7的背柵極進行偏置，且在本電路處於保持模式下時，依次通過第十五開關管M15和第十六開關管M16的導通將第七開關管M7的背柵極拉到模擬地電位；其具體的結構為:第七開關管M7的背柵極與複製開關管M8的背柵極相連；複製開關管M8的背柵與第十五開關管M15的漏極相連；第十五開關管M15的源極與第十六開關管M16漏極相連，第十六開關管M16的源極接地；第七開關管M7的漏極經第四電容Cs後接地，第七開關管M7的漏極的輸出信號即為採樣信號VS;電壓自舉單元電路31與採樣電路單元之間的連接，是通過第十一開關管Mll與第七開關管M7的源極的連接，以及第十二開關管M12的漏極與第六開關管M7的柵極的連接而實現的。
[0040]在本實用新型所提出的採樣保持電路下，可以做到在較大的輸入信號幅度下保持一定的線性度性能。
[0041]參見圖6，第二級電壓緩衝器4由第三電流源13、第五源級跟隨器PMOS管M5、第四電流源14和輔助第六源級跟隨器PMOS管M6組成；第五源極跟隨器PMOS管M5的柵極與第六源級跟隨器PMOS管M6的柵極相連作為第二級電壓緩衝器的輸入，輔助第六源級跟隨器PMOS管M6的源極和輔助第六源級跟隨器PMOS管的背柵極相連，輔助第六源級跟隨器PMOS管M6的源極和背柵的連接點與第五源極跟隨器PMOS管M5的背柵相連接，第五源極跟隨器PMOS管M5的源極與第三電流源13相連作為第二級電壓緩衝器的輸出，輔助第六源級跟隨器PMOS管M6的源極與第四電流源14相連。第二級電壓緩衝器的輸入接採樣開關電容單元的輸出信號VS，通過第二級電壓緩衝器後通過源級跟隨器PMOS的源極Vout輸出。
[0042]其中主源級跟隨器完成採樣信號到後級電路的傳遞，輔助源級跟隨器完成對主PMOS管的N阱偏置。其中主源級跟隨器和輔助源級跟隨器的尺寸和電流可以按20:1的比例設置。這種實現電路可以極大地降低由於主源級跟隨器管PMOS管的N阱和P型襯底產生的寄生電容的電壓非線性對採樣電路的線性度影響。
【權利要求】
1.用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其特徵在於:由第一級電壓緩衝器(I)、時鐘處理單元(2)、採樣開關電容子電路(3)和第二級電壓緩衝器(4)組成；其中，第一級電壓緩衝器(I)的信號輸出端與電壓自舉單元電路(31)控制的採樣開關電容子電路(3)的信號輸入端連接；採樣開關電容子電路(3)的信號輸出端與第二級電壓緩衝器(4 )的信號輸入端連接；時鐘處理單元(2 )分別向第一級電壓緩衝器(I)和採樣開關電容子電路(3)提供時鐘信號；第一級電壓緩衝器(1)，負責將採樣開關電容子電路(3)與前級電路相隔離，減小等效輸入電容的容值；時鐘處理單元(2)產生一對非交疊時鐘信號，即第一時鐘信號CKl和第二時鐘信號CK1N，並將該對非交疊時鐘信號:即第一時鐘信號CKl和第二時鐘信號CKlN傳遞至採樣開關電容子電路(3)，控制並實現採樣開關電容子電路(3)的開關；時鐘處理單元(2)還產生倍壓時鐘信號CKB，並將該倍壓時鐘信號CKB傳遞至第一級電壓緩衝器(1)，實現第一級電壓緩衝器(I)的開關；採樣開關電容子電路(3)包括電壓自舉單元電路(31)和採樣電路(32)兩部分；電壓自舉單元電路(31)接收自時鐘處理單元(2)產生的第一時鐘信號CKl和第二時鐘信號CKlN後控制採樣電路(32)對由第一級電壓緩衝器(I)傳遞來的射頻信號進行採樣保持；第二級電壓緩衝器(4)，用於將採樣開關電容子電路(3)與後級的採樣的電容陣列單元相隔離，並增強採樣開關電容子電路(3)對後級的採樣的電容陣列單元的驅動能力。
2.如權利要求1所述的用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其特徵在於:第一級電壓緩衝器(I)採用電壓緩衝器結構，且在起開關控制作用的時鐘處理單元(2)的非交疊時鐘信號下工作:當採樣開關電容子電路(3)處於採樣模式時，第一級電壓緩衝器(I)導通；當採樣開關電容子電路(3)處於保持模式下時，第一級電壓緩衝器(I)關閉；米樣開關電容子電路(3)為開關管；電壓自舉單兀電路(31)在第一時鐘信號CK1、第二時鐘信號CKlN和倍壓時鐘信號CKB的控制下，通過電容的電壓轉移特徵，產生一個隨輸入電壓線性變化的柵壓控制時鐘信號，由該柵壓控制時鐘信號控制採樣開關電容子電路(3)內的採樣開關管的柵極，使得採樣開關電容子電路(3 )在採樣模式下導通，並保持採樣開關電容子電路(3)內開關管的柵源電壓與導通電阻恆定，確保採樣模式下的採樣信號具有良好的線性； 第二級電壓緩衝器(4)為PMOS源級跟隨器結構，其中PMOS的N阱採用複製偏置單元，負責降低由於採樣開關電容子電路(3)的採樣電壓變化所引起N阱和P型襯底寄生電容的電壓非線性變化導致的採樣信號線性度的惡化。
3.如權利要求1或2所述的用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其特徵在於:第一級電壓緩衝器(I)由源極跟隨器NMOS管Ml、增益增強型PMOS管M2、第三開關管M3、第四開關管M4、第一電流源Il和第二電流源12組成；其中，源極跟隨器NMOS管Ml的漏極與增益增強型PMOS管M2的柵極連接；源極跟隨器NMOS管Ml的源極與第四開關管M4的漏極連接；源極跟隨器NMOS管Ml的漏極與第一電流源Il的輸出端連接，第一電流源Il的輸入端分別與第三開關管M3的源極、第四開關管M4的源極相連接；第四開關管M4的源極與第二電流源12的輸入端連接，第二電流源12的輸出端接地；源極跟隨器NMOS管Ml的源極與第四開關管M4的漏極之間的節點分別與第三開關管M3的漏極、第四開關管M4的漏極以及採樣開關電容子電路(3)的信號輸入端相連接；源極跟隨器NMOS管Ml的柵極與前級電路的輸出端相連接；第三開關管M3的柵極接收時鐘處理單元(2)產生的非交疊時鐘信號CK1N，第四開關管M4的柵極接收時鐘處理單元(2)產生的非交疊時鐘信號CKl。
4.如權利要求1或2所述的用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其特徵在於:採樣開關電容子電路(3)由電壓自舉單元電路(31)和採樣電路(32)兩部分組成；其中，電壓自舉單元電路(31)由第三電容Cb、第九開關管M9、第十開關管M10、第十一開關管Mil、第十二開關管M12、第十三開關管M13和第十四開關管M14;其中，第三電容Cb、第十一開關管Mil、第十二開關管M12、第十三開關管M13和第十四開關管M14共同產生自舉時鐘，第九開關管M9與第十開關管MlO產生採樣時鐘的關斷信號，具體連接關係為:第十三開關管M13的源極接地，第十三開關管M13的漏極串聯第三電容Cb後與第十四開關管M14的源極相連接；第十三開關管M13的漏極還與第十一開關管Mll的漏極相連接；第十四開關管M14的源極還與第十二開關管M12的漏極相連接，並由第十四開關管M14源極控制第十二開關管M12的柵壓；第十二開關管M12的源極與第九開關管M9的漏極相連接，第九開關管M9的源極與第十開關管MlO的漏極相連，第十開關管MlO的源極接地； 採樣電路(32)由第四電容Cs、第七開關管M7、複製開關管M8、第十五開關管M15和第十六開關管M16組成；其中，第四電容Cs和第七開關管M7共同實現採樣的功能，並通過複製開關管M8對第七開關管M7的背柵極進行偏置，且在本電路處於保持模式下時，通過第十五開關管M15和第十六開關管M16的導通將第七開關管M7的背柵極拉到模擬地電位；其具體的結構為:第七開關管M7的背柵極與複製開關管M8的背柵極相連；複製開關管M8的背柵極與第十五開關管M15的漏極相連；第十五開關管M15的源極與第十六開關管M16漏極相連，第十六開關管M16的源極接地；第七開關管M7的漏極經第四電容Cs後接地，第七開關管M7的漏極的輸 出信號即為採樣信號VS;電壓自舉單元電路(31)與採樣電路(32)之間的連接，是通過第十一開關管Mll與第七開關管M7的源極的連接，以及第十二開關管M12的漏極與第七開關管M7的柵極的連接而實現的。
5.如權利要求1或2所述的用於逐次逼近型模數轉換器前端的寬帶採樣保持電路，其特徵在於:第二級電壓緩衝器(4)由第三電流源13、第五源極跟隨器PMOS管M5、第四電流源14和輔助第六源級跟隨器PMOS管M6組成；第五源極跟隨器PMOS管M5的柵極與輔助第六源級跟隨器PMOS管M6的柵極相連作為第二級電壓緩衝器(4)的輸入，輔助第六源級跟隨器PMOS管M6的源極和背柵極相連且與第五源極跟隨器PMOS管M5的背柵相連接，五源極跟隨器PMOS管M5的源極與第三電流源13相連作為第二級電壓緩衝器(4)的輸出，輔助第六源級跟隨器PMOS管M6的源極與第四電流源14相連。
【文檔編號】H03M1/54GK203708221SQ201320840851
【公開日】2014年7月9日 申請日期:2013年12月19日 優先權日:2013年12月19日
【發明者】孫金中, 郭銳, 高豔麗, 謝鳳英, 朱家兵 申請人:中國電子科技集團公司第三十八研究所