一種高速多道脈衝幅度分析採集器的製作方法
2023-05-29 10:29:21 1
專利名稱：一種高速多道脈衝幅度分析採集器的製作方法
技術領域：
本實用新型涉及一種多道脈衝幅度分析器，特別是一種高速多道脈衝幅度分析採集器。
背景技術：
多道脈衝幅度分析器是統計隨機信號的幅度與計數的關係，描述信號幅度的分布，其原理是當捕獲到一個隨機脈衝時，數據採集器檢測其峰值，並保持此峰值，然後進入ADC變換，以轉換後的數字量為地址碼，也稱為道，存入相應的道址。經過一定時間的採集，道址所存儲的值反映了該信號的幅度分布。
多道脈衝幅度分析器的主要難點是捕獲並處理隨機脈衝，這種隨機脈衝大多是尖頂脈衝，其峰值只是一個瞬時值，而進行ADC變換又需要時間，所以要正確紀錄脈衝的幅度就要保持其峰值。另外，多道脈衝幅度分析器還有其他指標的要求，例如，積分非線性，微分非線性，採樣精度(即道數)，死時間(即採樣速率)等。
由於受多種因素和指標的限制，所以要製作一個技術指標高、結構緊湊的多道分析器不是很容易，傳統的單片機集成度低、存儲空間小、執行速度慢，所以必須外掛ADC變換器和外部RAM存儲器，再加上邏輯控制等輔助電路，其結構可想而知，臃腫複雜。而高精度、快速ADC變換器的價格一直居高不下，一塊多道採集板的價格自然不低。所以，多道脈衝幅度分析器在數據採集方面雖然用途很廣，但是，因其技術指標、結構、價格等因素的影響，使其應用受到限制。
發明內容本實用新型的目的在於設計一種高速多道脈衝幅度分析採集器，它使上述缺點得以克服，是一種實用性強的新型多道脈衝幅度分析器。
本實用新型的技術方案一種高速多道脈衝幅度分析採集器，其特徵在於採用高集成度、高速的中央控制處理器，內部集成高速、高精度ADC變換器和大容量RAM存儲器；由PNP型和NPN型三極體組成的對稱恆流源構成能夠解決高頻隨機脈衝信號的基線恢復電路；由兩極運算放大器和保持電容構成峰值保持電路；由邏輯開關晶片、比較器、觸發器等電路組成邏輯開關電路和邏輯控制電路；由定時器晶片構成減輕中央控制處理器負擔的外部定時器；採用快速有效傳輸數據的RS485通訊模式，校驗方式採用CRC模式；整體電路採用單元模塊結構。
上述所說的中央控制處理器採用高集成度、高速C8051F系列單片機，包括C8051F020、C8051F021、C8051F022、C8051F023、C8051F120、C8051F121、C8051F122、C8051F123、C8051F124、C8051F125、C8051F126、C8051F127、C8051F060、C8051F061、C8051F062、C8051F063。
上述所說的基線恢復電路採用由PNP型和NPN型三極體構成的對稱恆流源電路，PNP型包括2N1305、2N2906，NPN型包括2N1304、2N2905。
上述所說的峰值保持電路採用雙極運算放大器構成，使用晶片包括AD829、LM6165、LF157/257/357、OP-64、LM6164、LH4124等晶片。
上述所說的邏輯控制和邏輯開關電路採用比較器MAX913、LM161/261/362、LM106/206/306、LM319，邏輯開關MAX317/318/319，觸發器CD4043、CD4538。
上述所說的外部定時控制電路採用4060晶片。
上述所說的通訊晶片可採用3485EN、MAX485，CRC校驗公式為X16+X12+X5+X。
本實用新型的工作原理輸入的隨機脈衝信號分成兩路，一路經過基線恢復電路和邏輯開關電路與峰值保持電路相通，用於產生峰值信號和保持峰值供ADC變換器變換，另一路的上升沿經過邏輯控制電路中的比較器，由模擬輸入變換成數位訊號，此信號通過RS觸發器控制邏輯開關晶片使保持電容同地斷開，保持電容開始充電，當脈衝開始下降時，由比較器產生的數位訊號和中央處理控制器發出的復位信號經過RS觸發器控制邏輯開關電路使保持電容和地接通放電；由峰值保持電路產生的峰值信號觸發邏輯控制電路，邏輯控制電路立即產生中斷信號，中央控制處理器監測中斷信號，當有中斷時就啟動AD變換器，轉換後的數字量存儲到RAM存儲區，中央控制處理器再發出復位信號，通過邏輯控制電路執行各模塊的復位，準備處理下一個脈衝信號；採用外部定時器電路有效的提高了ADC變換器變換的效率，減輕中央控制處理器的負擔；存儲在RAM存儲區的數據要經過通訊電路傳輸到PC機上進行數據處理；其他模塊的工作原理及實現方法詳見下面的說明。多道脈衝幅度分析器主要包括以下幾個模塊1)中央處理控制器；2)峰值保持電路；3)基線恢復電路；4)邏輯開關電路；5)邏輯控制電路；6)通訊電路；7)定時器電路。
每一具體模塊的原理及實現方法如下一、中央處理控制器由於多道脈衝幅度分析器要求單片機快速的對採樣中斷信號進行反應和強大的處理功能，經過仔細比較和篩選，最終確定為美國CYGNAL公司新近推出的高性能C8051F×××系列單片機(如C8051F120)。首先，單片機集成度高功、功能能強大，內部集成ADC變換器和RAM存儲器，ADC變換器8位變換速度可達500KHz，12位可達100KHz，C8051F060系列產品16位ADC變換器轉換速度則可高達1M，集成的RAM存儲器容量最大為8K Byte。其次，單片機運行速度高，外部晶振頻率最高為100MHz，再加上優化的內核結構，其運行速度為傳統8051系列單片機的50倍以上，在速度絲毫不遜於PIC、AVR單片機，在功能上要遠優於PIC和AVR單片機。再次，此系列單片機功耗低，採用3.3V電源供電，其埠則可以兼容5V系統。
二、峰值保持電路峰值保持電路是多道脈衝幅度分析器的關鍵電路組成部分，多道是統計隨機信號的幅度分布，這就要求電路能夠準確的保持信號的峰值以便ADC變換器轉換，這部分電路由兩極運算放大器、保持電容、二級管等器件構成，當隨機信號產生時，隨機脈衝信號通過一級運算放大器給峰值保持電容迅速充電，當到達峰值時，能夠正確快速的產生峰值信號，保持電容能夠準確保持此峰值，直到ADC變換器轉換結束，由中央控制處理器通過邏輯控制電路發出復位信號，使保持電容能夠迅速放電，以待處理下一個隨機信號。這部分電路響應速度快，能夠快速捕獲脈衝並能給出正確的峰值信號；保持電容選擇合適，漏電流小，峰值準確，放電速度快。
三、基線恢復電路信號經過微分電路，耦合電容的放電時間比充電時間拖的要長，當隨機信號的頻率很大時，耦合電容因未全部放電而積累電荷，使耦合信號與實際輸入信號有偏差，這種誤差稱為基線恢復，信號頻率越大基線恢復越嚴重。解決基線恢復的辦法就是在耦合電容後加上基線恢復電路，此模塊的實現方法是採用對稱恆流源電路，使脈衝在經過耦合電容時，充電和放電時間相等，這樣就消除了耦合電容上的電荷積累，解決了基線恢復問題。對稱恆流源由PNP型和NPN型對稱三極體實現。
四、邏輯開關電路ADC變換器變換時需要時間，在這段時間內，保持電容保持的是前一個信號的峰值，而核脈衝都是隨機信號，下一個信號隨時都可能產生，若在ADC變換期間再來一個脈衝會改變保持電容的值，影響ADC變換的結果，進而影響數據採集的精度。所以，要保證在ADC變換器變換期間，保持電容不能受到下一個信號的幹擾，即在峰值保持電路檢測到峰值的時候關閉信號源與保持電容的聯繫，確保峰值紀錄的準確性。實現本電路的方法就是利用檢測到的峰值信號經過邏輯控制電路的處理來控制邏輯開關晶片，使晶片切斷信號源與保持電容的聯繫。當ADC變換器變換完畢之後，中央處理控制器產生復位信號，使邏輯開關晶片打開，信號源和保持電容重新連接，準備捕獲下一個脈衝信號進行變換處理。
五、邏輯控制電路邏輯控制電路協調峰值保持電路、邏輯開關電路、採樣中斷信號的有序準確的運行，使處理脈衝信號能夠循環執行下去。其主要功能有以下三點1)在沒有脈衝信號時，保持電容通過邏輯電路與地接通，存儲電荷為零，當邏輯控制電路捕獲到脈衝信號時，立即通過邏輯開關晶片關斷保持電容與地的連接，使保持電容開始充電，以便ADC變換器進行轉換，直到ADC轉換器轉換結束，由中央控制處理器發出復位信號，通過邏輯電路使保持電容恢復與地的連接，以待保持下一個脈衝信號的峰值；2)在未有脈衝信號到來之時，邏輯開關電路處於開通狀態，當捕獲到脈衝信號並達到峰值時，由峰值採樣電路發出峰值信號，經邏輯控制電路使邏輯開關關閉，避免隨機信號對當前峰值的影響，同樣，ADC變換器變換結束後，由單片機發出復位信號，通過邏輯控制電路使邏輯開關打開，等待處理下一個脈衝信號。3)當檢測到峰值信號後，向中央控制器發出中斷信號。請求ADC變換器轉換數據。
六、通訊電路多道脈衝幅度分析採集器主要是採集隨機信號，採集到的大量數據還要傳輸給PC機進行處理，本通訊模塊快速有效的完成此功能，採用485通訊方式，其傳輸波特率高達921.6K，數據發送方式採用數據包格式，並用CRC校驗，出錯概率極低。定時器電路利用中央處理控制器內部定時器對外部脈衝的計數，避免頻繁的中斷處理，減輕了中央控制器的負擔，提高了ADC變換器的變換效率，定時時間由PC機發送，定時結束後產生一個中斷信號，通知中央控制處理器向上位機發送數據，並屏蔽採樣中斷的請求，停止數據採集。
本實用新型的優越性在於1、性能優越穩定，本多道脈衝幅度分析器最大採樣速率為500k，道數可選擇為256道、512道、1024道、2048道，採樣精度高，12位ADC變換轉換誤差為±1LSB，最大轉換速率為1M，基線恢復線路有效的解決了高頻脈衝信號的基線恢復問題，峰值保持電路漏電流小，保持峰值準確，積分非線性和微分非線性均達到使用標準，有實測譜線圖(見圖2)；2、結構簡單合理，由於本多道脈衝幅度分析器選用C8051F系列單片機作為中央控制處理器，集成度高，內部集成ADC變換器和RAM存儲器，減少了外設晶片，其他電路模塊均大量採用貼片元器件，使整個採集板小巧緊湊，採集板的直徑僅為Φ110mm，高度僅為15mm，組成採集板的各主要模塊結構上相互獨立，功能上相互協調，在製作PCB板時，數字地與模擬地分開布線，最後單點接地，並採用大面積覆銅，符合電磁兼容原理，有效的抑制了各模塊之間高頻信號的相互幹擾；3、成本低，傳統的多道採用外掛ADC變換器和RAM存儲器，高精度、高速ADC變換器價格一直居高不下，而採用C8051F系列單片機集成的ADC變換器大大降低了成本；4、用途廣，本多道脈衝幅度分析器不但可以作為專用的X射線螢光光譜儀的多道採集器，還可以作為通用的多道脈衝幅度分析器，對任何隨機信號的譜分析都適用；5、低功耗，本多道中央控制處理器和通訊電路均採用3.3V電源供電，功耗低，在核脈衝信號的採集方面可以替代傳統的單道採集器。
附圖1為本實用新型所涉一種高速多道脈衝幅度分析採集器的電路原理框圖。
附圖2為本實用新型所涉一種高速多道脈衝幅度分析採集器的被測元素譜線圖。
具體實施方式
實施例一種高速多道脈衝幅度分析採集器(見圖1)，其特徵在於採用高集成度、高速的中央控制處理器，內部集成高速、高精度ADC變換器和大容量RAM存儲器；由PNP型和NPN型三極體組成的對稱恆流源構成能夠解決高頻隨機脈衝信號的基線恢復電路；由兩極運算放大器和保持電容構成峰值保持電路；由邏輯開關晶片、比較器、觸發器等電路組成邏輯開關電路和邏輯控制電路；由定時器晶片構成減輕中央控制處理器負擔的外部定時器；採用快速有效傳輸數據的RS485通訊模式，校驗方式採用CRC模式；整體電路採用單元模塊結構。
上述所說的中央控制處理器採用高集成度、高速C8051F系列單片機C8051F120。
上述所說的基線恢復電路採用由PNP型和NPN型三極體構成的對稱恆流源電路，PNP型取2N2906，NPN型取2N2905。
上述所說的峰值保持電路採用雙極運算放大器構成，使用晶片AD829。
上述所說的邏輯控制和邏輯開關電路採用比較器MAX913，邏輯開關MAX318，觸發器CD4043、CD4538。
上述所說的外部定時控制電路採用4060晶片。
上述所說的通訊晶片採用SP3485EN，CRC校驗公式為X16+X12+X5+X。
權利要求1.一種高速多道脈衝幅度分析採集器，其特徵在於採用高集成度、高速的中央控制處理器，內部集成高速、高精度ADC變換器和大容量RAM存儲器；由PNP型和NPN型三極體組成的對稱恆流源構成能夠解決高頻隨機脈衝信號的基線恢復電路；由兩極運算放大器和保持電容構成峰值保持電路；由邏輯開關晶片、比較器、觸發器等電路組成邏輯開關電路和邏輯控制電路；由定時器晶片構成減輕中央控制處理器負擔的外部定時器；採用快速有效傳輸數據的RS485通訊模式，校驗方式採用CRC模式；整體電路採用單元模塊結構。
2.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於中央控制處理器採用高集成度、高速C8051F系列單片機，包括C8051F020、C8051F021、C8051F022、C8051F023、C8051F120、C8051F121、C8051F122、C8051F123、C8051F124、C8051F125、C8051F126、C8051F127、C8051F060、C8051F061、C8051F062、C8051F063。
3.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於基線恢復電路採用由PNP型和NPN型三極體構成的對稱恆流源電路，PNP型包括2N1305、2N2906，NPN型包括2N1304、2N2905。
4.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於峰值保持電路採用雙極運算放大器構成，使用晶片包括AD829、LM6165、LF157/257/357、OP-64、LM6164、LH4124等晶片。
5.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於邏輯控制和邏輯開關電路採用比較器MAX913、LM161/261/362、LM106/206/306、LM319，邏輯開關MAX317/318/319，觸發器CD4043、CD4538。
6.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於採用4060晶片組成外部定時的電路控制。
7.根據權利要求1所說的一種高速多道脈衝幅度分析採集器，其特徵在於RS485通訊模式晶片可採用3485EN、MAX485，CRC校驗公式為X16+X12+X5+X。
專利摘要一種高速多道脈衝幅度分析採集器，其特徵在於採用高集成度、高速的中央控制處理器，內部集成高速、高精度ADC變換器和大容量RAM存儲器；由PNP型和NPN型三極體組成的對稱恆流源構成能夠解決高頻隨機脈衝信號的基線恢復電路；由兩極運算放大器和保持電容構成峰值保持電路；由邏輯開關晶片、比較器、觸發器等電路組成邏輯開關電路和邏輯控制電路；由定時器晶片構成減輕中央控制處理器負擔的外部定時器；採用快速有效傳輸數據的RS485通訊模式，校驗方式採用CRC模式；整體電路採用單元模塊結構。本實用新型的優越性在於1.性能優越穩定；2.結構簡單合理；3.成本低；4.用途廣；5.功耗低。
文檔編號G01R23/16GK2869873SQ200520105449
公開日2007年2月14日 申請日期2005年8月17日 優先權日2004年8月18日
發明者陳鵬, 戚士元, 姜文貴 申請人:天津中和科技有限公司