測試裝置與硬體在環仿真器的製作方法

2023-05-29 10:18:21

專利名稱：：測試裝置與硬體在環仿真器的製作方法
技術領域：
：本公開涉及一種用於測試至少一個電子的控制單元和/或調節單元的裝置，以下將控制單元和調節單元統稱為控制單元。本公開還涉及一種HIL仿真器。
背景技術：
：測試裝置、尤其是構造為HIL仿真器形式的測試裝置在現有技術中是已知的，並且被用來測試控制單元。在學術界經常僅被稱作「仿真器」或者簡稱為「HIL」的HIL仿真器包括至少一個計算單元，所述計算單元(計算節點)尤其具有以下任務，即執行至少部分地模擬某一電子設備或者複雜技術系統的環境的所謂模型(其經常包括至少一個環境模型)。縮寫「HIL」(源自於英語詞組hardwareintheloop/硬體在環)是國際通用的、而且在德語國家也使用的一種測試方法的專業術語，在這種測試方法中，「嵌入式系統」(縮寫為「ES」)、尤其是電子控制單元(EOT)或者機電模塊通過其輸入端和輸出端連接到經常被稱作HIL仿真器、用來模擬嵌入系統真實環境的匹配對應物上。在測試嵌入系統ES的過程中，ES的至少一部分輸入信號由HIL仿真器提供，並且ES的至少一部分輸出信號被發送給HIL仿真器。例如可以利用在HIL仿真器上執行的環境模型來模擬待測系統的環境的時間特性。例如如果HIL仿真器應對某一個嵌入系統、尤其是對某一個控制單元(ECU)進行測試，則HIL仿真器被構造為至少部分地模擬該控制單元的真實環境。HIL仿真器在這種情況下可以通過其輸入端和輸出端或雙向通信通道與控制單元進行通信，並且因此作為該控制單元的匹配對應物。HIL仿真大多必須實時進行，並且在開發過程中被用來縮短開發時間、節約成本。尤其可以模擬重複出現的過程，並且/或者使重複出現的過程自動化。其優點在於可以在與前一版本相同的標準下，對新開發的控制或調節程序版本進行測試。因此可以詳細證實是否已經排除了某一個故障(故障再測試，英語為「re-testing」)。由此可以大大減少對真實系統(例如汽車的制動系統)的測試，而且還可以確定系統極限，而不會危及真實系統及其使用者(例如汽車和駕駛員)。HIL仿真始終僅僅是對現實的簡化，因此不能替代對真實系統進行測試。如果HIL仿真與現實之間出現太大差異，則仿真過程中所基於的模型過於簡化。於是必須進一步改進仿真模型。在詳細討論本公開的細節之前，首先要探討控制單元的開發和相應開發工具的一些問題，因為這些問題有助於更好地理解本公開。利用HIL仿真器對控制單元ECU的被控對象(設施)進行仿真的前提條件是存在一種環境模型，其經常也被稱作被控對象模型。經常藉助一個通過圖形化建模環境創建的框圖來表示這種用於HIL仿真器的環境模型，其中通過用來傳輸信號的信號線連接該框圖中的方框。廣泛使用的用來創建圖形化程序的圖形化開發環境例如有美國的TheMathfforks公司的產品Simulink。關於該產品的詳細情況，可訪問網址www.mathworks.com或者www.mathworks.com/products/simulink。但是，環境模型的其他已知的代表尤其還有利用非圖形化的高級程式語言(例如C++程式語言)或者利用圖形化程式語言編寫的電腦程式，其中如此創建的模型具有控制流程圖，作為信號流程圖的補充或替代。其它用來創建環境模型或被控對象模型的已知開發環境則具有將非圖形化環境模型或者其一部分與圖形化環境模型或者其一部分組合使用的選項，例如圖形化模型成分包括信號流程圖和/或者控制流程圖和/或者既非信號流程圖也非控制流程圖的非因果圖。經常通過使用一種上述圖形化建模環境來開發在某一控制單元E⑶上執行的調節算法，其中作為該控制單元的功能開發結果尤其生成所謂的功能控制圖。通過使用圖形化建模環境構成的框圖來自動或半自動地生成控制系統程序的方法在實踐中是已知的，並且主要被用於電子控制系統的開發和使用領域的應用研究和工業開發，尤其應用於機電一體化、汽車應用(這裡將控制系統稱作控制單元)、航空與航天、設備與工藝技術、以及其它在最廣泛的意義上必須解決過程控制任務的
技術領域：
。以下將使用「控制系統」這一術語作為主要用於在上述領域解決上述任務(測量，控制，調節，校準)的技術設備的統稱；從廣義角度來說，一般地涉及電子的能程序控制的系統。此術語並不局限於系統理論意義上對控制的狹義定義。以下將參考一種調節器作為控制系統的示例。為了推衍並且解釋發明思想，有利的是首先對該領域的一些基本概念和典型工作流程進行解釋。基本上通過以下階段或者以下階段的一部分實現對任意技術過程的按照計劃的控制這一最終目的以仿真方式設計調節器(功能開發)，利用高性能開發控制系統在真實過程中測試調節方案(快速控制原型RCP:RapidControlPrototyping)，將調節算法(自動)傳輸給生產控制單元，在部分或者完全仿真的外部環境中使用批量生產的控制單元測試調節算法(硬體在環測試HIL:Hardware-in-the-LoopTest)，最終通過使用批量生產的控制單元以所謂的校準對調節參數進行微調。在功能開發過程中利用計算機輔助的圖形化建模環境首先創建待影響或者待試驗的技術過程以及要使用的調節器的數學模型。通常利用系統理論中已知的方框圖表示法來在該圖形化環境中進行建模，其中為各個方框分配一種數學功能，從簡單的代數運算直至複雜的動態特性。框圖中的方框通過信號線相互連接，一方框的輸入端信號在傳輸時通過這樣一個方框示例性地相互關聯起來，並且/或者賦予其特定的時間特性，並且一般而言，通過輸出端信號輸出這些變換的結果以供進一步使用。建模環境經常除了具有純粹的建模功能之外，還具有框圖的數字仿真能力，並且因此例如可以利用一個過程模型通過仿真來設計和測試不同的調節算法，而不需要與真實過程的物理連接。以下將模型/框圖的這一抽象部分稱作函數模型。為了將仿真開發的調節方案應用於真實過程中，必須將調節算法傳輸到通過相應1/0設備與待控制的過程相連的控制系統的程序中，並且以被補充以指令以便總的來說能夠與1/0設備交互。在本公開教導的範圍中，具有一個或多個外界接口的可能的技術設備的大的帶寬也被理解為I/O設備。除了具有模擬和數字的輸入和輸出通道的常規設備之外，其中還包括具有用來對(原始)數據進行預處理和後處理的智能信號處理的設備、數據總線模塊、信號調整設備，但還包括例如功率模塊。I/O設備在設備技術上可以構成一個可以被添加到計算單元的獨立的單元(例如計算單元中的內置總線插槽，外部通信接口上的連接)，但也可以是計算單元的不可分割的組成部分，例如如果在處理器中集成有I/O設備助能。本公開的教導原則上並不局限於具體設備的實施方式或者依賴於這樣一種實施方式。以下將這種既包括例如源自函數模型的函數運算成分、也包括對硬體組件(例如I/O設備)施加影響的成分、並且能夠在HIL仿真器或者控制系統(例如汽車控制單元)上運行的程序稱作環境模型(如果在HIL仿真器上執行的話)，或者稱作總控制程序或總控制模型。實踐中經常要在不同的計算單元上一方面運行建模環境，另一方面也要運行環境模型或者總控制程序通常在安裝有常見標準作業系統的PC機或工作站上運行建模環境，在安裝有實時作業系統的計算單元上運行環境模型或者總控制程序，以便例如能夠在預先設定的時間間隔之內執行調節任務。如上所述，將環境模型或函數模型或其中一部分傳輸到HIL仿真器或控制系統的可執行程序之中並非僅僅包括程序技術地模擬數學計算(函數模型)，而是除此之外還必須在總控制程序中考慮要經由I/O設備讀入的物理量以及要經由I/O設備輸出的調節參數，並且必須在程序運行過程中的適當部位設置相應的函數調用，該函數調用利用I/O設備的驅動器功能來使用相應的軟體庫。通過手工編寫程序來解決這一任務容易出錯、耗時、成本昂貴，並且因此在實踐中要儘可能將其自動化，方法是在建模環境中已經對到I/O設備的接口進行建模。為此，使用用於描述I/O設備或者HIL仿真器和/或控制系統的I/O卡的補充的方框庫，其中不同的方框表示不同的I/O設備及其組件(例如數模轉換器的通道，數字I/O通道)，有時也表示能參數化的複雜模塊(例如數據總線以及通過數據總線傳輸的消息及其時序特性的定義，通過數位訊號處理器生成/分析信號變化)，其中能在建模環境或者框圖中例如通過診斷窗口或者類似手段來設置其屬性。框圖的最廣義地指定I/O設備或I/O卡的使用的成分在以下與I/O模型和該模型部分中所使用的方框被稱作I/O塊。所有用來對硬體組件施加影響的塊均算作I/O塊，即使就重點來看並非是I/O設備(例如多處理器系統中的純計算單元，或者作為智能I/O設備的組成部分的計算單元，其用來例如在從處理器上解決其任務)。—些已知的用來創建環境模型或調節器模型的開發環境規定1/0塊例如與那些由控制系統或HIL仿真器的I/O設備或I/O卡輸出或讀入其信號的信號線相連，或者插入到這些信號線中。鑑於這個原因，在這些開發環境中上述方法中的函數模型與I/O模型相互交織，即使這裡所作的術語區別有時給人以兩個完全相互分開/能相互分開的模型部分。然後藉助於翻譯程序可以將框圖或者其一部分轉變為能在控制系統上執行的總控制程序，經常具有以下中間步驟由框圖生成代碼，然後通過適於控制系統或者適於HIL仿真器的計算單元的編譯器對代碼進行編譯，並且必要時將所需的軟體模塊連結到一個可執行的單元。也可以通過適當的翻譯程序將框圖轉變為由相應解釋器執行的解釋器語言。為此所需的工具可以是建模環境的組成部分，但也可以是獨立的應用，其中於是例如以基於資料庫的方式交換關於框圖的信息，或者使用建模環境的編程接口。常見的實際做法是，通過通信接口將一個用來運行建模環境和翻譯程序的獨立計算單元(主計算機)和用來(在目標計算機上，或者在一個HIL仿真器的計算單元上)運行總控制程序或環境模型的計算單元相互連接，優點在於能全自動地從主機系統將建模環境中開發的調節方案、或者將用於模擬被控對象的方案(包括對所用I/O設備或I/O卡、其參數設置以及通過其傳輸的信號的描述)傳輸到環境模型或者總控制程序之中。但是如果例如在HIL仿真器的計算單元上而不是在獨立的主計算機上開發、翻譯環境模型，那麼就不必從主計算機傳輸到HIL仿真器的計算單元。這種情況下例如可以對HIL仿真器的計算單元進行設計，使其支持並且運行兩種作業系統。例如可以設置實時作業系統來運行環境模型，並且設置標準作業系統(例如微軟視窗(MicrosoftWindows)7來運行建模環境，即用於開發環境模型。根據技術條件，對於某些HIL仿真應用而言，設置一個僅僅安裝有不屬於實時作業系統類型的標準作業系統的計算單元來不僅運行建模環境、而且運行環境模型即可。一旦在HIL仿真器的計算單元上加載了環境模型，並且HIL仿真器的I/O設備或I/O卡的多個I/O通道中的至少一些與待測控制單元的相應I/O接口相連，就可以啟動HIL仿真。結合系統組件聯網的上述方法例如多年以來就已經成功應用於快速控制原型(Rapid-Control-Prototyping)領域，即一種用來快速設計、轉換、以及試驗或測試控制和調節的方法。類似的方法和計算單元與1/0設備的聯網架構也應用於HIL測試、單獨的或者補充的執行測量任務(數據採集)、以及對終端控制系統(例如批量生產的控制單元)中的調節參數進行校準，在所述終端控制系統內，計算單元和相應的1/0設備經常在一個設備單元中被實現。支持上述工作過程的系統屬於本公開涉及的現有技術(例如參見dSPACEGmbHProduktkatalog1020；ProduktdokumentationfuerdSPACEReleaseimFruehjahr2010(dSPACEGmbH公司2010年的產品目錄；2010年春季dSPACE產品文件發布))，尤其是〃Real-TimeInterface(RTI),ImplementationGuide"(其中基於塊的1/0設備和目標計算機建模，這些塊庫的代碼生成)，TargetLink(其中從框圖生成(批量生產的)控制單元的代碼)；或者TheMathfforks:ProduktdokumentationenfuerRelease2010b(產品文件發布2010b)，尤其是MATLAB&Simulink(基於塊的數學建模與仿真環境)，「Real-TimeWorkshop,User'sGuide"(從框圖生產代碼)，xPCTarget(基於模型的1/0設備描述的塊，1/0設備的代碼生成，用於PC系統的實時作業系統)。用於測試至少一個電子控制單元的傳統裝置和傳統的HIL仿真器在執行相對複雜的模型、尤其是複雜環境模型時存在性能瓶頸，或者由於硬體架構的原因在硬體擴展或者硬體空間分布方面只提供受到限制的靈活性，或者具有現有技術的另一已知的缺點。
實用新型內容本公開的任務在於改進現有技術或者至少部分克服現在技術的缺點。[0036]本公開的一個實施例的一個目的是克服用於測試至少一個電子控制單元的傳統裝置和傳統的HIL仿真器在執行相對複雜的模型、尤其是複雜環境模型時存在性能瓶頸，或者提高在硬體擴展或者硬體空間分布方面的靈活性。根據一個實施例，提供了一種用於測試至少一個電子控制單元(ECU)的測試裝置，所述測試裝置具有-用於執行至少一個環境模型的至少一個計算單元(CN)，以及-用於為所述電子控制單元(EOT)提供至少一個信號的至少一個信號生成卡(SGB)，以及-用於在所述計算單元(CN)與所述信號生成卡(SGB)之間雙向傳輸數據的至少一個串行總線(IOCN)，並且不僅所述計算單元(CN)而且所述信號生成卡(SGB)均分別具有用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。根據另一實施例，提供了一種硬體在環仿真器(1)，所述硬體在環仿真器(1)包括用於測試至少一個電子控制單元(ECU)的裝置，所述裝置具有-用於執行至少一個環境模型的至少一個計算單元(CN)，以及-用於為所述電子控制單元(EOT)提供至少一個信號的至少一個信號生成卡(SGB)，以及-用於在所述計算單元(CN)與所述信號生成卡(SGB)之間雙向傳輸數據的至少一個串行總線(IOCN)，並且不僅所述計算單元(CN)而且所述信號生成卡(SGB)均分別具有用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。優選地，所述串行總線(IOCN)是乙太網連接。優選地，所述時間同步消息和/或所述角度同步消息包括在所述串行總線的網絡協議棧的至少一個網絡協議中。優選地，不僅所述計算單元(CN)而且所述信號生成卡(SGB)都被設置為在對至少兩個通過所述串行總線(IOCN)依次傳輸的時間同步消息或者角度同步消息進行接收或發送之間，繼續計算時間值或角度值。優選地，用於在所述計算單元(CN)上執行的環境模型具有用於提供計算時間和/或角度所需的主數據記錄的模型部分，並且所述計算單元被設置為將所述主數據記錄傳輸到第一串行總線。優選地，所述硬體在環仿真器包括至少一個匯流排(FR)以及用於在所述電子控制單元(ECU)的至少一個控制單元接線端子(E1，E2，E3，E4)與所述匯流排(FR)之間建立能通斷的連接的故障轉發裝置(FRU)。優選地，所述硬體在環仿真器包括被設置為用於與至少一個匯流排(FR)建立能通斷的連接以及切換不同的故障狀態的故障引入裝置(FIU)。優選地，所述硬體在環仿真器包括用於合併通道的合併裝置。優選地，所述硬體在環仿真器包括用於進行剩餘總線仿真的裝置。根據本公開的一個實施例的一個技術效果是提高執行相對複雜的模型、尤其是複雜環境模型時的性能，或者提高在硬體擴展或者硬體空間分布方面的靈活性。以下將藉助於示出本公開所述HIL仿真器的優選實施方式的附圖來對本公開進行詳細解釋。附圖1和2舉例示意性也示出了連接有控制單元E⑶的HIL仿真器的幾個模塊以及連接在HIL/仿真器的真實負載。附圖3中藉助於一個例子示出了HIL仿真器內部的FRU、FR、FIU和PSB以及連接到HIL仿真器的外部E⑶的相互作用。為了簡明起見，在這些附圖中沒有繪出所有模塊、組件和連接。具體實施方式本公開所述的用於測試至少一個電子控制單元E⑶的裝置包括用於運行至少一個環境模型的至少一個計算單元CN、用於為電子控制單元E⑶提供至少一個信號的至少一個信號生成卡SGB、以及用於在計算單元CN和信號生成卡SGB之間雙向傳輸數據的至少一個串行總線IOCN；其中計算單元CN以及信號生成卡SGB各自具有至少一個到串行總線的接口，所述接口被設置用於接收和/或發送時間同步消息以及角同步消息。本公開所述的HIL仿真器1包括用於測試至少一個電子控制單元E⑶的裝置，所述裝置包括用於執行至少一個環境模型的至少一個計算單元CN、用於為電子控制單元E⑶提供至少一個信號的至少一個信號生成卡SGB、用於在計算單元CN與信號生成卡SGB之間雙向傳輸數據的至少一個串行總線IOCN；其中計算單元CN以及信號生成卡SGB各自具有至少一個到串行總線的接口，所述接口被設置用於接收和/或發送時間同步消息以及角同步消息。按照本公開所述HIL仿真器1的一種優選實施方式，串行總線IOCN是一個乙太網連接。本公開所述HIL仿真器1的另一有益實施方式的特徵在於，串行總線的一個網絡協議棧的至少一個網絡協議包括時間同步消息和/或角同步消息。此外可以規定，在HIL仿真器1中，不僅計算單元CN、而且信號生成卡SGB都被設置為在對至少兩個相繼地經由串行總線IOCN傳輸的時間同步消息或角同步消息進行接收或發送之間，繼續計算時間或角度值。優選地可以規定，對於HIL仿真器1，用於在計算單元CN上執行的環境模型具有用於提供用於時間計算和/或角度計算的主數據記錄的模型部分，且所述計算單元被設置為將主數據記錄傳輸到第一串行總線。HIL仿真器1的另一優選改進實施方式可以被設計為使得HIL仿真器包括至少一個匯流排FR和用於在控制單元E⑶的至少一個控制單元接線端子E1、E2、E3、E4與HIL仿真器1的匯流排FR之間建立能開關的連接的故障轉發裝置FRU。此外，HIL仿真器1還可以包括故障引入單元FIU，其中所述故障引入單元FIU被設置為與至少一個匯流排FR建立能開關的連接，以及切換不同的故障狀態。此外，本公開所述的HIL仿真器1還可以包括用於組合通道的裝置。此外，HIL仿真器1還可以具有用於剩餘總線模擬(Restbus-Simulation)的裝置。[0070]按照本公開所述HIL仿真器的另一優選實施方式，HIL仿真器被設置為同步於其它仿真或者獨立於其它仿真地執行所謂的剩餘總線仿真，以下還將對此進行詳細說明。對於所謂組舍測試、即對多個經由總線相連的控制單元進行測試的一個主要前提條件就在於藉助於例如CAN、LIN或FlexRay等之類的已知總線和總線協議進行的對控制單元之間的通信的監視。這裡尤其重要而且應進行測試的是正常模式下的狀態，即當控制單元組合的所有控制單元均存在、連接到總線上並且功能正常時的狀態，但尤其還有故障情況下的狀態，例如在某一總線用戶(尤其是控制單元)失效，或者總線消息的包含錯誤的內容，或者總線線路上存在電氣故障(短路)的情況下。如果首先利用本公開所述的HIL仿真器分開檢查特定的控制單元，或者如果在組合測試連接到一條總線的多個控制單元時尚不存在以後將屬於該組合的所有控制單元，則採用所謂的剩餘總線仿真(Restbussimulation)，在剩餘總線仿真中由HIL仿真器模擬缺失的總線設備(尤其是缺失的控制單元)。HIL仿真器的相應總線接口被連接到控制單元組合的總線，以執行剩餘總線仿真。此外在進行仿真之前，還必須詳細描述基於CAN資料庫或LIN資料庫或FlexRay資料庫的全部通信(包括信號縮放(Signalskalierimg))以及動態特性，例如藉助於美國TheMathfforks公司的軟體MATLAB/Simulin。在對控制單元、例如用於汽車中的控制單元進行測試時，通常要考慮數百條消息和上千個信號。本公開所述HIL仿真器的一項任務可以是在剩餘總線仿真過程中提供信號或消息，由一個或多個控制單元「期待」並在接收後處理這些信號或消息，但是不能由另一或另外多個控制單元發送這些信號或消息，因為這一或這些控制單元例如尚未準備好進行相關測試。HIL仿真器因此填補缺失的信號或消息的「空缺」，如上所述，由於在正常情況下存在但是在測試過程中(尚)未處在控制單元組合中的控制單元不會將其要發送的信號和消息發送到總線上，因此尤其有可能存在這種「空缺」。假設利用HIL仿真器對要替代的信號和消息的仿真(這裡，HIL仿真器尤其模擬缺失的控制單元)所引起的總線數據傳輸基本上與在完整控制單元組合(沒有一個/多個缺失或功能不正常的控制單元)時存在的數據傳輸一樣，那麼從已有控制單元的角度來看可能不能區分信號或消息是源自HIL仿真器還是(在以後的測試中)源自控制單元。基本上，上述剩餘總線仿真的原理流程可以轉而用於(除CAN、LIN、FlexRay之外的)其它總線。根據所要求的剩餘總線仿真複雜性以及受其影響的方式，可以進行以下分類所謂的靜態剩餘總線仿真的特徵主要在於，由HIL仿真器將預先設定的固定值(數據)傳輸到控制單元總線上。因此這些值在這種情況下並不隨控制單元的仿真環境而變化。對於靜態剩餘總線仿真，在仿真過程中通常所採用的唯一幹預措施僅僅是從HIL仿真器將預先定義的值傳輸到控制單元總線上，重複或者停止該傳輸。所謂的動態剩餘總線仿真的特徵主更在於，在傳輸之前利用在HIL仿真器上運行的模型重新計算要由HIL仿真器傳輸到控制單元總線上的值(數據)，而且最好考慮現存控制單元各自的當前狀態和/或其功能。藉助於所謂重放(Replay)進行的剩餘總線仿真的特徵主要在於，預先記錄所選控制單元傳輸到總線(例如CAN總線)上的所選總線用戶的數據(例如報文)，並且優選將其保存在文件中(例如所謂的日誌文件中)，接著藉助於HIL仿真器對該文件的讀取將上述所選總線設備的數據傳輸到總線上。替代地可能的是，可以並非由HIL仿真器、而是由其它電子設備執行剩餘總線仿直ο與本文另一處已經描述過的一樣，按照本公開的一種優選實施方式的HIL仿真器優選具有計算單元(計算節點，縮寫為CNComputationNode)、信號生成卡(縮寫為SGB=SignalGenerationBoard)、電流或電壓供應單元(電源或電壓源)、優選也包括用於故障引入單元(縮寫為FIU=FailureInsertionUnit)的電路元件的開關卡(縮寫為PSB=PowerSwitchBoard(電源開關板))、信號檢測卡(縮寫為SMB:SignalMeasurementBoard(信號測量板))以及/或者總線卡(總線板BusBoard)。例如在本文中參考本專利申請人開發並且銷售的CN、SGB、SMB、FIU和總線卡。例如，處理器卡或者PC機或工業計算機可以作為HIL仿真器的CN。同樣地，多個計算機或者多個處理器卡共同地或者由至少一個計算機和至少一個獨立的處理器卡組成的聯網系統共同形成計算單元CN。根據選擇，如下文所述，一個或多個SGB和/或SMB的兩個或更多通道可以合併成一個功能單元。原則上HIL仿真器也可以不配備PSB和/或不配備FIU，但是如果不藉助於其它系統組件、例如通過布置在仿真器之外並且最好與某一個CN且必要時與HIL仿真器的其它卡具有數據傳輸連接的外圍電氣電路裝置提供相關功能的話，這通常會導致HIL仿真器的功能範圍受到限制。可選地也可以規定，包括FIU的電路元件的PSB被設計為使得能通過組合沒有開關元件的PSB與單獨的FIU板卡來替代該PC板卡，但是將功能元件分離到兩個獨立板卡上經常需要佔用更大的空間。按照本公開所述HIL仿真器的一種優選實施方式，其配備有用於合併通道的裝置，藉助於這個在下文中被稱作合併裝置(縮寫為ZFV)的裝置可以將所選通道合併成一個組合通道。根據應用範圍與技術設計，尤其是根據組合通道的數量，在專業界有時將通道的合併過程稱作通道綁定(英語為「ChannelBonding」)。本公開中所述的「組合通道」指的是通過藉助於合併裝置將至少兩個通道聯結或相連而產生的一個通道。但是，HIL仿真器的合併裝置並非僅僅用來合併通道，相反，將組合通道重新分開同樣也屬於合併裝置的功能範圍。所謂「分開」因此指的是將至少一個通道從組合通道中分離出來。與非組合的(「普通」)通道一樣，組合通道尤其同樣也可用來提供模擬和數字的電信號、為執行器或傳感器提供電流和電壓、提供電路迴路、尤其是要傳輸的最大電流值高於規定值(例如1安培)的那些電路迴路的開關、提供時間控制和/或者角度控制的簡單或複雜電流曲線和/或電壓曲線、以及/或者提供歐姆負載、電感負載、電容負載或者組合負載，其中在本公開中所述的「組合負載」指的是由能測量的歐姆成分和/或電感成分和/或電容成分所構成的電氣負載。[0091]優選地，在HIL仿真器中提供具有電氣參數(尤其是歐姆電阻、電容和電感)的電氣負載，且這些電氣參數基本上與「真實負載」的電氣參數一致，這裡所述的「真實負載」尤其是指被設置為電氣地且在可能的情況下還經由光導體例如與控制單元相連、並且優選地還利用源自控制單元的能量和/或數據的電氣元件或電氣組件(例如電動機、壓電執行器或者電磁閥)。此外，未合併的(「普通」)通道以及能合併的通道尤其可被設置用來測量物理變量，尤其是電流、電壓、事件之間的時間、頻率等等。優選地，各個通道相互電隔離，但是優選地又能被合併裝置將其重新連接。按照通道的另一優選實施方式，藉助於電子保護電路保護這些通道，以避免這些通道過載，尤其是防止由高於規定值的電流引起的過載。可選地可以規定，作為電子保護電路的替代或者補充，配置一個或多個熔斷式保險絲或者自恢復熱保險絲(例如多熔絲(Multifile)保險絲)或者機電式保護裝置來保護這些通道。此外，本公開所述的HIL仿真器還可以具有配置軟體和/或能配置的電氣元件，藉助於該配置軟體和/或能配置的電氣元件能設置或配置用於保護通道的電子保護電路的觸發極限值(觸發值)。可選地，一個通道可以具有多個防止過載的保護裝置，其中至少兩個或者所有上述保護裝置的組合對該通道進行保護，即熔斷式保險絲和/或機電式保護裝置和/或能通過軟體進行配置的保護電路和/或能通過硬體進行配置或更換的保護電路。優選地，可以為一個或多個通道分配一個所謂的「故障路由裝(FailureRoutingUnit)」，縮寫為FRU。所述FRU在這裡指的是能夠將一個或多個通道與一個用於故障仿真的匯流排(故障軌線(FailRail)，縮寫為FR)或者多個用於故障仿真的匯流排導電連接的裝置，其中所述匯流排FR優選能與本申請書中另一處所述的FIU導電連接。因此，通道優選能經由FRU和經由FR與FIU導電連接。本公開所述HIL仿真器的一種優選實施方式包括在至少一種電氣特性(例如單位長度電阻、單位長度電容和/或耐壓強度)方面有所區別的至少兩個匯流排FR或者至少兩個導電芯線FR11、FR12、FR21、FR22。例如可以採用仿真場景，其中組合成一個組合通道的多個信號通道優選時間同步地經由FRU以及經由由FR1、FR2...,FRn構成的組合FR並且經由FIU與故障電位相連，其中組合通道與FIU之間流動的可選能設置的高電流分配到FRl至Ffoi上。因此，在這些仿真場景下可以在較高電流的情況下在規定的極限範圍之內防止FR的過載。現在將以一個SGB的通道為例，詳細解釋合併裝置如何以及為何優選能在HIL仿真器中使用。例如應假設設置SGB的第一和第二信號通道，其中這兩個單獨的信號通道各自提供張弛振蕩器(英語為「relaxationoscillator",)的所謂鋸齒波信號(英語為"sawtoothsignar，，)。還應假設例如一個單獨的信號通道的最大電流值被限制為最大300mA，以便例如不使張弛振蕩器過載或者例如防止觸發一個單獨的通道的電氣保險絲。此外還應假設對於仿真場景需要提供最大電流為500mA的鋸齒波信號。在該示例的邊界條件下不能以一個單獨的通道來解決這一任務，因為該通道獨自不是被指定也不是被確定尺寸用於所要求的最大電流。但是，按照本公開所述HIL仿真器的所述另一優選實施方式的合併裝置對於上述應用情況提供了以下可能性，即通過將兩個分量電流(Teiistrom)相加而獲得最大電流為500mA的鋸齒波信號。這例如可以通過以下方式被實現，即兩個單獨的信號通道分別同步地提供分量電流最大為250mA的鋸齒波信號，然後合併裝置利用並聯將這兩個分量電流合併成最大為500mA的總電流。SGB的一種實施方式可以規定，能由SGB提供的信號被指定為波形表(縮寫為WT)，有時也被稱作信號值表。數十年來專業人士就已了解如何利用所休存的波形表WT可以生成幾乎任意的信號，例如可參閱編號為4133241的美國專利，因此在本說明書中不再予以贅述。藉助於WT的信號合成方法已知並非僅僅用於電子儀表，而是也可用於仿真應用，或者泛泛而言可用於測試應用。對於汽車工業、機械製造以及航空/航天領域的測試和仿真應用，WT信號合成例如用來根據物理參數(例如溫度，轉速，速度，加速度等等)生成信號，尤其是電流變化曲線和電壓變化曲線，這些信號例如可以基本上等同於傳感器信號，並且可以作為調節器、信號處理裝置等等的輸入信號。除了藉助於數學計算來創建之外，WT尤其也可藉助於電子地記錄已知信號源而被獲得，其中在必要時還可在記錄信號之後補充信號改變(例如濾出諧波或者幹擾信號)，然後再保存最終版本的WT，並且將其提供用於信號合成。按照本公開所述HIL仿真器的另一優選實施方式，該仿真器具有一個或多個能通過軟體控制的電流宿(Stromsenke，英語為「currentsink」，縮寫為CS)。HIL仿真器的另一優選實施方式可以包括至少一個能通過軟體控制的組合式電流宿-電流源(英語為"currentsink/source，，，縮寫為CSS)。根據利用配置軟體進行的設置，被電流宿影響的電流值可以選擇性地要麼是恆定不變的，要麼是變化的。尤其地，藉助於電流宿進行影響的電流值可以是能根據時間值或者角度值，或者既根據時間值也根據角度值(例如內燃機或內燃機模型的曲軸角度或凸輪軸角度)改變的，這在這些情況下就意味著存在以下函數關係a)ICS=函數(時間)或者b)Ics=函數(角度)或者c)Ics=函數(時間，角度)。對於組合式電流宿-電流源也可以存在類似的函數關係。為了實現更高的電流值可以規定藉助於合併裝置連接HIL仿真器內的多個電流宿。但是，本公開所述HIL仿真器的合併裝置可以不僅被用來為了將各個通道的電流相加而將通道合併，相反，合併裝置尤其也可以用來獲得較高的電壓或者增大所謂的總線帶寬，也就是提高總線的數據路徑的數量。尤其可以在兩個單獨的電壓供應通道或者信號通道的串聯電路路徑上藉助於合併裝置實現電壓升高。尤其可以藉助於合併裝置來提高由至少兩個單獨的總線通道構成的一個並行總線的總線帶寬，其中所述至少兩個單獨的總線通道在合併之後並行工作，並且優選相互同步。出於不同的原因，一個組合通道的各個通道的負載的絕對對稱通常無法實現，或者不能以對於電路技術開銷經濟的花費而實現，或者在某些應用情況下甚至是不需要的。例如出於電路技術方面的原因，對於一個組合信號通道或電流供應通道，經常導致對於由所述合併裝置相互連接的各個通道不對稱的電流分配。這種不對稱的原因例如可能就在於電子元件的生產所決定的公差或偏差，這些公差或偏差即使在通道的電路結構相同構造的情況下通常也是無法避免的。以下將藉助於其中一個聯合的通道具有兩個電流供應通道的示例性情形來闡述可以如何考慮屬於聯合通道的這兩個單獨通道的控制或調節中的不對稱負載。就本示例而言，此外還假設這兩個單獨通道中每一個通道被尺寸設計用於最大電流強度為10A。如果不考慮聯合通道的不對稱性，那麼對於其，最大電流強度為20A。但是，不對稱性的考慮要求降低聯合通道的最大電流強度。視電路技術實現而定，適當的可以是降低例如至30%，優選降低20%。在考慮優選降低率的情況下，在該示例中，從上述20A中減去20%，也就是減去4A。因此，對於聯合通道，最大電流強度就是16A。對應於各個單獨通道或者聯合通道的電流控制在所述情況下優選自動地確保聯合通道的負荷不超過16A極限。如果在對於各個通道的邊界條件相同的情況下要求提供20A的電流，則必須以與前所述類似的方式添加第三個通道到該聯合通道按照與在HIL仿真器中使用上述聯合信號通道或者電流供應單元的通道以便能夠更靈活地提供用戶所要求的電流值類似的方式，按照本公開所述HIL仿真器的另一優選實施方式，將一個信號測量卡(SMB)的兩個或更多單獨的檢測通道組合成為一個聯合測量通道。例如包括兩個並聯的單獨的電流測量通道的用於電流測量的聯舍測量通道例如可以被構造為測量比一個單獨的電流測量通道按照其電路技術結構或其尺寸而能夠測量的更高的電流。按照本公開所述HIL仿真器的另一優選實施方式，該仿真器具有至少一個開關卡，開關卡的通道尤其具有以下作用將能與這些通道之一相連的至少一個電流源或電壓源與至少一個用電器或電氣負載相連，或者將該用電器或電氣負載與電流源或電壓源分開。這樣的通道優選可以並聯連接地在開關卡上運行，因此能實現用來進行開關的聯合通道，包括兩個或更多用來進行開關的單獨通道。藉助於這種並聯連接尤其可以接通比在沒有該並聯連接的情況下可能或允許的電流更高的電流。多年以來經常使用多處理器系統(縮寫為MP系統)作為HIL仿真器的計算單元，以便調整計算能力和I/O性能。已知將計算過程分配到多個處理器上相比於分配到同類的一個處理器上而言提升了計算能力。也可以規定每個處理器可以獨立地通過短的、延遲小的寬帶的連接訪問其所連接的I/O。其中MP系統典型的清楚地分開這些處理器是有利的例如不一起使用處理器的主要資源，如緩存和中斷控制器，這在I/O訪問數量過大時出現限制作用。此外還可利用MP系統實現模決化。例如可以將針對各個控制單元或者汽車區域的測試系統組合成為聯合仿真器。通過專用總線連接實現HIL仿真器內或包括多個聯網13HIL仿真器的聯合仿真器內處理器之間的對於總處理能力重要的通信。優選在仿真內利用軟體模型的MP擴展進行通信配置，同樣的還有總模型的劃分以及將任務分配到各個處理器。為了獲得最佳總體性能，優選地可以單獨地為各個模型中每一個設置仿真步長、積分算法和觸發條件。一種類似的方法也能應用於多內核處理器板卡，縮寫為MC處理器板卡，其各個處理器內核(Cores)可以內部地通過其高速連接、例如通過共用的內存來交換數據。用戶因此可以像多處理器系統內的處理器一樣連接多內核處理器的各個處理器內核，並且也可以將這些系統中的多個無縫耦接。此外，MP系統也可以由多內核處理器和單內核處理器混合構成。通常使用總線連接用於多個處理器板卡之間的通信。用戶利用專用的仿真塊對不同處理器內核或者不同處理器扳卡上任務之間的數據交換進行配置。即使底層通信通常是以不同物理方式實現的，尤其是對於多內核處理器內的處理器內部通信以及處理器板卡之間的總線連接而言，仿真塊的編程接口經常是統一的。因此在調整MC和MP系統的計算能力時達到一般性。對於MC處理器而言典型的是，公共I/O接口的處理能力並不以與計算能力一樣的幅度提升，這在具有非常多I/O訪問的實時仿真過程中導致計算單元的性能下降。因此，MP系統由於其清晰地分開了處理器資源而在某些I/O密集型的應用中經常優於MC處理器。但是，MC系統有利地能用於許多計算密集型的實時仿真，尤其是那些其中要求計算單元和I/O卡之間較高數據交換速度的實時仿真。MC處理器中的一大特點就是同步的多任務處理。其中用戶不必設定哪一個處理器內核(Core)應完成哪一個任務，而是通常集成於處理器內的內部調度單元(經常被稱作調度器)自主地將運算負荷分配到各個處理器內核。這種方法的優點在於，不必由用戶分配仿真模型在多個處理器內核上進行計算。也可以利用一個MC系統的各個處理器內核來執行完全不同的任務。因此，例如可以指定一個處理器內核來只處理HIL仿真器與主機系統之間的通信，其餘處理器內核僅用於仿真模型的計算。這種方式的好處在於，對於實時計算而言十分重要的仿真模型計算時間不受到與主機的通信的影響，或者只受到微不足道的影響。還可能的是在一個MC或MP系統的處理器內核上可以運行不同的作業系統。因此，例如在一個MP系統中可以在一個處理器上運行主機系統軟體，在另一個處理器上運行實時作業系統以及仿真模型的計算，尤其是環境模型的計算。對於MC系統，這種分配也能應用於一個處理器的各個處理器內核。因此，在一個具有兩個處理器內核的處理器中可以在一個處理器內核上運行主機系統，在另一個處理器內核上運行實時作業系統。在具有多個處理器內核的處理器上可以將多個不同的作業系統分配給一個處理器內核，或者給一個作業系統分配作業系統可以將其工作負荷分配到的多個處理器內核。例如如果HIL仿真器的計算單元具有一個MC處理器，其中至少一個處理器內核(Core)設置用於在一種標準作業系統(例如微軟視窗7)下運行主機系統軟體，至少一個其他處理器內核在一種實時作業系統下運行實時應用程式，那麼這可能使迄今為止通常用於操作實時計算機的單獨的主計算機成為多餘的。對於MC處理器的處理器內核，常見的任務分配類型可以劃分如下非對稱多處理(AMP)-在每個處理器內核上運行一個單獨的作業系統(縮寫為OS)或者同一OS的單獨安裝。典型地，其中每個軟體進程綁定到一個單獨的處理器內核。對稱多處理(SMP)-唯一一個OS同時操作所有處理器內核。OS可以動態地使每一個進程在每一個可用的處理器內核上運行，並且因此使得能夠完全利用所有處理器內核。混舍多處理(BMP)-類似於SMP，這裡也是唯一一個OS同時操作所有處理器內核，但是各個進程可以被限制到一個特定的處理器內核。AMP提供與老代碼更好的兼容，其中SMP提供更多的並行性以及更簡單的資源管理。BMP組合了這兩種方法的優點。正如在SMP中一樣，唯一一個OS安裝具有對於所有系統資源的概覽。但是BMP更進了一步，因為允許開發人員將進程和與之相關的線程限制到一個特定處理器內核這種方法允許利用原有的應用軟體，而不必為了改進其原有應用軟體使之適應於多內核環境而投入較高花費。此外，這種方法還允許更新的應用，由多內核硬體使用並行處理和動態負載均衡的所有優點。對於MP系統，也可以將處理器與不同的架構相連。例如，在該情形下有x86架構、PowerPC架構和MIPS架構。由於一些計算任務能在不同的處理器架構上以不同的效率執行，因此可能的是在MP系統上實現一種方法將相應計算任務分配給最合適的處理器，這可以導致HIL仿真器的性能提升。關於MP和MC系統的更多說明可參閱期刊ATZElektronik(Himmler,Α.,「Modular,ScalableHardware-in-the-loopSystems,"ATZelektronikworldwide5(2):36-39,2010)。在本公開的另一實施方式中，連接所謂的真實負載以及僅對真實負載的電氣特性進行仿真的等效負載。經常將電氣模塊或機電模塊(例如傳感器或電動機)稱作真實負載，其中該模塊在控制單元ECU的使用區域中連接在該控制單元上，以便將例如傳感器信號傳輸紿控制單元，或者作為受控制單元影響的執行器。等效負載經常也是電氣模決或機電模塊，例如電磁鐵或者可調或不可調的歐姆電阻或者電容器或者包括電阻、電容器和/或線圈並且在對於仿真而言主要的特性(尤其是電氣特性)方面接近於相應的真實負載的電路系統。例如，起到等效負載作用的歐姆電阻可以替代傳感器(真實負載)進行仿真。對於仿真，真實負載或等效負載經常在其數學建模過於費事，或者真實負載或等效負載的數學模型與其在與控制單元ECU的相互作用方面的特性不充分地一致時被使用。真實負載優選外接到HIL仿真器，因為這裡尤其不必考慮HIL仿真器的外殼或插件或者拖架(Schubladen)引起的空間約束。例如，大型電機之類的大型真實負載能外接到HIL仿真器。如果真實負載或等效負載的空間延伸範圍允許，替代地也可以將其布置在HIL仿真器內，尤其還可以布置在HIL仿真器的接線拖架內。[0153]真實負載優選連接到HIL仿真器，而不直接連接到待測試的控制單元E⑶，以便即使在真實負載的情況下也能進行故障仿真(參見關於FIU和FRU的文欄位落)。在本公開的另一種實施方式中，設置用於HIL仿真器的能更換的負載拖架，其中例如用於測試不同控制單元的所有等效負載和真實負載位於該能更換的負載拖架中。如果為了測試不同的控制單元必須將負載匹配於HIL仿真器，則優選通過更換HIL仿真器的負載拖架進行該匹配。此外，HIL仿真器還可以具有所謂的斷路測試器(Break-Out-Box)和/或帶不必在控制單元變量變化時被更換的等效負載的負載卡。按照一種有益的實施方式，HIL仿真器的各個單元或模塊被構造成拖架。這樣就能迅速地根據不同的要求改裝仿真器。例如，仿真器的接線的接線元件被設置在拖架內。通過該方式，尤其是當匹配內部接線時，只需要更換預先準備的拖架，而不需要逐一更改許多電纜。當將仿真器匹配新的要求(例如測試另一個控制單元)時，這樣就能大大節約時間。以下將此類可以布置在仿真器外殼之並且包括HIL仿真器的接錢的接線元件的可更換池架稱作「接線拖架」。特定外部硬體(尤其是能連接到HIL仿真器的外圍外部負載或例如控制單元)的接線端子(連接插孔和/或連接插頭)可以位於接線拖架的外側和/或內側上。為了提供或更改特定硬體的連接可能，只需要更換預先準備的匹配於上述特定硬體的拖架。同樣，真實負載可以安裝在拖架中。在更換真實負載(例如內燃機的節氣門)時，只需要更換預先準備的拖架，而不必逐一更改許多接線端子。按照HIL仿真器的接線拖架的一種有益實施方式，尤在相應拖架內進行接線與真實負載的匹配。這樣，通常就不必在更換拖架之後在該拖架之外更改接線，或者至少改動規模小於沒有此類接線拖架的情況。為了在出現電氣故障時對控制單元的正確或所期望的功能進行測試，這些故障優選被納入仿真之中。為此，利用HIL仿真器1將例如控制單元E⑶的電氣輸入端或輸出端與接地電位(縮寫為GMD)或者電源電壓端子POT或者控制單元或HIL仿真器的其它輸入端或輸出端短接。按照本公開所述HIL仿真器1的另一種有益實施方式，如附圖3簡化示意圖所示，該仿真器包括由至少一個在附圖3中顯示為兩個I/O卡(縮寫為Ι/0-Β)內虛線框的故障轉發裝置FRU、至少一個匯流排FR以及至少一個故障引入單元FIU構成的組合。此外，在按照附圖3所示HIL仿真器1的這種示例性實施方式中，故障引入單元FIU可以與至少一個也被稱作PSB的開關卡相連，其中替代池也可以規定開關卡和故障引入單元整合在一個部件中，尤其是在一個板卡之內。優選地，按照附圖3所示實施例的開關的開關狀態能由一個或多個計算單元CN(附圖3中沒有繪出)和/或由HIL仿真器1的輸入/輸出卡(也稱作I/O卡、Ι/0-Β)上的微處理器或FPGA元件(附圖3中沒有繪出)控制，所述開關尤其可以被實現為半導體開關(例如電晶體)或者繼電器元件。[0168]附圖3示意地示出了待測試控制單元ECU的簡化圖，該控制單元經由多個控制單元接線端子El、E2、E3、E4與HIL仿真器的I/O卡相連。控制單元接線端子E6與電源BAT的接地電位GND相連，所述電源尤其可以被實現為受控電源件或者電池。控制單元接線端子E5與電源BAT的電源電壓接線端子POT相連。優選設置在也被稱作PSB的開關卡上的開關S7在其第二開關位置中建立開關S2、S3、S5、S6與接地電位GND並因此與E6的連接。在開關S7的第一開關位置，建立開關S2、S3、S5、S6與電源電壓接線端子POT並因此與E5的連接。尤其地，信號生成卡SGB和信號測量卡SMB以及其它使HIL仿真器與所連接的控制單元ECU交換信號的板卡屬於HIL仿真器1的I/O卡(也稱作Ι/0-Β)。其中優選地，可以不僅利用電導線、而且在部分段上尤其還藉助光波導傳輸信號。縮寫為FRU的故障轉發裝置(英語為「failureroutingunit」故障路由單元)可以安裝到上述類型的I/O卡之中。利用故障轉發裝置FRU可以將例如在附圖3中源自控制單元接線端子El和E2或E3和E4的電路迴路轉接到匯流排FR上。從控制單元ECU的控制單元接線端子El和E2通向上面所示的Ι/0-Β的通道KE1、KE2在第一開關S21閉合併且第二和第三開關S20、S22斷開時形成經由I/O功能單元IOFUl的電路迴路，所述I/O功能單元優選對控制單元環境中的某一種元件(例如傳感器或電阻)進行仿真。以類似方式建立E3和E4與按照附圖3下方所示的I/O卡Ι/0-Β的連接，並且E3以及E4可以被分配給第二I/O功能單元I0FU2。如附圖3所示，利用上面的故障轉發裝置FRU的開關S20和S22能建立與第一雙芯導線FRl的連接。以類似方式，開關S30和S32分配給第二雙芯導線FR2。導電芯線FR11、FR12、FR21、FR22相互電氣隔離。優選地，其被實現為板卡上的印刷導線或者被實現為柔性或剛性的纜線。匯流排FR優選包括至少兩個雙芯導線FRl和FR2。I/O卡Ι/0-Β的故障轉發裝置FRU優選由三個開關構成，在附圖3中以S20、S21、S22或者以S30、S31、S32表示這些開關。第一開關S21用來中斷原來的電路迴路。這個第一開關S21優選被實現為繼電器。實現為繼電器就使得中斷的導線具有自然(frei)電位；相反，實現為半導體開關會即使在斷開狀態下也使得能夠實現分開的導線之間通常不期望的容性耦合。從附圖3中的控制單元接線端子El開始，第二開關S20布置在第一開關S21前端，並且第三開關S22布置在第一開關S21後面。經由第二開關S20和第三開關S22可以將電流分別轉接到匯流排FR的一根芯線上。在附圖3所示的示例中，匯流排FR由兩個雙芯電導線FRl或FR2構成。優選地，對應於雙芯導線FRl的相互電氣隔離的芯線FRll和FR12具有與對應於雙芯導線FR2的電氣隔離芯線FR21和FR22不同的電氣特性。按照本公開的一種優選實施方式，匯流排FR或雙芯導線FRl和FR2或其芯線的電氣特性匹配於待連接設備或者匹配於在控制單元測試過程中尤其對於線路電氣常數(單位長度電阻、單位長度電容等等)存在的使用條件。優選地能通過軟體選擇Ι/0-Β和故障引入裝置上的開關位置，並且從而也能選擇用於不同仿真的芯線。優選地，匯流排或者相應雙芯導線中的一個或其芯線可以被設計為使得能夠傳導較高的電流而沒有匯流排受損的風險，或者使得一根或多根芯線或所連接的半導體開關的電容特別低，或者使得雙芯導線中的一個具有較高的耐壓強度。從附圖3所示的示意圖可以看出，經由匯流排FR，例如源自控制單元接線端子El至E4之一的信號可以傳遞給故障引入單元FIU。利用故障引入單元FIU可以產生不同的故障。如果不應產生故障，那麼只要建立從一控制單元接線端子經由I/O功能單元到另一控制單元接線端子的電路迴路，例如從El經由IOFUl到E2。優選地，在本公開所述HIL仿真器上執行的電腦程式控制附圖3中所示的所有開關，包括半導體開關Sl至S6。根據Ι/0-Β或那裡的故障轉發裝置FRU、故障引入裝置FIU、附圖3中標識為PSB的開關卡上的開關位置，為測試控制單元ECU而模擬不同類型的故障。根據哪一個類型的連接線應具有所仿真的故障，可以規定匹配開關順序。如果控制單元接線端子El是總線(例如CAN總線)上的端子，則優選可以採用以下開關順序首先通過按照待模擬的故障預先將故障引入單元FIU的相應開關置於所期望的開關狀態來利用故障引入單元FIU準備故障，然後才經由故障轉發裝置FRU的第二開關S20並且經由匯流排FR(更準確地說是導電芯線FR11)將總線端子El的信號傳遞給故障引入單元FIU。這是有利的，因為單個總線線路經由故障引入單元FIU的改道會由於導線長度以及諸如電阻或電容之類的附加寄生效應而幹擾總線傳輸。故障引入單元FIU包括若干例如可以如附圖3所示相互連接的開關。以下將藉助於一種實施例來解釋故障引入單元FIU的工作原理。一種能模擬的故障是導線斷開。為了模擬該故障，在通過匯流排FR和故障引入單元FIU形成電路迴路之後，利用開關Sl或S4將故障引入單元FIU中的電路迴路中斷。優選地，這些開關被實現為半導體開關。與繼電器相比，半導體開關具有不抖動、能相對迅速並且時間相對精確地開關的優點。除了模擬斷線之外，也可以用類似方式模擬接觸不良，方法是例如開關Sl和/或開關S4按照預先設定的時間順序反覆打開、閉合。另一種能模擬的故障是I/O通道短路，例如從控制單元接線端子E3起始的通道對電源電壓接線端子POT短路。為了模擬該故障，例如通過開關S30首先建立與匯流排FR的連接，更準確地說是建立與芯線FR21的連接。接著，通過開關S5和S7提供與電源電壓接線端子POT之間的導電連接。當處在該起始位置時，按照附圖3所示的示例電路，只要、將開關S7轉換到其另一開關位置，即可模擬控制單元接線端子E3對接地電位GND短路。可以採用附圖中沒有繪出的其它實施方式，從匯流排FR能建立與具有不同電位的其它接線端子(例如P0T2，P0T3,兩者均沒有繪出)的連接。另一種能模擬的故障是兩個I/O通道之間短路，尤其是控制單元E⑶的兩個通道之間的短路。以下將根據附圖3所示的實施例，解釋如何可以利用HIL仿真器1使得例如從控制單元接線端子El和E3起始的I/O通道短路。在本示例中，藉助於上方Ι/0-Β的閉合的第二開關S20將源自於控制單元接線端子El的信號傳遞到匯流排FR的芯線FR11。上方Ι/0-Β的第一開關S21此時斷開。此外，藉助於下方Ι/0-Β的閉合的第二開關S30將源自於控制單元接線端子E3的信號傳遞到匯流排FR的芯線FR21。下方Ι/0-Β的第一開關S31此時斷開。在完成上述準備步驟之後，通過閉合故障引入單元FIU的開關R5，執行從控制單元的El和E3通向HIL仿真器1的兩個I/O通道之間的實際短路模擬。可以通過故障轉發裝置FRU、故障引入單元FIU和/或開關卡上開關狀態的其他組合，實現其它的故障模擬。本公開提供了一種用於測試至少一個電子控制單元(ECU)的裝置，所述裝置具有-用於執行至少一個環境模型的至少一個計算單元(CN)，以及-用於為所述電子控制單元(EOT)提供至少一個信號的至少一個信號生成卡(SGB)，以及-用於在所述計算單元(CN)與所述信號生成卡(SGB)之間雙向傳輸數據的至少一個串行總線(IOCN)，並且不僅所述計算單元(CN)而且所述信號生成卡(SGB)均分別具有被設置用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。本公開還提供了一種硬體在環仿真器(1)，所述硬體在環仿真器(1)包括用於測試至少一個電子控制單元(ECU)的裝置，所述裝置具有-用於執行至少一個環境模型的至少一個計算單元(CN)，以及-用於為所述電子控制單元(EOT)提供至少一個信號的至少一個信號生成卡(SGB)，以及-用於在所述計算單元(CN)與所述信號生成卡(SGB)之間雙向傳輸數據的至少一個串行總線(IOCN)，並且不僅所述計算單元(CN)而且所述信號生成卡(SGB)均分別具有用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。優選地，對於根據本公開的硬體在環仿真器(1)，所述串行總線(IOCN)是乙太網連接。優選地，對於根據本公開的硬體在環仿真器(1)，所述串行總線的網絡協議棧的至少一個網絡協議包括所述時間同步消息和/或所述角度同步消息。優選地，對於根據本公開的硬體在環仿真器(1)，不僅所述計算單元(CN)而且所述信號生成卡(SGB)都包括用於在對至少兩個通過所述串行總線(IOCN)依次傳輸的時間同步消息或者角度同步消息進行接收或發送之間，繼續計算時間值或角度值的裝置。優選地，對於根據本公開的硬體在環仿真器(1)，用於在所述計算單元(CN)上執行的環境模型具有用於提供計算時間和/或角度所需的主數據記錄的模型部分，並且所述計算單元具有用於將所述主數據記錄傳輸到第一串行總線的裝置。優選地，根據本公開的硬體在環仿真器(1)包括至少一個匯流排(FR)以及用於在所述電子控制單元(ECU)的至少一個控制單元接線端子(E1，E2，E3，E4)與所述匯流排(FR)之間建立能通斷的連接的故障轉發裝置(FRU)。優選地，根據本公開的硬體在環仿真器(1)包括被用於與至少一個匯流排(FR)建立能通斷的連接以及切換不同的故障狀態的故障引入裝置(FIU)。[0212]優選地，根據本公開的硬體在環仿真器(1)包括用於合併通道的合併裝置。優選地，根據本公開的硬體在環仿真器(1)包括用於進行剩餘總線仿真的裝置。附圖標記/縮寫及專業術語的組合列表縮寫與附圖椒己英語ADCanalog/digitalConverter微轉換器AMPasymmetricalmultiprocessing非對稱多處理器方法board(generictermfor板卡(可以為測試系統的印刷printedcireuitboards電軌的總稱)isertableintotheHiL-Simulator)BATvoltagesource電源(例如被實現為受控電源件或者電池)BMP齡多處理器方法bspw.forexample例如CANControUerAreaNetwork控制器區域網路CBUunitforChannelbondingorChannelbondingapparatus絲裝置或通道絲裝置CNcomputationnode計料元COconnector插紐接器CSCurrentsink電？縮CSSCurrentsink/source組合式電資電流源El,E2,...E6控制單艦線端子ECUelectronicalcontrolunit控制單元ESembeddedsystem&式系統FIUfailureinsertionunit射章引入單元FRfailrail能與FIU和FRU連接的匯流排或電拂20權利要求1.一種用於測試至少一個電子控制單元的測試裝置，其特徵在於，所述測試裝置具有-用於執行至少一個環境模型的至少一個計算單元，以及-用於為所述電子控制單元提供至少一個信號的至少一個信號生成卡，以及-用於在所述計算單元與所述信號生成卡之間雙向傳輸數據的至少一個串行總線，並且不僅所述計算單元而且所述信號生成卡均分別具有用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。2.—種硬體在環仿真器，其特徵在於，所述硬體在環仿真器包括用於測試至少一個電子控制單元的裝置，所述裝置具有-用於執行至少一個環境模型的至少一個計算單元，以及-用於為所述電子控制單元提供至少一個信號的至少一個信號生成卡，以及-用於在所述計算單元與所述信號生成卡之間雙向傳輸數據的至少一個串行總線，並且不僅所述計算單元而且所述信號生成卡均分別具有用於接收和/或發送時間同步消息及角度同步消息的至少一個與所述串行總線的接口。3.根據權利要求2所述的硬體在環仿真器，其特徵在於，所述串行總線是乙太網連接。4.根據權利要求2或3所述的硬體在環仿真器，其特徵在於，用於在所述計算單元上執行的環境模型具有用於提供計算時間和/或角度所需的主數據記錄的模型部分，並且所述計算單元具有用於將所述主數據記錄傳輸到第一串行總線的裝置。5.根據權利要求2或3所述的硬體在環仿真器，其特徵在於，所述硬體在環仿真器包括至少一個匯流排以及用於在所述電子控制單元的至少一個控制單元接線端子與所述匯流排之間建立能通斷的連接的故障轉發裝置。6.根據權利要求5所述的硬體在環仿真器，其特徵在於，所述硬體在環仿真器包括用於與至少一個匯流排建立能通斷的連接以及切換不同的故障狀態的故障引入裝置。7.根據權利要求2或3所述的硬體在環仿真器，其特徵在於，所述硬體在環仿真器包括用於合併通道的合併裝置。專利摘要本公開涉及一種用來測試至少一個控制單元的裝置，具有用來執行至少一個環境模型的至少一個計算單元、用來為電子控制單元提供至少一個信號的至少一個信號生成卡、及用來在計算單元與信號生成卡之間雙向傳輸數據的至少一個串行總線，且不僅計算單元而且信號生成卡均具有用來接收和/或發送時間同步消息及角度同步消息的至少一個與串行總線的接口。本公開一實施例解決的一個問題是克服用於測試至少一個電子控制單元的傳統裝置和傳統的HIL仿真器在執行相對複雜的模型、尤其是複雜環境模型時存在性能瓶頸，或者提高在硬體擴展或者硬體空間分布方面的靈活性。根據本公開的一個實施例的一個用途是對汽車中的控制單元進行測試。文檔編號G05B23/02GK202183045SQ20112004326公開日2012年4月4日申請日期2011年1月26日優先權日2010年11月9日發明者S·克裡貝爾,S·科埃勒申請人:帝斯貝思數位訊號處理和控制工程有限公司