使用倒裝晶片安裝的晶片級封裝的製作方法

2023-05-29 05:13:01 2

專利名稱：使用倒裝晶片安裝的晶片級封裝的製作方法
技術領域：
本發明一般而言涉及半導體器件及其製造方法。更具體而言，至少一些實施例涉 及包括圍繞電子器件的腔的倒裝晶片半導體封裝和封裝方法。
背景技術：
射頻集成電路(RFIC)被廣泛用於無線裝置，例如，蜂窩電話、可攜式電腦、個人數 字助理等等。RFIC組合傳輸線、匹配網絡、以及在集成介質上的諸如電感器、電阻器、電容器 以及電晶體的分立部件，以提供能夠發送和接收例如範圍從約0. 1到約100吉赫茲(GHz) 的高頻信號的子系統。RFIC的封裝與多種常規集成電路(IC)的封裝的顯著區別歸因於該 封裝通常是RF電路的一部分，以及因為RFIC的複雜的RF電場和/或磁場可與任何鄰近的 絕緣體和導體相互作用。為了滿足無線工業持續增長的需要，RFIC封裝開發正試圖提供這 樣的更小、更低成本和更高性能的裝置，該裝置可以容納多管芯RF模塊並提供高可靠性且 使用無鉛焊料和其他「綠色」材料。其中單或多管芯RFIC被單獨地封裝的單晶片封裝是對 於RFIC的小尺寸和低成本要求的直接解決方案，並且在當前被用於大多數RFIC。微機電系統(MEMS)能夠實現微尺寸機械運動與特定的電信號(例如，具有特定 的頻率)之間的受控的轉變。MEMS正變得廣泛用於RFIC。基於機械運動，RF MEMS對於包 括表面聲波(SAW)濾波器、體聲波(BAW)濾波器以及高頻RF開關的RF帶濾波器而言可以 實現優良的信號質量因子。例如，SAW濾波器將電信號轉變為機械波，當該機械波在被轉變 回電信號之前傳播跨過壓電晶體襯底時被延遲。BAW濾波器使用體積體移動(volume bulk movement)來實現特定的希望的共振，並且在RF開關中，使用電信號控制微電極的移動以 將開關變為開或關。當前的MEMS技術從半導體製造處理發展而成。然而，唯一與MEMS相 關的機械運動需要與常規半導體IC極為不同的封裝結構和要求。特別地，在所有的MEMS IC內部，一些材料必須自由移動而沒有幹擾，因此MEMS IC典型地被「蓋帽」以形成圍繞移 動材料的小真空或空氣腔以在允許這些材料移動的同時保護它們。由 Infineon Technologies, AG, Milpitas, CA 開發的用於 RF MEMS 裝置的封裝的 一個實例使用複雜的鈍化結構來在SAW/BAW濾波器管芯的共振器區域周圍產生空氣腔。使 用光刻聚合物產生形成每一個共振器的腔的曲徑結構(maze structure)。使用反面布線接 合(reverse wire bond)來在濾波器管芯與襯底之間製造互連。將具有B級粘合劑的通常 為平面的矽蓋附接在曲徑結構的頂部上以「蓋帽」 IC並完成封閉的腔。由於其使用標準管 芯附接和布線接合組裝技術，該封裝是相對高效的MEMS封裝。然而，其限制封裝和/或管 芯尺寸的減小，並且曲徑構圖和蓋附接的附加處理步驟顯著增加了封裝的複雜性和成本，這降低了封裝效率並增加了使用封裝的總產品的成本。

發明內容
至少一些方面和實施例涉及一種半導體封裝和封裝方法，其提供MEMS或其他器 件所需的腔而沒有常規裝配和封裝方法的複雜性。根據本發明的一個方面，提供一種用於電子器件的封裝。該封裝包括第一襯底， 其包括限定在所述第一襯底的第一表面中的第一凹陷；以及第二襯底，其包括限定在所述 第二襯底的第二表面中的第二凹陷。所述第一襯底的所述第一表面被接合到所述第二襯底 的所述第二表面。所述第一凹陷基本上覆蓋在所述第二凹陷上，以限定由所述第一凹陷和 所述第二凹陷形成的腔。根據本發明的一個實施例，所述第一凹陷同延地(coextensively)覆蓋在所述第 二凹陷上。根據本發明的另一實施例，所述封裝還包括在所述第二襯底的所述第二表面中 限定的多個另外的凹陷，並且所述第一凹陷基本上覆蓋在所述第二凹陷和所述多個另外的 凹陷上。根據本發明的又一實施例，所述封裝還包括設置在所述腔內的第一電子器件。所 述第一電子器件可以被倒裝晶片安裝到所述襯底且可包括MEMS器件。在一個實例中，所述 第一襯底、所述第二襯底、或者所述第一襯底和所述第二襯底二者包括半導體材料。在另一 實例中，所述封裝的高度小於約300微米。根據本發明的另一方面，提供一種製造封裝電子器件的方法。所述方法包括在第 一襯底中形成第一凹陷；在第二襯底中形成第二凹陷；以及將所述第一襯底附接到所述第 二襯底，以便所述第一凹陷和所述第二凹陷基本上彼此覆蓋，從而限定腔。在下面詳細討論另外的方面、實施例、以及這些示例性方面和實施例的優點。此 外，應該理解，上述信息和下列詳細描述二者都僅僅是各方面和實施例的示例性實例，並且 旨在提供用於理解所要求保護的方面和實施例的性質和特徵的概述和框架。所包括的附圖 用於提供示例以及對各方面和實施例的進一步的理解，並且這些附圖被併入到說明書中而 構成說明書的一部分。這些附圖與說明書的剩餘部分用於解釋所述的所要求保護的方面和 實施例的原理和操作。


下面參考附圖討論至少一個實施例的各個方面。在沒有按比例繪製的附圖中，各 附圖中示例的每個相同或近似相同的部件由相似的標號表示。為了清楚起見，不是所有的 部件都被標示在每一個附圖中。這些圖是為了示例和解釋的目的而提供的，因而不旨在作 為對本發明的限制的限定。在附圖中圖1為根據本發明的方面的附接到器件封裝的基底(base)的RFIC器件的截面 圖；圖2為根據本發明的方面的用於器件封裝的帽晶片的一個實例的截面圖；圖3為根據本發明的方面的器件封裝的一個實施例的截面圖，該器件封裝包括腔 和附接到該腔的基底的RFIC器件；圖4為根據本發明的方面的器件封裝的一個實例的基底的平面圖；圖5a為具有平面的基底襯底和包括凹陷的帽襯底的器件封裝的實例的截面圖5b為具有平面的基底襯底和包括凹陷的帽襯底的器件封裝的實例的截面圖， 其中過孔延伸穿過帽襯底；圖6為根據本發明的方面製造器件封裝的方法的一個實例的流程圖；圖7為根據本發明的方面的以並排式配置安裝在器件封裝的腔中的一對RFIC器 件的一個實例的截面圖；圖8為根據本發明的方面的以層疊式配置安裝在器件封裝的腔中的一對RFIC器 件的一個實例的截面圖；
圖9為根據本發明的另外的方面的以並排式配置安裝在器件封裝的腔中的一對 RFIC器件的另一實例的截面圖；以及圖10為根據本發明的另外的方面的以並排式配置安裝在器件封裝的兩個子腔中 的一對RFIC器件的另一實例的截面圖。
具體實施例方式如上所述，包括MEMS器件的RFIC可以要求或極大地受益於在MEMS器件與襯底之 間設置的腔。然而，封裝具有腔的器件的常規方法需要複雜的組裝處理和/或導致相對大 的總封裝尺寸。因此，根據本發明的實施例的封裝方法有助於包含腔的封裝電子器件的快速、簡 單、低成本的製造，並具有相對小的總封裝尺寸。此外，如下面進一步討論的，在一個封裝中 可以組合多個器件以形成封裝模塊。由於單模塊封裝的尺寸小於兩個或多個單獨封裝的器 件的尺寸，因此包含多個器件的模塊的使用允許在產品的電路板的給定區域中安裝更多的 器件，並且，由於減小了電流必須在相鄰器件之間流動的距離，因此包含多個器件的模塊的 使用還允許改善總產品性能和/或降低熱產生。應該理解，這裡討論的方法和裝置的實施例不局限於在以下描述中闡述的且在附 圖中示例的結構細節和布件設置的應用。所述方法和裝置能夠按照其他實施例實施以及以 各種方式來實踐或執行。這裡僅僅出於示例的目的提供特定實施方式的實例，並且這些實 例不旨在限制。具體而言，不旨在將結合任何一個或多個實施例討論的作用、要素和特徵排 除在任何其他實施例的相似的作用之外。對於任何提及的前和後、左和右、頂和底、以及上 和下，旨在便於描述而不旨在將本發明的系統和方法或其部件限制到任何一個位置或空間 取向。同樣，這裡使用的措辭和術語用於描述而不應被視為限制。這裡使用的「包括」、「包 含」、「具有」、「含有」、「涉及」及其變體表示包括其後列出的項及其等價物以及附加的項。術 語「電子器件」應被理解為包括半導體管芯、RF器件、MEMS器件以及可被封裝在根據本發明 的實施例的封裝中的其他電子部件。參考圖1，示例了根據本發明的一個實施例的具有附接到其的電子器件100的襯 底102的一個實例的截面視圖。襯底102可以包括任何合適的材料，例如，但不限於，諸如 矽或砷化鎵(GaAs)的半導體材料、玻璃等等。在示例的實施例中，襯底102具有第一表面 104、第二(外部)表面106、凹陷的表面108以及位於表面104與108之間的斜坡(tapered) 表面110。表面108和110限定基底凹陷112。可以通過化學蝕刻方法，例如，半導體器件 製造領域公知的方法，以及通過諸如反應離子蝕刻(RIE)、微加工等等的其他方法，形成基 底凹陷112。應該理解，表面110的斜坡的角度可根據襯底102的材料、用於形成基底凹陷112的方法以及其他因素而變化。因此，本發明並不局限於圖1示例的實例。在一些實施 例中，襯底表面104、106、108和110中的任何或所有表面可以為平面或近似平面的。襯底 102具有總高度hi。根據一個實施例，如圖1所示，電子器件100被附接到在襯底102的凹陷表面108 上設置的接合襯墊114。該電子器件可以被至少部分地包含在基底凹陷112內。在一個實 例中，可以使用廣泛用於RFIC的倒裝晶片接合方法將電子器件100接合到接合襯墊114。 然而，應該理解，本發明不局限於倒裝晶片封裝，並且可替代地，可以使用常規布線接合或 其他技術將電子器件連接到接合襯墊114。如本領域的技術人員所公知的，倒裝晶片安裝包 括提供直接在電子器件100的表面上設置的導電「凸起」 116。然後將具有凸起的電子器件 100 「倒置」且面朝下置於襯底102上，其中凸起116將電子器件100直接連接到接合襯墊 114。在一個實例中，可以使用標準金-到-金互連(GGI)接合方法。GGI是一種使用被 稱為GGI接合機的機器的熱超聲方法，利用該方法，通過壓力頭的熱和超聲功率而將金凸 起和金接合襯墊接合到一起。在該情況下，凸起116和接合襯墊114由金製成，或至少是金 鍍敷的。通過在兩個金層之間的固相接合，形成熱超聲工藝連接。在載荷和超聲功率下的 金擴散(微焊接)產生金_到_金連接作為無空隙且單片的接合層。GGI接合是相對低成 本的技術，並且還是對環境友善並使器件的沾汙最小化的無焊劑接合方法。在可以用於將 電子裝置100接合到襯底102的倒裝晶片接合方法的另一實例中，凸起可以為銅柱狀凸起， 並且可以使用熱超聲方法實現接合，例如被共同擁有並共同待審的在2007年12月17日提 交的名稱為「ThermalMechanical Flip Chip Bonding」的美國專利申請 No. 11/957，730 中 描述的，並通過弓I用將其全部內容併入到這裡。仍參考圖1，襯底102還可包括多個過孔118，過孔118包括在接合襯墊114與外 部接觸襯墊120之間提供電連接的金屬化。通過本領域公知的技術，可以將外部接觸襯墊 120用於將完成的封裝連接到外部襯底或印刷電路板。過孔118由此提供通向和來自包含 在完成的封裝內的電子器件100的信號路徑。參考圖2，示例了帽襯底202的實例，該帽襯底202可以被耦合到襯底102以形成 根據本發明的方面的器件封裝。帽襯底102可以包括任何合適的材料，例如，半導體材料 (例如，矽或GaAs)或玻璃。與襯底102相似，帽襯底202可包括第一表面204、第二表面 206、凹陷表面208以及在表面204與208之間的斜坡表面210。表面208和210限定帽凹 陷212，如關於襯底102所描述的，可以使用任何合適的技術形成帽凹陷212。應該理解，表 面210的斜坡的角度可以根據襯底202的材料、用於形成帽凹陷的方法以及其他因素而變 化。因此，本發明不局限於圖2示例的實例。帽襯底202具有總高度h2。根據一個實施例，襯底202被附接到襯底102以形成密封電子器件100的封裝，如 圖3所示。在一個實例中，襯底102和202被沿表面104和204接合以形成由基底凹陷112 和帽凹陷212限定的腔220。腔220實質上密封電子器件100。可以控制凹陷112、212的 尺寸和深度以在器件100的表面101與帽結構202之間提供間隔d，如圖3所示。可以使用任何合適的接合過程和/或粘合劑，將帽襯底202接合到基底襯底102。 例如，在一個實施例中，可以在襯底102和202中的一者或兩者上設置接合材料的層以有助 於將兩個襯底接合到一起。參考圖4，示例了包括圍繞基底凹陷112的周邊設置的接合材料122的層的襯底102 (沒有在其上設置電子器件)的平面視圖。接合材料122可以包括任何 數目的合適材料，包括，例如，膠、焊料、金或其他金屬、環氧(印oxy)等等。可以使用本領域 公知的方法來實現使用這些材料中的任何材料而使帽襯底202和基底襯底102彼此接合。 在另一實例中，接合材料122可包括玻璃層，其中通過陽極接合方法來接合基底襯底102和 帽襯底202。可替代地，如上所述，如果帽襯底202由玻璃、Pyrex 或相似的材料形成，則也 可以使用陽極接合。均具有如上所述形成在其中的凹陷的基底襯底102和帽襯底202的利用可允許形 成包含腔的器件封裝，該器件封裝的總長度和寬度尺寸小於使用常規平面基底襯底實現的 封裝。可以實現該尺寸的減小，這是因為通過兩個凹陷112、212，可以容納電子器件100的 高度，如圖3所示。可以參考圖3和圖5a更好地理解該概念。參考圖5a，示例了包括平面基底襯底102』和具有凹陷112』的帽襯底202』的器 件封裝的一個實例。管芯100』具有與圖3示例的管芯100相同的尺寸，並且圖3中的器件 100與帽襯底202之間的距離d與圖5a中的器件100，與帽襯底202，的平面表面108，之 間的距離相同。相似地，對於圖3和5a示例的封裝，表面104和104』的寬度wl相同，並且 對於兩個封裝，表面110、110』相對於對應的表面104、104』和108、108』的傾斜角也相同。 從圖3和圖5a可以看出，對於上述管芯和襯底的相同的給定尺寸，與帽襯底202』的高度h4 相比，替代常規的平面基底襯底102』的根據本發明的方面的具有凹陷102的基底襯底102 的使用可允許帽襯底202的高度h2減小(S卩，h2 < h4)。根據平面基底襯底102』所需的 高度h3以及帽襯底202的「構件」部分218 (如圖2所示)以及基底襯底102的對應構件 部分的厚度，帽襯底202的高度h2的減小同樣會導致總封裝高度的減小(即，在一些實例 中，hl+h2 < h3+h4)。此外，對於表面110、110』的任何給定的傾斜角(除了垂直之外)，減 小帽襯底202的高度h2會導致基底襯底的總寬度W的減小(S卩，W < W』)，由此減小了整 個器件封裝的總寬度。圖5b示例了與圖5a示例的器件封裝相似的器件封裝的實例，但是其中外部電接 觸襯墊120』位於帽襯底202」上，而不是在平面基底襯底102」上。外部接觸襯墊120』通 過穿過帽襯底202」的過孔118』且通過金屬化線路122而與器件100』接觸。可以觀察到， 對於給定的器件100，尺寸和器件100，與帽襯底202」之間的距離d，圖5b的尺寸w2相對 於圖5a的尺寸wl增大，並且圖5b的尺寸W」相對於圖5a的尺寸W』增加，以便允許用於過 孔118』的足夠空間。在一些實例中，對於給定的管芯100』和管芯-到-帽襯底間隔d，圖 5b的器件封裝由此比圖5a的器件封裝更大。由此，與具有平面的基底襯底或帽襯底的可比較的封裝相比，根據本發明的方面 和實施例的在帽襯底和基底襯底二者中都包括凹陷的器件封裝可提供較小的總封裝尺寸 的優點。在一個實例中，根據本發明的方面的器件封裝的高度小於約300微米。此外，包含 腔的封裝可以使用簡單工藝流程和公知的技術來製造，而沒有與上述的一些常規的腔形成 工藝有關的複雜性。參考圖6，示例了根據本發明的方面的製造包含腔的器件封裝的方法的一個實例 的流程圖。在第一步驟300中，如上所述，例如，使用諸如化學或離子蝕刻的技術，在襯底 102中形成一個或多個基底凹陷112。根據一個實施例，以晶片級而不是以單獨的器件級， 進行對襯底102的處理以形成一個或多個基底凹陷112。例如，在步驟300中處理諸如4英寸、6英寸或8英寸直徑的GaAs或矽晶片的基底襯底晶片，以形成多個凹陷112。在一個 實例中，可以使用諸如光刻掩模的掩模來在晶片上限定凹陷區域，並因此在單一的步驟300 中形成具有相同或不同尺寸的多個凹陷。在一個實施例中，步驟300可包括在基底襯底晶片和帽襯底晶片二者中形成凹 陷。在一些實例中，基底襯底102和帽襯底202以及在其中形成的凹陷112、212可以基本上 相同。由此，可以在同一步驟300期間形成襯底102、202和凹陷112、212。在一個實例中， 可以處理同一晶片，然後使其單獨化(singulate)(步驟316)以形成多個基底襯底102 (具 有基底凹陷112)和帽襯底(具有帽凹陷212)，並單獨地裝配封裝。然而，在其他實例中，通 常優選以晶片級執行若干個處理步驟(包括，例如，將電子器件100附接到基底襯底102以 及將帽襯底202接合到基底襯底102)。因此，通常優選或便利地使用獨立的基底襯底晶片 和帽襯底晶片。因此，在一個實施例中，製造器件封裝的方法可以包括在帽襯底晶片中形成 多個帽凹陷212的步驟302。仍參考圖6，下一步驟304可包括進一步處理基底襯底晶片以在基底襯底晶片的 基底凹陷112(參見圖1)中形成過孔118和接合襯墊114。然後，在接合襯墊上安裝電子器 件100 (步驟306)，並且例如使用上述倒裝晶片接合方法中的一種將電子器件100附接到接
合襯墊。根據一個實施例，可以將多於一個的電子器件100併入到單一封裝(single package)中以提供多功能模塊。例如，圖7示例了包括以並排式配置安裝在腔220中的兩 個電子器件100a和100b的器件封裝。雖然圖7示出了兩個器件，但應該理解，本發明並不 局限於此，因此一些實施例可以包括安裝在單一封裝內的多於兩個的器件。此外，本發明並 不局限於以並排式配置來安裝電子器件100a、100b，還可以考慮其他設置。例如，參考圖8， 示例了另一實例，其中以層疊式配置在單一封裝內安裝兩個電子器件100c和100d。在一個 實例中，器件100c可被倒裝晶片安裝在封裝中，而器件100d層疊在器件100c上。通過本 領域公知的布線接合方法，可以使用布線126對器件100d進行布線接合，以將器件100d電 連接到接觸114a和過孔118a，所述接觸114a和過孔118a導引到外部襯墊120a。如上所述，安裝在根據各種實施例的器件封裝內的電子器件可以包括RFIC、諸如 SAW或BAW濾波器的MEMS器件、壓力傳感器或加速度計、或本領域公知的多種其他類型器件 中的任何器件。這些器件可以由矽、砷化鎵(GaAs)、磷化銦(InP)或其他半導體或材料的組 合構成。由不同材料形成的電子器件的組合可以被包括在根據本發明的一些實施例的多管 芯封裝中。在一些實施例中，被封裝到一起的電子器件可以為互補的(complimentary)器 件，以便以單一的封裝提供具有更複雜的功能的模塊。可以被封裝到一起的互補器件的一 些實例包括，但不限於，放大器和濾波器、放大器和開關等等。在單一封裝中一起設置互補 器件具有多種優點，這些優點包括，例如，由於互補器件的鄰近而允許互補器件之間的快速 通信、並且消除電連接的長度及其相關的產生熱和/或阻抗損耗的電勢，否則會需要該電 連接來連接器件。此外，提供封裝的模塊可以簡化將封裝的器件連接到印刷電路板的製造 工藝，並且還可有助於製造比單獨地封裝相同器件時可提供的總封裝更小的總封裝。根據另一實施例，還可以與電子器件100 —起將各種部件和特徵併入到封裝中。 例如，如圖9所示，電子器件100e可以包括安裝在其上的冷卻鰭片214。這些冷卻鰭片通過提供利用對流冷卻來散熱的更大的表面積而有助於從諸如功率放大器的發熱器件去除熱。 在另一實例中，可以在基底襯底102和/或帽襯底202中設置孔216，以使熱離開腔220或 使空氣進入腔220。這些孔216在這樣的實施例中是有用的，其中電子器件100a或100e可 包括例如壓力傳感器或其他部件，這些部件受益於與外部到器件封裝的大氣的流體流通。根據又一實施例，封裝可包括共享單一腔帽的兩個或更多的腔，例如，如圖10所 示，包括多個器件的封裝可被製造為使每一個器件100a和100b分別安裝在單獨的子腔 220a和220b中。可以通過「島」 225分隔子腔。可以在島225上安裝另外的部件(例如， 部件230)或可以在島225中製造另外的部件(例如，部件235)。部件230和/或235可 以為諸如電阻器或電容器等等的無源部件或有源部件，並可通過例如利用布線240的布線 接合而被電連接到器件100a和/或100b。同樣如圖10所示，子腔壁310可以是垂直取向 的，但其還可以以各種角度傾斜。每一個側壁310不需要以相同的角度傾斜。同樣的準則 可以應用於腔側壁110和210。如上所述，基底襯底102和帽襯底202中的一者或兩者可包括半導體材料，例如， 矽。在這樣的實例中，可以使用本領域公知的技術，利用諸如硼或磷的電活性摻雜劑物類摻 雜該半導體材料。向半導體材料添加電活性摻雜劑物類會提高材料的導電性。提供至少部 分地導電的封裝具有這樣的優點，即，封裝自身可作為法拉第罩以阻止電磁幹擾傳播到封 裝的內部，否則該電磁幹擾會干擾安裝在該封裝內的電子器件的操作。在另一實施例中，通 過在腔220內任何一個或多個表面108、110、208以及210上形成金屬化層(未示出)，可以 獲得相似的結果。該金屬化層可以基本上覆蓋腔220的內表面，並由此相似地作為抗電磁 幹擾的屏蔽。在該器件封裝中的這些或其他另外的部件或特徵的可選的提供可以在以上參考 圖6討論的步驟302、304和306中的任何步驟中被併入到製造器件封裝的方法中。例如， 處理基底襯底晶片和/或帽襯底晶片(步驟302和304)可包括添加諸如金屬化層、孔216 等等所需的任何另外的處理。相似地，在基底襯底102的凹陷112內安裝電子器件100的 步驟306還可包括定位和連接任何另外的部件，例如，上述冷卻鰭片214。應該理解，圖6示 例的處理流程還可以被修改以包括提供這樣的特徵或部件的附加的步驟，如本領域的技術 人員所公認的。再次參考圖6，在基底襯底102上安裝且連接電子器件100和任何其他部件之後， 如上所述，可以將帽襯底202接合到基底襯底102(步驟308和310)，以完成腔220並形成 器件封裝。在一個實例中，接合工藝可以被選擇為實現對腔220的氣密密封。在另一實例 中，腔可包括真空，或可替代地，腔可被填充有氣體、諸如氧化物的鈍化(passivation)、或 諸如SU8的聚合物。對於每一個封裝或在晶片級，可以單獨地進行帽襯底202到基底襯底 102的接合。由此，如圖6所示，在一個實例中，製造器件封裝的方法包括使帽襯底晶片與基 底襯底晶片對準的步驟308，例如，可以使用在晶片上設置的對準標記或本領域的技術人員 公知的其他技術實現步驟308。然後，可以使用上述任何技術或本領域的技術人員公知的其 他技術來將兩個晶片接合到一起(步驟310)。與單獨裝配每一個封裝相比，帽襯底202與 基底襯底102的晶片級接合具有多個優點，例如，增加的裝配速度、降低的成本以及更容易 地按比例縮放的製造工藝。根據一個實施例，在將基底襯底102接合到帽襯底202之前或之後，可以減小基底襯底102的高度hi和/或帽襯底102的高度h2。同樣，可以對於每一個單獨封裝的器件 或以晶片級進行該高度減小或「晶片減薄」。可以使用本領域公知的技術，例如，晶片背面研 磨，來進行晶片減薄(步驟312)。應該理解，步驟312可包括對基底襯底晶片和帽襯底晶片 中的一者或兩者的減薄。在一個實例中，可將帽襯底晶片減薄為使由表面206和208限定 的層(也稱為膜)的厚度tl(參見圖8)小於約60微米。如果為了包括在超薄便攜電腦或 行動電話而需要具有小的總高度的器件封裝，那麼基底襯底和/或帽襯底的厚度的減小是 有益的。然而，襯底的厚度需要足以提供足夠的機械強度以確保封裝的機械完整性。仍參考圖6，如上所述，在一個實例中，可以設置外部接合襯墊(步驟314)，以允許 將器件封裝連接到外部襯底或印刷電路板。在一個實例中，器件封裝可以為岸面柵格陣列 (land grid array)封裝，並且步驟314可包括提供多個導電襯墊。在另一實例中，器件封 裝可以為球柵陣列封裝，並且步驟314可包括形成多個導電襯墊且將對應的多個焊料球附 接到導電襯墊，由此提供球柵陣列。應該理解，根據本發明的製造器件封裝的方法的實施例不局限於在圖6中示例的 工藝流程。相反地，可以以不同於所示例的次序來執行這些步驟，並且可以從該方法添加或 去除步驟。例如，如上所述，可以以單獨的器件級或以晶片級進行任何的處理和裝配步驟， 並且可以根據需要在工藝流程中的任一點進行對基底襯底和帽襯底晶片的單獨化的步驟 316。此外，應該理解，可以修改以上在附圖中示例並描述的電子封裝的實施例，如本領 域的技術人員所理解的。例如，雖然幾個附圖示例了分別具有包含基本上相同尺寸並基本 上同延地覆蓋彼此的凹陷112、212的基底襯底102和帽襯底202的封裝，但是本發明不局 限於此。在一些實施例中，兩個凹陷112、212可以具有彼此不同的尺寸和/或可以具有與 附圖中所示例的不同的總體形狀。例如，襯底和/或凹陷中的一個可以比另一個更大(例 如，更寬或更深)。在確定不同襯底的尺寸時起作用的一些因素包括襯底的形成材料、提 供不同量的機械強度的要求、和/或襯底的製造工藝的能力。在由此描述了本發明的至少一個實施例的幾個方面之後，應該理解，本領域的技 術人員可以容易地想到各種改變、修改以及改善。這樣的改變、修改以及改善旨在作為本公 開的一部分，並旨在被包括在本發明的範圍內。因此，上述描述和附圖僅僅是實例。
權利要求
一種用於電子器件的封裝，包括第一襯底，其包括限定在所述第一襯底的第一表面中的第一凹陷；以及第二襯底，其包括限定在所述第二襯底的第二表面中的第二凹陷；其中所述第一襯底的所述第一表面被接合到所述第二襯底的所述第二表面；並且其中所述第一凹陷基本上覆蓋在所述第二凹陷上，以限定由所述第一凹陷和所述第二凹陷形成的腔。
2.根據權利要求1的封裝，其中所述第一凹陷同延地覆蓋在所述第二凹陷上。
3.根據權利要求1的封裝，還包括在所述第二襯底的所述第二表面中限定的多個另外 的凹陷，所述第一凹陷基本上覆蓋在所述第二凹陷和所述多個另外的凹陷上。
4.根據權利要求1-3中任一項的封裝，其中所述第一襯底包括半導體材料。
5.根據權利要求1-4中任一項的封裝，其中所述第二襯底包括半導體材料。
6.根據權利要求4和5中任一項的封裝，其中所述半導體材料包括矽。
7.根據權利要求1-6中任一項的封裝，還包括設置在所述腔內的第一電子器件。
8.根據權利要求7的封裝，其中所述第一電子器件被倒裝晶片安裝到所述第一襯底。
9.根據權利要求8的封裝，還包括設置在所述腔內的第二電子器件。
10.根據權利要求7的封裝，其中所述第一電子器件為MEMS器件。
11.根據權利要求1-10中任一項的封裝，其中所述封裝的高度小於約300微米。
12.根據權利要求1-11中任一項的封裝，其中用粘合劑使所述第一襯底的所述第一表 面接合到所述第二襯底的所述第二表面。
13.根據權利要求1-11中任一項的封裝，其中所述第一襯底的所述第一表面被陽極接 合到所述第二襯底的所述第二表面。
14.一種製造封裝的電子器件的方法，所述方法包括在第一襯底中形成第一凹陷；在第二襯底中形成第二凹陷；以及將所述第一襯底附接到所述第二襯底，以便所述第一凹陷和所述第二凹陷基本上彼此 覆蓋，從而限定腔。
15.根據權利要求14的方法，還包括在所述第二凹陷中安裝電子器件。
16.根據權利要求14和15中任一項的方法，其中將所述第一襯底附接到所述第二襯底 包括對準所述第一襯底和所述第二襯底，以便將所述電子器件封閉在所述腔內。
17.根據權利要求14-16中任一項的方法，其中將所述第一襯底附接到所述第二襯底 包括用粘合劑將所述第一襯底接合到所述第二襯底。
18.根據權利要求14-16中任一項的方法，其中將所述第一襯底附接到所述第二襯底 包括將所述第一襯底陽極接合到所述第二襯底。
19.根據權利要求14的方法，其中形成所述第一凹陷包括在第一襯底晶片中形成多個第一凹陷；並且其中形成所述第二凹陷包括在第二襯底晶片中形成多個第二凹陷。
20.根據權利要求19的方法，其中將所述第一襯底附接到所述第二襯底包括將所述第 一襯底晶片附接到所述第二襯底晶片。
21.根據權利要求20的方法，還包括在所述多個第一凹陷中的每一個中安裝多個電子器件中的各自的一個。
22.根據權利要求20的方法，還包括使附接的第一和第二晶片單獨化以提供多個單獨 的器件封裝。
全文摘要
一種半導體封裝器件以及在封裝工藝期間併入了在電子器件周圍形成腔的封裝方法。在一個實例中，所述器件封裝包括第一襯底，具有形成在其中的第一凹陷；以及第二襯底，具有形成在其中的第二凹陷；以及安裝在所述第一凹陷中的電子器件。所述第一和第二襯底被接合到一起，其中所述第一和第二凹陷基本上彼此覆蓋，從而形成在所述電子器件周圍的腔。
文檔編號H01L23/48GK101878527SQ200880118203
公開日2010年11月3日 申請日期2008年6月25日 優先權日2007年11月30日
發明者B·塔布利茲 申請人:斯蓋沃克斯瑟路申斯公司