浮動柵參考電壓生成器的輸出電壓補償電路和方法

2023-05-28 22:47:26 3

專利名稱：浮動柵參考電壓生成器的輸出電壓補償電路和方法
技術領域：
本發明一般涉及模擬參考電壓生成器的領域，尤其涉及提高由浮動柵參考電壓生成器提供給負載的電壓的準確性。
背景技術：
自二十世紀八十年代早期開始，可編程模擬浮動柵電路已經用在僅要求隨時間流逝的適度絕對電壓準確性的應用中，例如隨時間流逝的100-200mV的絕對電壓準確性。這種器件通常用於為浮動柵上的電荷提供長期的非易失性存儲。浮動柵是一塊孤立的導電材料，該導電材料與襯底電隔離但是與襯底或者其它導電層電容性耦合。一般而言，浮動柵形成了一MOS電晶體的柵極，該柵極用來讀取浮動柵上的電荷水平，而不會造成任何電荷從中洩漏。
本領域中公知各種手段能把電荷引入到浮動柵上並且從浮動柵移除電荷。一旦浮動柵已經以特定的電荷水平被編程，它就基本永遠保持在該水平上，因為浮動柵的周圍是絕緣材料，這些絕緣材料充當對浮動柵放電的勢壘。電荷一般用熱電子注入或電子隧穿耦合到浮動柵。電荷一般通過射線暴露(UV光、X射線)、雪崩注入或Fowler-Nordheim電子隧穿而從浮動柵移除。從冷導體(cold conductor)發出的電子的使用首先在R.H.Fowler和L.Nordheim博士所著的「Electron Emission inIntense Electric Fields」中描述，Royl soc.會刊，A，Vol.119(1928)。這一現象在通過氧化層的電子隧穿中的使用在M.Lanzlinger和E.H.Snow所著的「Fowler-Nordheim Tunneling into Thermally Grown SiO2」中描述，應用物理學期刊，Vol.40，第1號(1969，1月)，這兩篇文章都通過引用被結合於此。例如，這種模擬浮動柵電路已經在數字非易失性存儲器設備、以及包括參考電壓、Vcc感測和加電重置電路在內的模擬非易失性電路中使用。
圖1A是說明用在一襯底上形成的兩個多晶矽層和兩個電子隧穿區實現的模擬非易失性浮動柵電路一實施例的示意圖。圖1A說明了在一襯底71上形成的一示例現有技術的可編程電壓參考電路70的截面圖。參考電路70包括由第一多晶矽層(poly1)形成的編程(Program)電極、由第二多晶矽層(poly2)形成的擦除(Erase)電極、以及由在角觸點(corner contact)76處連在一起的poly1層和poly2層組成的電隔離的浮動柵。一般而言，多晶矽層1和2通過一厚的氧化物電介質彼此分開，浮動柵fg完全被電介質包圍。浮動柵fg也是73處所示的NMOS電晶體T0的柵極，漏極D和源極S是襯底74內重摻雜的n+區，襯底71是P型的。poly1編程電極和浮動柵fg之間的電介質部分(如74所示)是一編程隧道區(即「隧道器件」)TP，而poly1浮動柵fg和poly2擦除電極之間的電介質部分(如75所示)是擦除隧道區TE。兩個隧道區都有一給定的電容。由於這兩個隧道區74、75一般在厚氧化物電介質內形成，因此它們一般被稱為「厚氧化物隧穿器件」或「增強型發射隧穿器件」。這種厚氧化物隧穿器件使浮動柵能準確的將模擬電壓在+/-4伏電壓範圍內保持許多年。即使在隧道器件上施加了幾個電壓，但由於隧道區74、75內大多數厚電介質內的電場很低，因此使這一相對高的模擬電壓保持力成為可能。這一低電場、厚氧化物提供了對電荷損失的高勢壘，直到電場足夠大以便使Fowler-Nordheim隧穿出現。最後，參考電路70包括一控制電容器CC，該電容器CC是浮動柵fg和在襯底內形成的n+區之間的電容，所述n+區連到Cap電極。
圖1B是說明用三個多晶矽層實現的浮動柵電路70的第二實施例的示意圖。三個多晶矽層的浮動柵電路70』類似於兩個多晶矽層的實施例，除了由第三多晶矽層(poly3)形成擦除電極以外。此外，浮動柵fg完全從poly2層形成。因此，在該實施例中，無須在浮動柵fg的poly1層部分和poly2層部分之間形成一角觸點，角觸點對於圖1A所示的兩個多晶矽層是需要的。
參照圖2，在20處示出圖1A的電壓參考電路70以及圖1B的電壓參考電路70』的等效電路圖。為了簡潔，圖2的每個電路元件都用其在圖1A和1B中的相應元件採用一致的標識。
把參考電路70設為一特定電壓電平是用兩個分開的操作完成的。再次參照圖1A，浮動柵fg首先被編程或者被「重置」為切斷條件。然後，浮動柵fg被擦除或「設置」為一特定的電壓電平。浮動柵fg通過將其編程為一淨(net)負電壓而重置，該淨負電壓切斷了電晶體T0。這一編程通過將編程電極保持為低並且通過Cap電極使具有相對大控制電容器CC的n+底板上升到15到20V來完成。控制電容器CC耦合的浮動柵fg為高，浮動柵fg又使電子通過74處的厚氧化物從poly1編程電極隧穿到浮動柵fg。這導致浮動柵fg上的淨負電荷。當控制電容器CC的底板被返回到接地時，這一耦合使浮動柵fg為負，即低於地電壓，於是切斷了NMOS電晶體T0。
為把參考電路70設為一特定的電壓電平，把控制電容器CC的n+底板、Cap電極保持為地電壓，而同時把擦除電極上升為一高電壓，即12到20V。電子通過75處的厚氧化層從浮動柵fg到poly2擦除電極的隧穿在隧道器件TE上的電壓達到一特定電壓時開始，所述特定電壓一般近似為11V。這一電子通過隧道器件TE從fg的隧穿提高了浮動柵fg的電壓。於是，浮動柵fg上的電壓「跟隨」與poly2擦除電極耦合的電壓上升，但是相比擦除電極上的電壓有低大約11V的電壓電平偏移。當浮動柵fg上的電壓達到期望設定電平時，poly2擦除電極上的電壓上升停止，然後被回拉到地電壓。這使浮動柵fg上的電壓被近似設為期望電壓電平。
如上所述，參考電路70滿足對近似200mV的準確性足夠時電壓參考應用的要求。電路70的準確性因為兩個原因而受到限制。首先，浮動柵fg上的電位在它被設置後下移約100mV到200mV，所述設置是由於poly2擦除電極從高電壓被下拉到0V時、耦合了浮動柵fg的擦除隧道器件TE的電容下降而進行的。這一變化量取決於擦除隧道器件TE的電容和浮動柵fg的其餘電容(大部分由於控制電容器CC)的比率、以及poly2擦除電極上的電壓變化量。這一電壓「偏移」定義明確且是可預測的，但總是在這種現有技術電壓參考電路中出現，因為擦除隧道器件TE的電容不能為零。其次，電路70的準確性受到限制，因為浮動柵fg的電位在它由於各個因素被設置後又隨時間改變了100mV到200mV，所述各個因素包括隧道器件的釋放(detrapping)以及全部浮動柵fg電容器的電介質釋放(relaxation)。
使用浮動柵的模擬電壓參考存儲設備在第5166562號美國專利中描述，並且說明了使用熱電子注入來把電子注入到浮動柵上，並且使用電子隧穿從浮動柵移除電子。通過在擦除步驟已經把浮動柵設為初始電壓後、控制熱電子注入的電子電流，從而對浮動柵編程。這也可以參見第4953928號美國專利。儘管這一對浮動柵上的電荷編程的方法比以前的包括浮動柵的模擬電壓參考電路更為準確，但是準確性程度仍舊約為50mV到200mV。
此外，現有技術參考電壓生成器一般不補償由於電阻引起的電壓降，即在參考電壓生成器電路(一般形式為集成電路IC)和負載電路間存在的電流電阻(IR)下降。在現有技術參考電壓生成器電路中，這還不是問題，因為該電壓降和由參考電壓生成器電路產生的固有電壓不準確性相比可忽略。當這一輸出電壓所需的準確性高得多時，例如在±1mV的範圍內或更好的範圍內，參考電壓生成器電路和負載電路之間的IR下降會顯著地導致在負載電路輸入端處存在的參考電壓值的誤差量。
圖2是說明集成電路(IC)組件210中從IC組件210到負載電路240的示例性線路連接的簡化示意圖。IC組件210包括一IC晶片212和多個輸入/輸出(I/O)組件引腳，例如引腳220、222和224。IC晶片包括使用已知的集成電路在其上形成的浮動柵參考電壓生成器電路(未示出)。IC晶片212的表面上形成了多個焊片，例如焊片214、216和218。這些焊片214、216和218分別通過常規的金屬跡線或線230、232和234連到I/O組件引腳220、222和224。圖2中，例如，如果焊片218對應於浮動柵參考電壓生成器電路的電壓輸出端，則在浮動柵參考電壓生成器電路的片載(on-chip)電壓輸出和焊片218之間存在一個小的第一IR下降。在沿著把焊片218連到I/O組件引腳224的金屬跡線或線上有第二IR下降。I/O組件引腳224經由導線242連到負載電路240，從而提供了參考電路和負載240之間的導電路徑。在I/O組件引腳224和負載240的輸入端244之間有顯著的第三IR下降。在現有技術中一般不補償上述三種IR下降中的一個或多個。因此，由於參考電壓生成器電路的輸出和負載電路240的輸入端244之間的導電路徑中的電阻所引起的這些IR下降，造成負載電路240處提供的參考電壓中的電壓降。
需要一種模擬可編程參考電壓生成器電路，該電路補償了在參考電壓生成器電路的輸出端和負載的輸入端之間產生的電壓降，以便提供負載處的精確參考電壓。

發明內容
本發明提供了一種系統和方法，其用於調節浮動柵參考電壓生成器電路的輸出電壓，以便提高浮動柵參考電壓生成器電路的負載處的參考電壓準確性。
在一系統中，其中參考電壓生成器電路所生成的參考電壓耦合到一負載，參考電壓生成器電路包括保存和參考電壓相對應的電荷的浮動柵，本發明包括一種用於補償參考電壓生成器電路的輸出端和負載輸入端之間導電路徑中產生的電壓降的方法，使得所述輸出端的電壓近似等於參考電壓加上指定的電壓降。按照本發明的方法，負載輸入端處的電壓電容性地耦合到浮動柵，這使參考電壓生成器電路響應於此而工作，以便調節輸出端處的電壓，使得負載輸入端處的電壓變得近似等於參考電壓。
本發明的另一實施例包括一裝置，該裝置用於生成一參考電壓並且用於把所述參考電壓耦合到一負載，所述參考電壓生成器補償了在參考電壓生成器的輸出端和負載輸入端之間的導電路徑中產生的電壓降。該裝置包括一電路，該電路包括用於把負載輸入端處的電壓電容性耦合到一浮動柵的電容器；以及操作上耦合到浮動柵的差分放大器，用於根據電容性耦合的負載輸入端電壓來調節輸出端處的電壓，使得負載輸入端處的電壓變得近似等於參考電壓。
本發明的還有一個實施例包括一浮動柵電路，該電路用於在負載的一輸入節點處提供一參考電壓，以便補償一輸出節點和負載輸入節點間的電壓降、在輸出節點和負載輸入節點間的電阻電路中產生的電壓降。按照本發明，浮動柵電路包括第一浮動柵，其上保存的電荷對應於一預定參考電壓；具有第一浮動柵作為一板極(plate)的電容器，所述電容器連到負載輸入節點；以及連到電容器的差分放大器，其中差分放大器響應於負載輸入節點處的電壓而降低輸出節點處的電壓，使得負載輸入節點處的電壓變得近似等於所述參考電壓。
參照以下具體實施方式
、所附權利要求以及附圖能夠更好地理解本發明的這些及其它實施例、特徵、方面和優點。


結合附圖參照以下詳細描述能夠更容易地理解本發明的上述方面和優點，附圖中圖1A是說明由兩個多晶矽層形成的現有技術可編程浮動柵電路截面圖的示意圖；圖1B是由三個多晶矽層形成的類似的現有技術浮動柵電路；圖1C是圖1A和1C所示的參考電路的等效電路圖；圖2是說明集成電路(IC)組件內從IC組件到一負載電路的線路連接的簡化示意圖；圖3是一差分單浮動柵電路的電路圖，它是用於對一浮動柵編程的高精確度電路的一個實施例；圖4A是按照本發明一優選實施例的差分雙浮動柵電路的電路圖；圖4B是說明在設置模式期間與本發明的雙浮動柵電路耦合的單浮動柵電路的組合示意框圖；圖5是說明使用單浮動柵電路來設置一浮動柵的方法的流程圖；圖6說明了圖5方法一特定實現的各個電壓波形相對於時間的示意圖；圖7說明了圖5方法一特定實現的各個電壓波形相對於時間的示意圖；圖8說明了圖5方法一特定實現的各個電壓波形相對於時間的示意圖；
圖9是說明使用本發明的差分雙浮動柵電路來設置一浮動柵的方法的流程圖；圖10說明了圖9方法一特定實現的各個電壓波形相對於時間的示意圖；圖11說明了圖9方法一特定實現的各個電壓波形相對於時間的示意圖；圖12說明了圖9方法一特定實現的各個電壓波形相對於時間的示意圖；圖13是按照本發明另一實施例的讀取模式中的電壓參考電路圖；圖14是圖4A的電路的修改後示意圖，說明包括讀取模式中雙浮動柵電路的本發明實施例；圖15是按照本發明一實施例、用於向一負載電路提供參考電壓的浮動柵參考電壓生成器電路，其補償率電壓參考電路和負載間的電壓降；圖16是說明圖3中電路的修改後示意圖，說明包括讀取模式中單個浮動柵電路的本發明一實施例；以及圖17是根據本發明另一實施例、補償了浮動柵了參考電壓生成器電路的電壓降。
具體實施例方式
本發明是用於補償一導電路徑中產生的電壓降的裝置和方法，該導電路徑從高精確度參考電壓生成器電路的輸出端到一負載的輸入端。通過以下對本發明優選實施例的詳細描述將能更好地理解本發明。
圖3是按照本發明的差分單浮動柵電路30的電路圖，該電路30用於在高電壓設置模式或設置周期期間把一浮動柵準確地設為一模擬電壓。圖4A是按照本發明另一實施例的差分雙浮動柵電路40的電路圖。電路40也用於在高電壓設置模式期間把一浮動柵準確地設為一模擬電壓。一旦設置了模擬電壓電平，電路30和電路40於是都能在讀取模式期間被配置為帶有內嵌電壓參考的精確電壓比較器、或者被配置為精確電壓參考電路。電路30和電路40最好用使用工業標準CMOS處理技術製造的集成電路來實現。由於在設置模式期間使用的序列對於兩個電路是類似的，因此將首先描述電路30以及使用電路30來編程一浮動柵的方法。
電路30包括處在節點2處的浮動柵fg0，浮動柵fg0在設置模式結束時被設為一個電壓，該電壓是在與節點1耦合的輸入端300處接收到的輸入設定電壓Vset0的函數，且最好等於該輸入設定電壓Vset0。這一設置模式在工廠製造時就把浮動柵fg0設為一期望電壓。或者，電路30以後的用戶可以在每當他希望根據用戶在此稍後的、或現場的設置模式操作期間輸入的Vset0電壓的函數來更新fg0上的電壓時，進入一設置模式。電路30還包括一電路310，該電路310包括在節點3處，在浮動柵fg0和編程電極Ep0之間形成的編程隧道器件TP0；在節點4處，在浮動柵fg0和擦除電極Ee0之間形成的擦除隧道器件Te0；以及在浮動柵fg0和節點5之間耦合的控制電容C1。
最好是，編程電極Ep0在設置模式期間接收一負電壓，擦除電極Ee0在設置模式期間接收一正電壓。此外，Tp0和Te0是通過布局合理匹配的Fowler-Nordheim隧道器件。控制電容C1的底板在設置模式期間耦合到一預定電壓，該預定電壓最好是接地點(ground)g1。控制電容C1用來為浮動柵fg0提供一穩定的接地點參考。
在設置模式期間把fg0設為一對應於節點2處的特定電壓的特定的電荷水平是通過使Ep0為負並且使Ee0為正來實現，，從而使節點4處的電壓減去節點3處的電壓等於兩個隧道電壓或者近似為22V。另一種方式是使Ep0為負並且使Ee0為正，從而使大約5nA的電流從節點4流至節點3。在任一情況下，兩個隧道器件都是傳導的，即隧道器件是「雙傳導」的。通過在雙傳導模式下工作，浮動柵fg0上的電壓可以儘可能長的穩定在DC電壓電平，這一時間是電路30穩定到一非常精確和準確的級別所需的時間。為了能夠用片載電路或非片載測試設備非常準確地設置浮動柵fg0電壓，至關重要的是使Fowler-Nordheim隧穿器件在雙傳導模式下工作。
在雙傳導時，由於其晶片布局而被合理匹配的隧道器件Te0和Tp0會通過允許電子在浮動柵fg0上下隧穿電子而改變浮動柵fg0上的電荷水平，以便把節點4和3之間的電壓分為兩半。因此，浮動柵電壓，即節點2處的電壓，會等於Vfg0＝Vnode3+(Vnode4-Vnode3)/2，該電壓為節點4處電壓和節點3處電壓的半程處。根據這些條件，雙傳導電流一般在1毫秒(mSec)之內對節點2充電或放電，節點2一般小於5pF電容。由於這一點，浮動柵電壓直接「跟蹤」節點3和4處的電壓，並且在幾毫秒內穩定到這兩個電壓半程處的一個直流電壓。因而，根據電極Ee0和Ep0處的電壓，Vfg0可以被設為正電壓或負電壓或零電壓。例如，如果隧道電壓對於擦除和編程隧道器件Te0和Vp0約為11V，且電極Ee0處的電壓被設為約+16V而電極Ep0處的電壓被設為約為-6V，則Vfg0會穩定在約+5V，+5V是兩個電壓的中點。如果電極Ee0處的電壓被設為約+11V而電極Ep0處的電壓被設為約-11V，則Vfg0會穩定到約0V。如果電極Ee0處的電壓被設為約+6V而電極Ep0處的電壓被設為約-16V，則Vfg0會穩定到約-5V。
注意到，在優選的實施例中，在設置模式期間不在節點3處生成一特定的電壓。用於控制浮動柵fg0上的電荷水平的電壓是節點4處的電壓。電流源Ip0最好用一電荷泵來實現，電流源Ip0提供了必要的電壓來產生一個負電壓，該負電壓足以生成在隧道器件Te0和Tp0中產生雙傳導隧穿所需的電壓差。
電路30還包括電路320，電路320把浮動柵fg0上的電壓Vfg0和節點1處的電壓相比較，並且在節點6處生成一個輸出電壓Vout，該電壓Vout是Vset0和節點1處電壓之差的函數。電路320最好包括一差分放大器(或差分級)322，差分放大器322最好被配置成具有和浮動柵fg0耦合的反相輸入、和節點1耦合的非反相輸入、以及節點7處的輸出。電路320最好還包括一增益級324，其具有和節點7耦合的輸入以及節點6處的輸出端。差分級對在其輸入處接收到的電壓進行比較，並且放大該差異，放大因數一般是50到100。然後，增益級還把該差異放大另外的50到100因數。此外，在設置模式結束時，電路320理想地穩定到一穩態條件，使Vfg0＝Vset0。
再次參照圖3，差分級322最好包括增強模式電晶體T1、T2、T3和T4。電晶體T1和T2最好是通過布局合理匹配的NMOS電晶體，電晶體T3和T4最好是通過布局合理匹配的PMOS電晶體。NMOS電晶體T1和T2的源極在節點8處耦合在一起。NMOS電晶體T1的漏極耦合到節點7，其柵極耦合到節點1。PMOS電晶體T3以共漏極、共柵極的方式耦合到節點9，其源極耦合到節點10。PMOS電晶體T4的柵極耦合到節點9。其漏極耦合到節點7，其源極耦合到節點10。源電壓Vcc一般為3到5伏，它耦合到節點10，電流源It0耦合在節點8和接地點g1之間，使電晶體T1、T2、T3和T4在設置模式中在預閾值(prethreshold)或線性區域內工作。電流源It0可以用任何數量的常規電路來實現。
差分級322的一個好處在於電晶體T1-T4中的溫度和應力效應相同(track)，因為這些電晶體的溫度係數Tc近似相同。也就是，本發明的浮動柵電路在其上實現的集成電路晶片的任何溫度變化對於電晶體T1-T4會有相同的效應，使得差分級322是基本獨立於溫度的平衡條件。類似地，機械和熱應力效應也是共模的，因此它們的效應也大大減小。
增益級324最好包括由Vcc加偏壓的PMOS上拉(pull-up)電晶體T5，並且包括電流源下拉(pull-down)負載Ig0。電晶體T5的源極耦合到節點10。其柵極在節點7處耦合到差分級PMOS上拉T4，其漏極耦合到節點6。電流源下拉負載Ig0耦合在節點6和接地點g1之間。增益級324最好還包括耦合在節點6和7之間的補償電容C2。電流源下拉負載Ig0最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出電阻的有源電流源，增益級324能提供約為100的電壓增益。增益級324的輸出振幅幾乎是從地電壓到Vcc的完全軌跡(fullrail)。能夠使用補償電容C2為各個過程調節該電路的穩定性和響應。在該配置中，電晶體T5提供良好的電流源容量，但是電流宿被限制為電流源下拉Ig0內的電流。因此，Ig0內的電流應該比Vout上的負載所需的上拉電流要大，使得增益級324能夠通過接收流至節點6的全部電流，從而充分地控制節點6處的Vout。
電路320還在設置模式器件以下述方式工作。在被Vcc和電流源It0加偏時，T1感測到相對於輸入設定電壓Vset0的Vfg0(300)，輸入設定電壓Vset0被電晶體T2感測到，放大的差異在節點6出呈現為Vout。如果Vfg0最初小於Vset0，則T2而非T1被導通，流經T2(也流經T4，因為它們串聯)的電流最初大於流經T1(相應地流經T3)的電流。上拉電晶體T3的柵極連到T3的漏極，還連到上拉電晶體T4的柵極，使T4中的電流成為T3中電流的鏡像。當流經T4的電流比流經T3的電流多時，節點7上的電壓V7落到節點9上的電壓V9以下。節點7上的較低電壓使流經T5的電流上升，使Vout變高。差分級322的電壓增益一般約為80，輸出級324的電壓增益約為100，使從Vset0到Vout的總增益約為8000。為使差分電路320穩定在fg0上的電壓等於Vset0的一點，從Vout到反相輸入fg0的負反饋路徑或環路是必要的。在設置模式期間，該反饋路徑由隧道器件TF0、Te0以及電晶體T6和T7所提供，在下一部分中描述。當Vout變高時，負反饋路徑使Vfg0變高。隨著Vfg0的上升，T1內的電流也上升，直到它和T2內的電流匹配為止。此時，差分電路320穩定到一穩態條件，這時電晶體T1、T2、T3和T4內的電流匹配，且Vfg0＝Vset0。
本領域的技術人員會認識到，電路320對於T1和T2可以用PMOS電晶體來實現，對於T3和T4可以用NMOS電晶體來實現。對於這一實現而言，增益級324包括和電流源上拉負載Ig0耦合的NMOS下拉電晶體T5。
電路30還包括耦合在節點6和2之間的反饋環路。在設置模式期間，該反饋環路包括隧道電極Ee0和Ep0之間的電壓差，該電壓差要通過根據節點6處輸出電壓的函數來改變節點4處的電壓而被修改。反饋環路最好包括一電平移位電路，該電路最好是在節點6和節點11間形成的隧道器件TF0，而電晶體T7(最好是NMOS電晶體)以共柵極、共漏極的方式耦合到節點12，其源極耦合到節點11。反饋環路中還包括一電晶體T6，它最好是NMOS電晶體，其柵極耦合到節點12，其源極耦合到節點4，從而耦合到擦除隧道器件Te0，其漏極耦合到節點13。
如上所述，增益級的最大輸出近似為Vcc。然而，這並不足以直接驅動節點12處的Vefb，因為Vefb一般約為14到19伏，這遠高於通常的3到5伏VCc源電壓電平。TF0和T7內的電平移位把節點6處相對低的輸出電壓(Vout)增加到期望的14到19伏範圍。最好是，TF0和Te0通過布局合理地匹配，電晶體T6和T7通過布局合理地匹配。根據這些條件，當相同的隧道電流流經TF0和Te0時，電平移位等於由節點4跌落至節點2的電壓所測得的擦除隧道電壓，其驅使電晶體T1柵極(fg0)的電壓在電路320穩定時，和電晶體T2柵極的電壓(Vset0)相等。這又提高了電路的設置準確性。
使電平移位等於擦除隧道電壓的一個優點是，隨著產生隧穿所需要的電壓變化時，由於進行了越來越多的設置周期而使電介質內電荷俘獲，輸出電壓Vout繼續跟隨(follow)輸入設定電壓Vset0，並且在相同的電壓範圍內工作。另一個優點是，當輸出電壓Vout不等於輸入設定電壓Vset0時，電路320的有限增益所引入的誤差很小。例如，如果電路320的增益為10000，且在電路30穩定時Vout比Vset0和Vfg0低1伏，則Vfg0的誤差會是1V/10000，即僅為0.1mV。
電路30最好還包括電流源I2和Ip0以及電容器Cp0。電流源I2耦合在節點12以及節點13處的高源電壓HV+之間，用於在設置模式的開始時產生Vefb，並用於提供流經TF0的隧道電流。電流源I2可以用任何數量的常規方法來實現。然而，電流源I2最好是偏置了HV+的電流調整器，比如包括工作在預閾值區域內的P-通道器件在內的電流鏡。這樣，電流源12會自動地轉至節點12處所需的正電壓，以便產生流經隧道器件TF0的隧道電流。電流源I2最好生成大約和Ip0相同的電流。這意味著流經隧道器件TF0的電流大約和流經隧道器件Te0和Tp0的電流相同。
電流源Ip0耦合在節點3和接地點g1之間。電流源Ip0最好是一P通道電荷泵，它被用作負電流源，用於對編程隧道器件Tp0外的受控隧道電流進行泵激(pump)。如上所述，由於Ip0是一電流源，因此它用來自動轉至以期望級別產生隧道電流所需的節點3處的負電壓。電流源Ip0具有足夠的電壓來提供這一負電壓。此外，一旦產生了流經隧道器件的電流，隧道器件上的電流也由其Fowler-Nordheim特徵很好地定義。因此，電流源Ip0通過控制流經隧道器件Tp0的電流來產生Vp，Vp是節點3處的電壓。使用電流源Ip0是一種優選方式來確保隧道器件Te0和Tp0工作在這樣的一個電流級別該電流級別足夠高以允許雙傳導、並允許反饋電路運行，但是也足夠低以避免會損壞隧道器件的過度電流。在Ip0在設置模式結束時被切斷時，電容器Cp0控制經由隧道器件的電流的放電。
本領域的技術人員會認識到，Vp也能用大約比Vefb低24到30伏的固定源電壓來產生。然而，這一拓撲技術應該謹慎使用，因為Fowler-Nordheim隧道器件內的電流隨著所施加的電壓呈指數變化。特別是，如果電壓差過高，則極高電流會流經隧道器件，而如果電壓差過低，則極低電流會流經隧道器件。極高電流會由於電介質內的快速電荷俘獲而損壞或「用盡」隧道器件，如果隧道電流過低，反饋電路將不能把電荷隧穿到fg0上或下，因此不能控制fg0上的電壓。此外，還可能把Vefb連到一電流源，並把Vp連到反饋電路，使得Vp控制fg0上的電壓。然而，這會要求反饋電路產生一受控的負電壓，該負電壓在標準CMOS過程中較難以集成。
圖5是說明用於設置一浮動柵的方法50的流程圖，該浮動柵可以在設置模式期間用例如圖3的電路來實現。圖6-8說明了Vout、Vp、Vefb、Vfg0和Vset0的電壓波形，下面特別參照這些圖討論了方法50的具體實現。圖6-8所示四個波形的每一個都相同，僅僅修改了一些波形的電壓坐標軸以說明具體的細節。在圖6-8所示的電路實現中，Vset0＝4.00V；Vcc＝+5V，HV約為+22V，Ip0約為6nA，It0約為5nA；Ig0約為20nA。
在步驟51，電路30在設置模式的開始時被加電，如圖6-8在時刻t0所示，在在此後的某一點接收輸入設定電壓Vset0。圖6-8進一步說明了Vset0被保持在4.00V的恆定電壓。此外，Vcc被設為+5V，HV+上升到約為+22V的高正電壓，其啟動I2，啟動電流源Ip0以便使這一電流源能開始產生其相應的電流。然後，根據方法50其餘步驟52-56的優選實現，電路30可以在大約30毫秒內把Vfg0設為Vset0的大約0.5mV範圍內，如圖6-8所示。
在步驟52，電路30使隧道器件Te0和Tp0分別在擦除和編程電極Ee0和Ep0之間電壓差的控制下在雙傳導模式下工作，用於修改浮動柵fg0上的電荷水平。雙傳導在隧道電流流經Te0和Tp0兩者時出現。當擦除和編程電極間的電壓差至少是兩個隧道電壓或者近似為前面討論的22V時，隧道電流流經Te0和Tp0。
最好是，電路30以下述方式進行雙傳導。電流源12把節點12的電壓Vefb相對快地上拉到約+18V。Vefb(節點12)啟動電晶體T6，電晶體T6把Ve0(節點4)拉到Vefb以下一個Vt。電荷泵Ip0逐步對電容器Cp0充電，並且在大約2毫秒內把Vp(節點3)下拉到約為-11V的負電壓。一旦Vp下降到Ve0和Vp間之差至少為兩個隧道電壓的一點，隧道電流就在Ip0的控制下流經兩個隧道器件Te0和Tp0，Vfg0直接受Vefb控制。I2繼續上拉Vefb，直到Vefb達到Vout+1TV+1Vt，其中1TV是隧道器件TF0上的隧道電壓，1Vt是電晶體T7的閾值電壓。當TF0上存在至少一個隧道電壓時，隧道電流流經TF0，TF0和T7充當電平移位器件，使得Vefb直接受Vout控制。在步驟53，電路30把Vfg0和Vset0相比較，並且生成一輸出電壓Vout，輸出電壓Vout是Vfg0和Vset0之差的函數。然後，電路30在步驟55通過修改Vefb，根據Vout的函數來修改Vefb和Vp間的電壓差，電路30重複步驟52到55，直到電路30在步驟54穩定到一穩態為止，此時Vfg0近似等於Vset0。此時，電路30在56被下電。作為方法50的結果，fg0被設為一會隨時間保持基本相同的電荷水平。
圖6-8的電壓波形說明了電路30在步驟52到55中怎樣運行。雙傳導發生在約0.5毫秒後，該0.5毫秒在圖6-8中用時刻t1來說明。在時刻t1以前，Vout＝0V，Vefb被I2上拉，Vfg0不受Vefb控制。然而，一旦隧道電流在時刻t1流經Te0、Tp0和TF0差分級就感測到Vfg0不等於Vset0；Vout是Vfg0和Vset0之差的函數；Vefb等於(follow)Vout；Vfg0等於Vefb。在接下來的2.5毫秒，這在圖6-8中被說明為時刻t1到時刻t2，隨著Vefb根據負反饋環路的函數上移和下移，Vfg0也在Vset0上下振蕩。
在時刻t1這一振蕩周期的一開始，從圖6中可見Vfg0低於Vset0。因此，電晶體T1切斷，電晶體T2打開，電晶體T2下拉節點7。這導通了電晶體T5，電晶體T5快速地把Vout從零伏向上提，也在圖6示出。由於隧道電流流經TF0，因此TF0和T7充當電平移位器，使Vefb在Vout上上拉1TV和1Vt。然後，Vefb上拉經過隧道器件Te0的Vfg0。由於Vp繼續降低到一預定的負電壓，因此Vfg0在大約1毫秒後被上拉到大於Vset0。在這一點，差分級322感測到Vfg0大於Vset0，增益級324放大該差異，快速地降低Vout，這使Vefb變低並且把Vfg0變回低。當Vfg0近似等於Vset0時，電路320停止振蕩，除了一些耦合到電路320的噪聲來自電荷泵Ip0以外，這在圖7和8所示從時刻t2開始。
從時刻t1開始，增益級324內的電流源Ig0產生一電流，該電流遠大於電流源I2所產生的電流。因此，增益級324能通過接收從I2通過T7和TF0流到Vout的全部電流，從而控制Vout。此外，增益級324內的補償電容器C2足夠大，以便能確保反饋環路穩定並且在約1毫秒內穩定下來。Vefb內由TF0上的隧道電壓引起的電平移位近似和隧道器件Te0上的電壓下降相匹配，因此當差分級和增益級穩定時，Vfg0和Vout大約相同。這從圖8可見，其中Vout從時刻t2開始穩定到Vfg0的約30mV內。該30mV差異由從Ip0電流源耦合到fg0的噪聲所產生。特別是，從編程隧道器件Tp0抽取電荷的負電荷泵Ip0產生了Vp上的噪聲。該噪聲通過編程隧道器件電容Cp0耦合到浮動柵fg0。Vp上的噪聲不能從圖8中的Vp波形可見，因為電壓坐標軸以伏特為單位示出，而Vfg0相對於Vset0波形的電壓坐標軸以毫伏為單位示出。
再次參照圖5，一旦電路30在步驟54穩定，使Vfg0近似為Vset0，電路30就在步驟56被下電。如圖7和8中的時刻t3開始，把電路30下電會把Vefb和Vp下降到地電壓。步驟56可以通過在時刻t3簡單地同時切斷電荷泵Ip0和HV+並從而切斷電流源I2而進行。然而，一旦Vefb和Vp已經下降回0V，這就可能顯著地影響Vfg0。如上所述，當產生Vp的負電荷泵為導通時，來自Ip0的噪聲會限制把Vfg0設為Vset0的準確性。這意味著在Vefb和Vp開始下降到地電壓時，Vfg0可能不等於Vset0。如果在這一下降開始時Vfg0不等於Vset0，則在Vp和Vefb達到0V後，Vfg0不會等於Vset0。此外，在下降期間，繼續流經隧道器件Te0和Tp0的電流一般不相同。這還影響了浮動柵fg0上的最後電荷水平。
為了克服這一限制從而在Vefb和Vp下降到地電壓期間在浮動柵fg0上保持相同的電荷水平，擦除和編程隧道器件內的電流在這個時期內必須相同。為了在兩個隧道器件內保持相同的電流，每一個隧道器件上的電壓必須相同，這意味著Vefb必須以Vp上升到0V的相同速率下降到0V。同樣，隧道器件特徵必須很好地匹配。
因而，電路30應該在步驟56以下述優選方式被下電。一旦電路320和反饋電路已經穩定了一段時間，且設置Vfg0的進一步準確性主要由電荷泵噪聲控制，那麼如t2開始所示，Ip0在t3被切斷以消除泵噪聲。然而，HV+以及電流源I2保持導通，使得反饋電路仍為有源，並繼續控制Vefb。在負電荷泵切斷時，隨著Cp0的放電，隧道電流繼續流經Te0和Tp0，這又使Vp回到0V。這一隧道電流和電容Cp0確定了Vp上的升降速率。隨著Vp上升，浮動柵fg0上的電壓向上電容性耦合。電路320感測到Vfg0的上移，並且通過反饋電路使Vefb下降到0V。隨著Vefb的下降和Vp的上升，隧道器件Te0和Tp0內的隧道電流由於其Fowler-Nordheim隧道器件特徵的陡峭斜率而快速下降。由於反饋響應時間直接取決於擦除隧道器件內的電流，因此反饋電路響應隨著Vefb的下降而減慢。隨著隧道電流的下降，升降速率和反饋響應時間都減慢，且Vfg0逐漸移到接近於Vset0。例如，圖8示出Vfg0已經在30毫秒的設置模式時間內收斂到Vset0的左右0.5mV，且通過允許下降時間大於30mV而更準確地設置了Vfg0。在允許Vfg0在由期望準確度確定的時間量收斂到Vset0後，HV+源電壓以及I2電流源可以被切斷，例如在時刻t4被切斷，而不影響fg0上的電荷。此外，Vcc可能被切斷。換言之，一旦檢測到Vfg0在Vset0的預定閾值水平內，就已經達到了穩態條件，並且在不影響Vfg0值的情況下切斷到電路30的電源。
反饋電路響應足夠慢以確保Vfg0總是略為高於Vset0是重要的，這樣能使電路320和反饋電路繼續將Vefb下降。如果Vfg0低於Vset0且反饋切換了Vefb升降的方向，則反饋系統會開始很緩慢地振振蕩，Vfg0會遠離Vset0，而不是向Vset0收斂。在Vefb和Vp已經朝向0伏升降了幾伏特，且Vfg0很接近於Vset0以後，Vefb和Vp會通過切斷HV+快速升降到0V，如圖6中時刻t4所示，因為Te0和Tp0內的電流很低，因此它不再影響浮動柵fg0上的電荷。必須謹慎地設置Cp0以確保在Vp上升到0V時，通過差分級322、增益級324、TF0電平移位以及Te0器件一直到浮動柵fg0的反饋路徑能夠使Vefb下降，並且使Vfg0離Vset0越來越近。如果Cp0過小Vp上升得很快；通過反饋路徑的延遲使Vefb過慢地下降；且Vfg0會升高到Vset0以上，而非收斂到Vset0。如果Cp0過大，則反饋路徑的響應過快，且Vefb下降得過多，使Vfg0可能下衝(undershoot)，造成電路緩慢地振蕩。如果允許電路320振蕩，則Vfg0可能會發散，而非收斂到Vset0。因而，設計Cp0，使反饋響應時間略為慢於Cp0的放電速率。Cp0最好應被設為約2.4pf。
在設置模式結束時，在時刻t4，浮動柵fg0會接著在設置模式期間保存在浮動柵fg0上編程的電荷水平，受到可能的電荷損耗，例如由於隨著時間變化的電子釋放(detrapping)或電介質釋放(relaxation)，而不向電路30施加任何外部電源。此外，儘管在上例中把Vfg0設為等於Vset0，本領域的普通技術人員會認識到，在本發明的另一實施例中，可以配置電路30，使Vfg0被設為一電壓，該電壓是Vset0的某些其它預定值。
理解了以上圖3的差分浮動柵電路30以及由圖5流程圖所示的設置浮動柵fg0的方法50後，現在看圖4A的差分雙浮動柵電路40。電路40最好包括節點15處的參考浮動柵fgr以及節點14處的第二浮動柵fg1。在設置模式結束時，浮動柵fgr和fg1分別被編程為電荷水平，使fgr和fg1之間的電荷水平之差是在設置模式期間和fgr電容性耦合的輸入設定電壓的函數。此後，在讀取模式期間，電路40可以被配置為一電壓參考電路，使得一輸出參考電壓根據輸入設定電壓的函數而生成，並且最好等於輸入設定電壓。設置模式可以在工廠製造時就把fgr和fg1設為其相應的期望電荷水平，從而使電路40每當後來要進入其讀取模式時都生成一期望的輸出參考電壓。或者，電路40的以後用戶會使電路40每當他希望時進入設置模式，從而用Vset0電壓輸入的函數來更新fgr和fg1之間的電荷水平之差，因此更新由電路40在隨後讀取模式期間生成的輸出參考電壓。
用來對電路40中的浮動柵fgr和fg1編程的順序類似於用來設置圖3電路30中的浮動柵fg0上電荷水平的順序。前面所述的單浮動柵電路30和雙浮動柵電路40之間的一個主要差異是圖3內電晶體T2的柵極在圖4A內由一浮動柵fg1代替，浮動柵fg1不能直接連到外部電壓。為了設置fg1上的電壓，在節點27處把一電壓Vx耦合到電路40內電晶體T15的柵極，使Vfg1被設為Vx-1Vt-1TV，其中1Vt是電晶體T15的閾值電壓，1TV是擦除隧道器件Te1的隧道電壓。
在一優選實施例中，Vx由第二浮動柵電壓參考電路生成，例如電路30。圖4B是說明這一實施例的組合示意框圖。圖4B中的電路30和40和前面分別在圖3和4A中所示的電路相同。在圖4B所示的實施例中，同時在單浮動柵差分電路30和雙浮動柵差分參考電路40上進行一高電壓設置周期。在設置模式期間，電路30在節點12生成電壓，使浮動柵fg0如上所述地設置，其中電路30的Vset0是內部或外部施加的預定電壓，比如+4V。因此，浮動柵fg1被設為一電壓，該電壓是浮動柵fg0上電壓的預定函數，最好被設為近似等於Vfg0，假定兩個差分電路(即電路30和40)內的隧道器件都合理匹配。然後，使用浮動柵fg1上設置的電壓來設置浮動柵fgr上的電壓，使Vfgr是Vfg1的預定函數，最好近似等於Vfg1，如下詳細所述。
電路40還包括一電路410，電路410包括在節點16處在浮動柵fgr和一編程電極Epr之間形成的編程隧道器件Tpr；在節點17處在浮動柵fgr和一擦除電極Eer之間形成的擦除隧道器件Ter；以及在浮動柵fgr和節點18間耦合的控制電容器Cfgr。電路40還包括一電路420，電路420包括在節點16處在浮動柵fg1和編程電極Ep1之間形成的編程隧道器件Tp1；以及在節點28處在浮動柵fg1和擦除電極Ee1之間形成的擦除隧道器件Te1。最好是，編程電極Epr和Ep1在設置模式期間接收一負電壓，擦除電極Eer和Ee1在設置模式期間接收一正電壓。此外，隧道器件Tpr、Tp1、Ter和Te1最好是由於晶片布局而合理匹配的Fowler-Nordheim隧道器件，這些隧道器件理想情況下與電路30的隧道器件Tp0和Te0合理匹配。
電路40內還包括在浮動柵fg1和節點32之間耦合的控制電容器Cfg1。控制電容器Cfg1的底板在設置模式期間耦合到一預定電壓，該預定電壓最好是地電壓g1。控制電容器Cfg1用來為浮動柵fg1提供穩定的地電壓參考。電路40還包括一電晶體T15，電晶體T15的漏極耦合到節點26處的高源電壓HV+，源極耦合到節點28，柵極耦合到節點27。
在設置模式期間控制浮動柵上的電壓如下實現通過使電極Epr為負、使電極Eer為正，因此節點17處的電壓減去節點16處的電壓等於兩個隧道電壓，或近似為22V。22V的雙傳導電流一般近似為一個到兩個納安培。另一種可選方式是在電極Epr和電極Eer上產生一足夠的電壓差，以便產生從節點16到節點17的大約5nA的電流。在任一情況下，兩個隧道器件都在傳導，即隧道器件處於「雙傳導」。通過工作在雙傳導模式下，浮動柵fgr上的電壓能穩定在一DC電壓電平上一段時間，該段時間是使電路40能以受控方式結束設置模式過程所需的時間，從而使浮動柵fgr上的電壓穩定到一非常精確和準確的電平。為了能非常精確地設置浮動柵fgr電壓，在通過至少一個隧道器件的反饋時工作在雙傳導模式下是至關重要的。
在雙傳導時，通過布局合理匹配的隧道器件Ter和Tpr會通過允許電子隧穿到浮動柵fgr的上下從而修改浮動柵fgr上的電荷水平，以便把節點17和16間的電壓分為兩半。因此，浮動柵電壓，即節點15處的電壓，會是Vfgr＝Vnode16+(Vnode17-Vnode16)/2，它是節點17處電壓和節點16處電壓間的半程電壓。在這些條件下，雙傳導電流一般在1毫秒內對節點15充電或放電，節點15一般有小於1.0pF的電容。這時，浮動柵電壓直接「跟蹤」(track with)節點16和17處的電壓，並且在幾毫秒內穩定到一DC電壓，該DC電壓是這兩個電壓的半程電壓。因而，根據電極Eer和Epr處存在的電壓值，Vfgr可以被設為正的或負的電壓或零電壓。例如，如果隧道電壓對於擦除和編程隧道器件Ter和Tpr近似為11V，且電極Eer處的電壓被設為約+16V，電極Epr處的電壓被設為約-6V，則Vfgr會穩定在約+5V，+5V是上述兩個電壓的中點。如果Eer處的電壓被設為約+11V，Epr處的電壓被設為約-11V，則Vfgr會是約0V。如果Eer處的電壓被設為約+6V，Epr處的電壓被設為約-16V，則Vfgr會是約-5V。
如上所述，電路40在設置模式期間對浮動柵fgr和fg1編程。相應地，隧道器件Tp1和Te1類似地工作在雙傳導模式，通過允許電子隧穿到浮動柵fg1的上下而改動浮動柵fg1上的電荷水平，以便把節點28和16間的電壓分為兩半。此外，如果在設置模式期間使用電路30在電路40內的節點27處生成電壓Vx，則理想情況下，兩個電路30和40內的隧道電流都被合理匹配，且電晶體T13、T14、T15被合理匹配，使得當電路30和40穩定時，Vfgr＝Vfg1＝Vfg0。儘管這一條件是優選的，然而即使浮動柵fg1不完全被設為等於浮動柵fg0，電路40也會設Vfgr＝Vfg1，因為浮動柵fg1和fg0不在同一差分電路內。
電路40還包括一電路430，電路430把浮動柵fgr上的電壓Vfgr和浮動柵fg1上的電壓Vfg1相比較，並且在節點19生成一輸出電壓Vout，輸出電壓Vout是浮動柵fgr和fg1上電壓之差的函數。電路430最好包括一差分放大器(或差分級)432，差分放大器432最好被配置成具有和浮動柵fg1耦合的非反相輸入、以及和浮動柵fgr耦合的反相輸入。電路430還包括一增益級434，其具有耦合到節點20的輸入以及節點19處的輸入端436。差分級432對在其輸入端接收到的電壓進行比較，並且放大該差異，一般以50到100的因數進行放大。增益級434進一步把該差異放大另一個50到100的因數。此外，在設置模式結束時，電路430理想地穩定到一穩態條件，使Vfgr＝Vfg1＝Vout。
再次參照圖4B，差分級432最好包括增強模式電晶體T8、T9、T10和T11。電晶體T8和T9最好是通過布局合理匹配的NMOS電晶體，電晶體T10和T11最好是通過布局合理匹配的PMOS電晶體。NMOS電晶體T8和T9的源極在節點21處耦合在一起。NMOS電晶體T8的漏極耦合到節點22，其柵極是浮動柵fgr。NMOS電晶體T9的漏極耦合到節點20，其柵極是浮動柵fg1。PMOS電晶體T10以共漏極、共柵極的方式耦合到節點22，其源極耦合到節點23。PMOS電晶體T11的柵極耦合到節點22。其漏極耦合到節點20，其源極耦合到節點23。源電壓Vcc一般為3到5伏特，源電壓耦合到節點23，電流源Itr耦合在節點21和接地點g1之間，使電晶體T8、T9、T10和T11在設置模式期間或者在預閾值區域或者在線性區域內工作。電流源Itr可以用任何數量的常規電路生成。
增益級434最好包括由Vcc加偏的PMOS上拉電晶體T12以及電流源下拉負載Igr。電晶體T12的源極耦合到節點23。其柵極耦合到節點20處的差分級上拉電晶體T11，其漏極耦合到節點19。電流源下拉負載Igr耦合在節點19和接地點g1之間。增益級434最好還包括耦合在節點19和20之間的補償電容器C3。電流源下拉負載Igr最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出電阻的有源電流源，增益級434能提供約為100的電壓增益。增益級434的輸出振幅幾乎是從接地點到Vcc的完全軌跡。這一電路的穩定性和響應可以為使用補償電容器C3的各個過程來調節。在該配置中，電晶體T12提供了良好的電流源能力，但是電流接收被限制為電流源下拉Igr內的電流。因此，Igr內的電流應該大於Vout上的負載所需的上拉電流，因此增益級434能通過接收流到Vout的全部電流來準確地控制Vout。
電路430還以下述方式工作。在被Vcc和電流源Itr加偏壓時，T8感測到相對於Vfg1的Vfgr，Vfg1由電晶體T9感測到，且放大的差異在節點19處表現為Vout。如果Vfgr最初低於Vfg1，則T9導通，而非T8，流經T9(且流經T11，因為它們是串聯的)的電流最初要大於流經T8(且流經T10)的電流。上拉電晶體T10的柵極連到T10的漏極，還連到上拉電晶體T11的柵極，使T11內的電流成為電晶體T10內電流的鏡像。當流經T11的電流多於流經T10的電流時，節點20上的電壓V20落到節點22上的電壓V22以下。節點20上的電壓下降使流經電晶體T12的電流增加，使Vout變高。差分級432的電壓增益一般約為80，增益級434的電壓增益一般約為100，於是從Vfg1到Vout的總增益約為8000。為使電路430穩定在fgr上電壓等於fg1上電壓的一點，從Vout到反相輸入fgr的負反饋路徑是必要的。在設置模式期間，該反饋路徑由下一部分中描述的隧道器件TF1和Ter以及電晶體T13和T14所提供。當Vout變高時，負反饋路徑使Vfgr變高。隨著Vfgr的上升，電晶體T8內的電流也上升，直到它和電晶體T9內的電流相匹配。此時，差分電路430穩定在這樣一點電晶體T8、T9、T10和T11內的電流相匹配，且Vfg＝Vfg1。
本領域的技術人員會認識到，電路430對於T8和T9可以用PMOS電晶體來實現，對於T1O和T11可以用NMOS電晶體來實現。對於這一實現，增益級434最好包括和電流源上拉負載Igr耦合的一NMOS下拉電晶體T12。
電路40還包括在節點19和15之間耦合的反饋環路。在設置模式期間，該反饋環路使隧道電極Eer和Epr之間的電壓差這樣改變根據節點19處電壓的函數來改變節點17處的電壓。反饋環路最好包括一電平移位電路，最好是在節點19和24之間形成的隧道器件TF1；以及電晶體T14，最好是以共柵極、共漏極耦合在節點25的NMOS電晶體，其源極耦合到節點24。反饋環路中還包括一電晶體T13，它最好是一NMOS電晶體，其柵極耦合到節點25，其源極耦合到節點17，從而耦合到擦除隧道器件Ter，其漏極耦合到節點26。
如上所述，增益級434的最大輸出近似為Vcc。然而，這並不足以直接驅動節點25處的電壓(Vefb)，因為Vefb一般需要變成14到19伏，這遠高於通常3到5伏的Vcc電源。電平移位電路TF1和T14把節點19處的低輸出電壓(Vout)上移為期望的14到19伏特範圍。最好是，TF1和Ter通過布局合理匹配，T13和T14通過布局合理匹配。在這些條件下，當相同的隧道電流流經TF1和Ter時，電平移位根據從節點17到節點15的電壓下降來跟蹤(track)擦除隧道電壓，所述電壓下降驅使在電路430穩定時，電晶體Tb柵極(fgr)的電壓和電晶體T9柵極(fg1)的電壓相同。這又提高了電路的設置準確性。
使電平移位跟蹤擦除隧道電壓的一個優點是，在產生隧穿所必要的電壓發生變化時，由於執行了越來越多的設置周期而造成的電介質內的電荷俘獲，電路430的輸出Vout繼續等於(follow)Vfg1並且在相同的電壓範圍內工作。另一個優點是，當輸出電壓Vout不等於Vfgr時，電路430的有限增益所引入的誤差很小。例如，如果電路430的增益為10000，且在電路40穩定時Vout比Vfg1減去Vfgr要低1伏，則Vfg1減去Vfgr的誤差會有1V/10000，即僅有0.1mV。
電路40最好還包括電流源I2r和Ipr以及電容器Cpr。電流源I2r耦合在節點25以及節點26處的HV+之間，用於在設置模式的一開始產生Vefb，並用來提供流經TF1的隧道電流。電流源I2r可以用任何數量的常規電路來實現。然而，電流源I2r最好是被HV+加偏壓的電流調整器，比如包括在預閾值區域內工作的P通道器件在內的電流鏡。這樣，電流源I2r會自動轉至某一正電壓，該正電壓是在節點25產生流經隧道器件TF1的隧道電流所需的正電壓。此外，電流源I2r最好產生一電流，該電流約為電流源Ipr電流的一半，使得流經隧道器件TF1的電流大約和流經隧道器件Ter、Tpr、Te1和Tp1的電流相同。
電流源Ipr耦合在節點16和接地點g1之間。電流源Ipr最好是一P通道電荷泵，其用作負電流源，以便從編程隧道器件Tpr和Tp1泵激出受控的隧道電流。由於Ipr是一電流源，因此它自動轉至某一負電壓，該負電壓是在節點16產生期望級別的隧道電流所需的負電壓，假定電流源具有足夠的電壓靈活性(compliance)。此外，一旦產生了流經隧道器件的電流，隧道器件上的電壓也能由其Fowler-Nordheim特徵很好地定義。因此，電流源Ipr通過控制流經隧道器件Tpr和Tp1的電流，從而產生節點16處的電壓Vp1。使用電流源Ipr是確保隧道器件Ter、Te1、Tpr和Tp1以一電流級別工作的優選方式，該電流級別足夠高以允許雙傳導並允許反饋電路工作，但足夠低以避免會損壞隧道器件的過度電流。如下更詳細地描述，當電流源Ipr在設置模式結束時被切斷時，電容器Cpr控制流經隧道器件的電流的放電速率。此外，當電路30用於在設置模式期間在電路40內的節點27處生成電壓Vx時，為了實現設Vfgr＝Vfg1＝Vfg0的理想條件，電流源I2r和(圖3的)I2最好合理匹配，電流源Ipr大約是(圖3的)電流源Ip0的兩倍大，電容器Cpr和(圖3的)電容器Cp0合理匹配。此外，HV+在電路30和電路40中是相同的。
本領域的技術人員會認識到，Vp1也可以用一固定源電壓來產生，該固定源電壓比節點17和28處的電壓低大約24到30伏。然而，這一拓撲技術應該謹慎使用，因為Fowler-Nordheim隧道器件內的電流隨著所施加的電壓呈指數變化。特別是，如果電壓差過高，則極高電流會流經隧道器件，而如果電壓差過低，則極低電流會流經隧道器件。極高電流會由於電介質內的快速電荷俘獲而損壞或「耗盡」隧道器件，如果隧道電流過低，則反饋電路將不能把電荷隧穿到fgr上下，因此將不能控制fgr上的電壓。此外，也可能把擦除電極Eer連到一電流源，並且把編程電極Epr連到反饋電路，使得Vp1控制fgr上的電壓。此外，這會要求反饋電路產生一受控的負電壓，該負電壓更難以集成在標準的CMOS過程中。
最後，電路40最好還包括一電路440。電路440最好包括一開關S4，開關S4耦合在節點18和19之間，還包括一MOS電晶體S5，S5耦合在節點18和輸入電壓端子450之間。在設置模式中，開關S4斷開，開關S5導通，使輸入設定電壓Vset可以耦合到控制電容器Cfgr的底板。
在設置模式期間把輸入電壓Vset耦合到端子450使電路40能對浮動柵fgr和fg1之間的電荷水平差異進行編程，該電荷水平差異是Vset的預定函數。此後，在隨後的讀取模式期間，電路40生成一參考電壓，該參考電壓是Vset的預定函數，並且最好等於Vset。特別是，在設置模式期間，在電容器Cfg1上編程的電壓和在浮動柵fg1上編程的電壓相同，因為Cfg1最好在設置模式期間耦合到接地點。而在電容器Cfgr上編程的電壓是Vfgr(理想情況下等於Vfg1)減去Vset。然後，當在設置模式結束時移除功率和Vset時，節點18變為零伏，Vfg1保持不變，但Vfgr等於Cfgr上的電壓，等於(Vfg1-Vset)。因此，在浮動柵fgr和fg1之間存在電荷水平的差異，該差異等於設置模式結束時留在電容器Cfg1和Cfgr上的電荷差異。fgr和fg1之間的這一電荷水平差異是Vset的預定函數，該差異使得在電路40的讀取模式期間在節點19處生成一參考電壓，該參考電壓是Vset的預定函數且最好等於Vset。為了產生等於Vset的一參考電壓，把S5切斷、S4導通，S4把Vset連到節點18，節點18通過Cfgr耦合到fg1。Vout穩定在Vfgr＝Vfg1的電壓，這在節點18＝Vset時出現。
圖9是用於設置一浮動柵的方法90的流程圖，該方法可以在設置模式期間由圖4B的電路30和40來實現。圖10-12說明了Vout、Vp1、Vefb(電路40)、Vfgr和Vfg1的電壓波形，用於參照這些附圖具體實現下面討論的方法90。圖10-12所示四個波形的每一個都是相同的，僅僅修改了一些附圖的電壓坐標軸來說明具體的細節。最好是，Vfg1被設為4伏，使設置模式結束時Vfg1＝Vfgr＝4V。然而，Vfg1可以被設為任一電壓，以便在設置模式期間設置Vfgr。在以下例子中，Vfg1在設置模式期間被設為4V。在圖10-12所示的電路實現中Vin＝4.00V，Vcc＝+5V，HV+約為22V，Ip0、I2和I2r分別約為6nA，Ipr約為12nA，It0和Itr分別約為5nA；Ig0和Igr分別約為20nA。
在步驟91，電路30和40在設置模式的開始時加電，在圖6-8和圖10-12中以時刻t0示出。電路30在此後的某一點接收一輸入設定電壓，例如Vset0，並且在節點27接收到來自電路30的Vx信號，將其送入電路40內電晶體T15的柵極。此外，Vcc被設為+5V，HV+上升到約為+22V的高正電壓，該高正電壓又導通了電流源I2和I2r。最後，電荷泵Ip0和Ipr導通，使這些電流源開始生成它們相應的電流。此後，根據方法90其餘步驟92-96的優選實現方式，電路40可以在約30毫秒內把Vfgr設為Vfg1的約0.5mV範圍內，如圖10-12所示。
在步驟92，電路40使隧道器件Ter、Tpr、Te1和Tp1在相應浮動柵擦除和編程電極間電壓差的控制下、在雙傳導模式下工作，用於修改浮動柵fgr和fg1上的電荷水平。雙傳導在隧道電流流經這四個隧道器件時出現。當電壓差(Vefb-Vp1)至少是兩個隧道電壓或如上所述近似為22V時，隧道電流流經Ter和Tpr兩者，當電壓差(Vx-Vp1)至少是兩個隧道電壓時，隧道電流流經Te1和Tp1。
最好是，電路40以下述方式進行雙傳導。電流源I2和I2r導通，並且開始分別上拉Vx(節點12)和Vefb(節點25)。例如，Vefb在大約0.5毫秒內上升到約18伏。負電流源Ip0和Ipr導通，並且把Vp(節點3)和Vp1(節點16)變為負。相應地，這使，電荷泵Ip0在約2毫秒內逐漸把Vp下降到約-11V電壓，電荷泵Ipr在約2毫秒內逐漸把Vp1下降到約-11V電壓。電流源Ip0控制流經電路30內隧穿器件Tp0和Te0的隧道電流，電流源Ipr控制流經電路40內隧穿器件Ter、Tpr、Te1和Tp1的隧道電流。
電路30產生一Vx信號，該Vx信號由來自上述電路320的反饋所控制。Vx(節點27)導通電晶體T15，電晶體T15把Ve1(節點28)上拉到Vefb以下1個Vt。當Vp1下降到Vp1和Ve1之差為2個隧道電壓的一點時，隧道電流流經隧穿器件Te1和Tp1。一旦隧道電流在Te1和Tp1內流過，浮動柵fg1(節點14)上的電壓就由Vx直接控制，並且首先在設置模式的其餘時間內跟蹤浮動柵fg0上的電壓。
電路40產生一Vefb信號，該Vefb信號以類似於電路30的方式由來自電路430的反饋所控制。Vefb(節點25)導通電晶體T13，電晶體T13把Ver(節點17)上拉到Vefb以下1個Vt。當Vp1(節點16)下降到Vp1和Ver之差為2個隧道電壓的一點時，隧道電流流經隧穿器件Ter和Tpr，fgr(節點15)上的電壓直接由Vefb控制。I2r繼續上拉Vefb，直到Vefb達到Vout+1TV+1Vt，其中1TV是隧道器件TF1上的隧道電壓，1Vt是電晶體T14的閾值電壓。當TF1上存在至少一個隧道電壓時，隧道電流流經TF1，TF1和電晶體T14充當電平移位器件，使Vefb直接由Vout(節點19)所控制。在步驟93，電路40把Vfgr與Vfg1相比較，並且生成一輸出電壓Vout，該輸出電壓Vout是Vfgr和Vfg1之差的函數。然後，電路40在步驟95根據Vout的函數來修改Vefb和Vp1之間的電壓差，電路40重複步驟92到95，直到電路40穩定到一穩態條件，步驟94，Vfgr近似等於Vfg1。這時，電路40在步驟96被下電。作為方法90的結果，浮動柵fgr和fg1分別被設為會隨時間變化而基本保持不變的電荷水平。
圖10-12的電壓波形說明了電路40在步驟92到95期間怎樣運作。從圖10可見，隧道器件Te1和Tp1的雙傳導在約0.5毫秒後出現。在這段時間以前，Vfg1是零伏。然而，一旦隧道電流流經了隧道器件Te1和Tp1，Vfg1就受來自電路30的Vx控制並且與Vx振蕩，且Vfg1跟蹤Vfg0。另一方面，隧道器件Ter和Tpr的雙傳導在稍後一點，約1.5毫秒後出現，這在圖10-12中以t1示出。在時刻t1以前，Vout＝0V，Vefb由I2r上拉，並且上升到約18V，Vfgr不受Vefb控制。一旦隧道電流在時刻t1流經隧道器件Ter、Tpr和TF1電路430就感測到Vfgr不等於Vfg1；Vout是Vfgr和Vfg1之差的函數；Vefb跟隨Vout；Vfgr跟隨Vefb。對於在圖11和12中以時刻t1到時刻t2所示的接下來2.0毫秒，Vfgr根據負反饋環路的函數在Vefb上移和下移時振蕩。此後，負反饋環路使差分級432和增益級434分別穩定到一穩態條件，其中電路430停止振蕩，除了從電荷泵Ipr耦合到電路430的約30mV噪聲，這在圖11和12中示出從時刻t2開始。
在時刻t1開始，增益級434內的電流源Igr產生比電流源I2r所生成電流高得多的一個電流。因此，增益級434能通過接收從電流源I2r經過T14和TF1流到Vout的全部電流來控制Vout。此外，增益級434內的補償電容器C3足夠大，以確保反饋環路是穩定的並且在不到約1毫秒內穩定下來。Vefb內由電晶體T14上的Vt所造成的電平移位和T13內的電壓下降近似匹配。Vefb內由隧道器件TF1上的隧道電壓所造成的電平移位和隧道器件Ter上的電壓下降近似匹配，因此當差分級和增益級穩定時，Vfgr、Vfg1和Vout大約相同。這從圖12可見Vout從時刻t2開始穩定到大約3.7V，反映出從電流源Ipr耦合到浮動柵fgr和fg1的30mV噪聲。
再次參照圖9，一旦電路40在步驟94穩定，使Vfgr近似等於Vfg1，電路40就在步驟96被下電。對電路40下電把擦除和編程電極處的電壓下降到地電壓，如圖10-12從時刻t3開始可見。步驟96可以通過簡單地在時刻t3同時切斷電路30和40內的全部電流和電壓源而執行。然而，一旦Vefb和Vp1回到0V，這可能顯著地影響Vfgr。如上所述，當生成Vp1的負電荷泵為導通時，來自電荷泵Ipr的噪聲限制了把Vfgr設為Vfg1的準確性。這意味著在Vefb和Vp1最初變化到地電壓時，Vfgr可能不等於Vfg1。如果在這一下降開始時Vfgr不等於Vfg1，則在Vp1和Vefb達到0V後，Vfgr不會等於Vfg1。此外，在下降期間，繼續流經隧道器件Te1和Tp1以及流經Ter和Tpr的電流一般不同。這進一步影響了浮動柵fgr和fg1上的最終電荷水平。
為了克服這一限制，從而在Vefb和Vp1變化到地電壓時在浮動柵fgr和fg1上保持相同的電荷水平，擦除和編程隧道器件內的電流在這段時間內必須相同。為了在這些隧道器件內保持相同的電流，每一個隧道器件上的電壓都必須相同，這意味著Vefb和Vx下降到0V的速率必須和Vp1上升到0V的速率相同。而且隧道器件特徵必須合理的匹配。
因而，電路40應該以下述優選方式在步驟96中被下電。一旦電路30和40中的電路320和430以及反饋電路都穩定了一段時間，且設置Vfg0、Vfgr和Vfg1的進一步準確性主要受電荷泵噪聲限制，如t2開始所示，Ip0和Ipr就在t3被切斷以消除泵噪聲。然而，HV+以及電流源I2和I2r保持導通，使得電路30中的反饋電路仍舊有源，並且繼續控制Vx，且電路40內的反饋電路仍舊有源，並且繼續控制Vefb。在負電荷泵被切斷的一點，在電容器Cp0放電時，隧道電流繼續流經隧道器件Te0和Tp0，這又使Vp回到0V。這一隧道電流以及Cp0的電容確定了Vp上的升降速率。類似地，在電容器Cpr放電時，隧道電流繼續流經隧道器件Ter、Te1、Tpr和Tp1，這又使Vp1回到0V。這一隧道電流和Cpr的電容確定了Vp1上的升降速率。
電路30中的反饋驅動Vx，使Vfg0如上所述地設置。首先，假定Vp和Vp1合理接近地彼此跟蹤，則Vfg1跟蹤Vfg0。和電路30中的情況類似，在電路40中，在Vp1上升時，浮動柵fgr上的電壓向上電容性耦合。電路430感測到Vfg1的上移，並且通過反饋電路使Vefb下降到0V。隨著Vefb的下降以及Vp1上升到0V，隧道器件Ter和Tpr內的隧道電流由於其Fowler-Nordheim隧道器件特徵的陡峭斜率而快速下降。由於反饋響應時間直接取決於擦除隧道器件上的電流，因此反饋電路響應在Vefb向地電壓下降時減慢速度。隨著隧道電流的下降，升降速率和反饋響應時間都減慢，Vfgr逐漸接近於Vfg1。
例如，圖12示出Vfgr在30毫秒的設置模式時間內收斂到Vfg1的約0.5毫伏範圍內，通過使下降時間大於30毫秒能夠相對於Vfg1更準確地設置Vfgr。在一段期望準確性級別所確定的一段時間允許Vfgr收斂到Vfg1之後，HV+源電壓以及I2r電流源可以被切斷，例如在時刻t4，而不影響浮動柵fgr和fg1上的電荷。此外，Vcc可以被切斷。
重要的是，反饋電路的響應足夠慢，以確保Vfgr總是略高於Vfg1，因此電路430和反饋電路繼續使Vefb下降。如果Vfgr低於Vfg1且反饋切換了Vefb的升降方向，則反饋系統會開始很緩慢地振蕩，Vfgr會從Vfg1發散，而不是收斂到Vfg1。在Vefb和Vp1已經向地電壓升降了幾伏、且Vfgr很接近於Vfg1之後，通過切斷HV+，Vefb和Vp1可以快速變為0V，如圖10中時刻t4所示，因為隧道器件Ter和Tpr內的電流很低，因此它不再影響浮動柵fgr上的電荷。電容器Cpr必須謹慎設置，以確保在Vp1向地電壓上升時，經過差分級432、增益級434、TF1電平移位和Ter器件一直到浮動柵fgr的反饋路徑能夠使Vefb下降，並且使Vfgr越來越接近於Vfg1。如果電容器Cpr過小，Vp1就很快地上升，通過反饋路徑的延遲使Vefb過慢地下降，Vfgr會上升到Vfg1以上，而不是向Vfg1收斂。如果Cpr過大，則反饋路徑的響應過快，Vefb下降過多，因此Vfgr可能下衝，造成電路緩慢振蕩。如果允許電路430振蕩，Vfgr就會趨於發散，而不是向Vfg1收斂。因而，設計Cpr，使反饋響應時間略慢於Cpr的放電速率。Cpr最好應被設為約2.4pf。
在設置模式結束時，在時刻t4，浮動柵fgr和fg1會繼續保存在設置模式期間在其上編程的電荷水平，由於隨時間變化的電子釋放(detrapping)或電介質釋放(relaxation)而可能的電荷損耗，沒有任何外部電壓施加到電路40。此外，儘管在上例中，Vfgr被設為近似等於Vfg1，然而本領域的普通技術人員會認識到，在本發明另一實施例中，可以配置電路40，使Vfgr被設為是Vfg1的某一其它函數的電壓。
如上所述，一旦在設置模式期間設置了浮動柵fg0，電路30就可以在讀取模式期間被配置為一電壓參考電路或者被配置為具有內嵌電壓參考的比較器電路。同樣，一旦浮動柵fg1和fgr在設置模式期間已設置，電路40就可以在讀取模式期間被配置為一電壓參考電路或者被配置為具有內嵌電壓參考的比較器電路。當電路40被配置為一電壓參考時，它和在電路30被配置為電壓參考時相比，提供了節點19處更為準確的參考電壓。這是因為在電路40中高電壓下降時，通過隧道器件耦合到相應的浮動柵fgr和fg1的任何偏移都是共模的，並且不改變這兩個浮動柵之間的電壓差，因此不改變節點19處的參考電壓。
圖13是在讀取模式中按照電路40一實施例的電路1300的電路圖。最好在讀取模式中使用和用來設置浮動柵fgr和fg1的電路相同的電路40。這也首先使電路中的任何偏移電壓和溫度變化不為零(zero out)。在讀取模式中，高電壓電流和電壓源HV+、Ipr和I2r被切斷，沒有隧道電流流經隧道器件Ter和Tpr，因此這些元件和電容器Cpr從電路40中有效地刪除。同樣，Vx不再輸入到節點27處。因此，電晶體T15斷開，隧道器件Te1和Tp1也有效地從電路40中刪除。此外，由於驅動電路40的反饋環路的電流源I2r不再有源，因此反饋環路也有效地從電路40中刪除。該實施例說明了在開關S4導通、開關S5斷開時所產生的電路，使得控制電容器Cfgr的底板在節點19處耦合到輸出端子1326以形成電路1300的負反饋環路。有了這一負反饋環路後，Vref(節點19)會轉至使電路1300穩定到一穩態條件所必要的電壓，最好使Vfgr＝Vfg1。理想情況下，這在Vref＝Vset時出現。然而，本領域的普通技術人員會認識到，電路40可以在設置模式和讀取模式期間配置，使得讀取模式期間的Vref是Vset的某一其它預定函數。
因此，電路1300包括節點15處的浮動柵fgr和節點14處的第二浮動柵fg1。電路1300中還包括在節點19處耦合在浮動柵fgr和輸出端1326之間的控制電容器Cfgr、以及在節點32處耦合在浮動柵fg1和接地點g1之間的控制電容器Cfg1。電路1300還包括一電路1320，電路1320把浮動柵fgr上的電壓Vfgr與浮動柵fg1上的電壓Vfg1相比較，並且在節點19處生成一輸出電壓Vref，該輸出電壓Vref是浮動柵fgr和fg1上的電荷水平之差的函數。電路1320最好包括一差分放大器(或差分級)1322，差分放大器1322最好被配置成具有和浮動柵fg1耦合的非反相輸入、以及和浮動柵fgr耦合的反相輸入。電路1320還包括一增益級1324，其輸入耦合到節點20，輸出端1326在節點19處。差分級1322對在其輸入端接收到的電壓進行比較，並放大該差異，一般以50到100的因數進行放大。此外，在設置模式結束時，電路1320理想地穩定到一穩態條件，使Vfgr＝Vfg1。
再次參照圖13，差分級1322最好包括增強模電晶體T8、T9、T10和T11。電晶體T8和T9最好是通過布局合理匹配的NMOS電晶體，電晶體T10和T11最好是通過布局合理匹配的PMOS電晶體。NMOS電晶體T8和T9的源極在節點21耦合在一起。NMOS電晶體T8的漏極耦合到節點22，其柵極是浮動柵fgr。NMOS電晶體T9的漏極耦合到節點20，其柵極是浮動柵fg1。PMOS電晶體T10以共漏、共柵的方式耦合到節點22，其源極耦合到節點23。PMOS電晶體T11的柵極耦合到節點22，其漏極耦合到節點20，其源極耦合到節點23。源電壓Vcc一般是3到5伏，它耦合到節點23，電流源Itr耦合在節點21和接地點g1之間，使電晶體T8、T9、T10和T11在讀取模式期間或在預閾值或在線性區域中工作。電流源Itr可以用任何數量的常規電路來實現。
增益級1324最好包括由Vcc加偏壓的PMOS上拉電晶體T12以及電流源下拉負載Igr。電晶體T12的源極耦合到節點23。其柵極在節點20處耦合到差分級上拉電晶體T11，其漏極耦合到節點19。電流源下拉負載Igr耦合在節點19和接地點g1之間。增益級1324最好還包括耦合在節點19和20之間的補償電容器C3。電流源下拉負載Igr最好是使用NMOS電流鏡的有源負載或者是一耗盡器件。通過使用具有相對高輸出電阻的有源電流源，增益級1324能提供約為100的電壓增益。增益級的輸出振幅接近為從地電壓到Vcc的完全軌跡。
有了負反饋環路後，Vref(節點19)會轉至使電路1300穩定到一穩態條件所必要的電壓，最好是Vfgr＝Vfg1。這會在節點19處的電壓Vref在設置模式期間等於Vset值時出現。例如，假設在設置模式期間，Vset保持為2V，電路40穩定到一穩態條件，使Vfgr＝Vfg1＝4V。在關閉功率且移除Vset時的設置模式結束時，Cfg1保持一電荷，其在fg1上生成4V的電壓。然而，Cfgr保持一電荷，其在fgr上生成僅為2V的電壓(4V-Vset)。在讀取模式中，Vref必須為2V，即設置模式中的Vset，以便使電路1300穩定到一穩態條件，使Vfgr＝Vfg1。因此，Vref反映了Cfgr和Cfg1間的電荷水平之差，它是Vset的函數。這樣，電路1300能無須附加的放大器而在節點19處生成任一電壓參考。此外，由於電路被Vcc和Itr所加偏，因此得出的最小功率處在毫微安的範圍內。這相對於現有技術的帶隙參考是顯著的提高。
當電路40如下參照圖13所述被配置為一電壓參考時，和在電路30被配置為電壓參考時由電路30所提供的電壓參考相比，電路40在節點19處提供了一更為準確的參考電壓。這是因為當高電壓在電路40中下降時，任何通過隧道器件耦合到相應的浮動柵fgr和fg1的偏移都是共模的，並且不改變兩個浮動柵之間的電壓差，因此不改變節點19處的參考電壓。
圖14是讀取模式期間按照本發明一優選實施例的電路610。首先，以上述方式把電壓Vset編程到差分雙浮動柵電路40內。在讀取模式期間，電路40以和圖13中電路1300相同的方式簡化為電路610，除了在電路610中開關S4斷開、開關S5導通以外。因此，圖4A的電壓參考電路40簡化為圖14的電壓參考電路610，其中節點436(VOUT)是圖4A的節點436，反饋節點450(Vfb)是圖4的節點450(Vset輸入)。換言之，電路610的這一反饋路徑必須連在電路610外部，而不是使開關S4在讀取模式期間形成內部反饋路徑。注意到，在差分雙浮動柵電路40被製造為一IC時，節點436(Vref)和450(Vfb)一般分別連到晶片上的焊片，例如圖2所示的焊片216和218。
圖15是一浮動柵參考電壓生成器電路712的示意圖，它示出在讀取模式期間，怎樣補償在參考電壓生成器電路的輸出端和一負載的輸入端之間的導電路徑中產生的電壓降，使得參考電壓生成器電路的輸出端處的電壓近似等於期望的參考電壓加上所述電壓降。如下所述，通過把負載輸入端處的電壓電容性地耦合到參考電壓生成器電路的浮動柵、以及通過使參考電壓生成器電路把其輸出端的電壓調節為負載輸入端處電壓的函數，補償了這一電壓降，使得負載輸入端的電壓近似等於參考電壓。按照本發明，負載輸入端處產生的對負載的參考電壓等於原始設定電壓Vset(該電壓Vset已經在設置模式期間耦合到參考電壓生成器電路)，容差為正負10毫伏或更佳。
按照本發明一實施例，電路712包括圖14中的電路610，為了更好的說明電路712的一種實現方式，圖15中的標記和圖14中相同。然而注意到，在該實現方式中，圖15中的節點740和750分別對應於圖14中的節點436和450。圖15所示的電路712包括一運算放大器714，即耦合到增益級的差分放大器。圖14中，差分放大器級處在432，增益級處在434，用於在節點436處生成一輸出電壓。運算放大器714的反相輸入連到電容器Cfgr，其中電容器Cfgr的一個板極由浮動柵fgr形成。浮動柵fgr被配置成運算放大器714的反相輸入(節點15)。電容器Cfgr的另一板極連到節點750。節點14處的電壓Vfg1(即浮動柵fg1上的電壓)對應於圖15所示運算放大器714的非反相輸入。換言之，在一優選實施例中，差分放大器432包括兩個引腳，第一條引腳連到浮動柵fgr，第二條引腳連到第二浮動柵fg1。電路712的反饋電壓Vfb耦合到節點750。電路712所生成的輸出電壓VOUT處在輸出端740。
按照本發明，要補償的電壓降是在電路712的輸出端740和負載734的輸入端(節點)728之間的導電路徑中產生的電壓降，使得負載734輸入端的電壓VLOAD等於由浮動柵參考電壓生成器電路712所生成的參考電壓。這一電壓降標記為ΔV。這一路徑的等效電阻器在圖15中示出為R2。例如，當等效電阻器為零時，在等效電阻器R2上沒有IR下降(ΔV＝0)，於是在讀取模式期間VOUT＝VLOAD＝Vfb＝Vref＝Vset。當R2上有IR下降時，ΔV＝R2*I2，其中ΔV是電壓降，I2是驅動負載734所需的電流。節點728處的電壓因此是VLOAD＝VOUT-ΔV。本發明用於調節VOUT，直到VLOAD＝Vref為止。按照本發明，通過把節點728耦合到節點750，節點728和750間路徑中的電流I3基本為零，因為節點750僅僅耦合到電容器Cfgr。換言之，電路712能使節點750作為用於非常準確地檢測節點728處的電壓的基本為零的電流檢測端子，節點728即負載734的輸入端(這是Kelvin檢測的例子)。也就是，在節點728輸入負載電路734的電壓VLOAD(它等於VOUT-ΔV)也等於節點750處的Vfb。
作為背景，注意到Kelvin檢測是通過補償度量設備的探頭中以及連接點中存在的寄生電阻、而準確度量一設備的電特性的常規方式，所述電特性比如設備的電阻。例如，當使用一典型的歐姆計來度量被測試的設備的電阻時，使用連到設備的探頭把電流傳送過設備。在這兩個探頭間度量所產生的電壓。探頭、連接器以及探頭針到端點的寄生電阻引起IR下降，造成度量設備上的這一電壓、以及所計算的電阻值的誤差。Kelvin檢測將提供給設備的電流從對被測試設備採取的電壓度量中去耦。Kelvin檢測電路一般會有兩組連到設備的探針或導線，例如4線電阻器，其中電流通過一組導線送入，電壓在另一組導線上度量。電壓由一高輸入阻抗電壓計來度量，該電壓計具有可忽略不計的電流。因此，補償了由於探針和連接點而造成的寄生電阻，並且能採取準確的電壓度量。
再次參照本發明，如圖15所示，電路712的輸出端(節點740)和負載734的輸入端728之間的電壓降ΔV可由節點740(VOUT)和節點750(Vfb)之間的電壓差來度量，即Kelvin檢測，這是因為電流I3為零或接近於零，因此在節點728和節點750之間的導電路徑中基本上沒有電壓降。除了檢測ΔV的值以外，本發明通過根據ΔV來調節輸出端740處的VOUT，從而補償了輸入端728處的ΔV，使得VLOAD＝Vref。
如果假定運算放大器714像理想的運算放大器一樣工作，則輸入電壓V+(節點14)和V-(節點15)與輸出電壓VOUT之間的關係給出如下VOUT＝(V+-V-) (公式1)其中.是增益。從圖4A的設置模式結束時開始，電容器Cfgr上的Vfgr～Vfg1以及電壓降(即電平漂移)給出為(Vset-Vfgr)＝Vfb-V-。因為Vfb＝VLOAD＝VOUT-V，V-給出為
V-＝VOUT-(Vset-Vfgr) (公式2)用Vfgr替換Vfg1、用Vfg1替換V+(節點15圖15)，並且用公式2替換公式1內的V-，重新整理得到VOUT＝-(1Vset+V) (公式3)在很大時，例如5000，公式3近似等於VOUT＝Vset+V (公式4)換言之，負載734輸入端的電壓VLOAD是Vref的期望參考電壓，因此它等於VOUT-V＝Vset+V-V＝Vset。因此，電路712所輸出的電壓VOUT提高了電壓降V以調節輸入端728處的電壓VLOAD，實質上減少或消除了電壓降V對於電路712在負載輸入端生成的電壓的效應。結果，在負載734的輸入端向用戶提供了一參考電壓，該參考電壓的值等於目標參考電壓Vref，即Vref＝Vset。
參照圖2和圖15可見，等效電阻器R2在電路712的輸出端(節點740)(圖2未示出)和負載240/734的輸入端244/728之間可以包括以下電阻的一個或多個首先，由於晶片內部的金屬跡線(未示出)，在電壓參考電路的節點740和該電路在其上形成的晶片IC 212的焊片218之間可能有一電阻；其次，在焊片218和相應的IC 210組件引腳224之間有一電阻；最後，在輸出組件引腳224和負載240/734的輸入端244/728之間有一電阻。由於經由電容器Cfgr耦合到浮動柵fgr的電流基本上為零，因此反饋路徑中存在的任何電阻都不會造成任何電壓降。這後一電阻可以包括把節點244/278連到IC組件引腳，例如把節點244/278連到組件引腳222；從引腳222到焊片216的路徑；以及從焊片216到電路712的節點750的路徑(圖2未示出)。
反饋輸入端(即節點750)可以以幾種方式連接，以便有效地補償由這些IR下降的一個或多個所造成的給定的電壓降ΔV。例如，為了提供恰好消除由於晶片IC212的內部金屬跡線引起的很小電阻的IR下降的效應那樣的補償，節點750可以直接連到節點740。如圖2可見，可以如下提供附加的補償。和節點750相對應的焊片216可以連到焊片218，節點740連到焊片218，以便額外補償焊片218和輸出節點740之間的金屬線內的IR下降。如圖2的優選實施例所示，反饋節點750可連線到一分開的反饋組件引腳222。當反饋引腳222直接連到組件引腳224時，可以補償從節點740(Vref)到IC組件引腳224的IR下降，所述IR下降包括內部金屬線的IR下降以及由於焊線234引起的IR下降。當反饋組件引腳222連到節點244/278時，電路712補償了由於線路242內的電流I2流動所造成的、從節點740(VOUT)到節點244/278(負載240/734的VLOAD輸入)的全部IR電壓降。
雖然圖15的浮動柵參考電壓生成器電路712的優選實施例是圖14的電路610，然而也可以構想對於運算放大器714有不同的電路實現方式的其它實施例。關鍵元件是電容器Cfgr所提供的容性反饋包括把這一電容器耦合到一浮動柵。
按照一個優選實施例，如圖13所示，本發明包括一雙浮動柵電路，該電路包括一負反饋環路，在讀取模式中用於生成一輸出參考電壓。然而，本領域的普通技術人員會認識到，本發明也可以在單浮動柵電路內實現，比如圖16所示的經修改的電路30，標記為電路1400，用於在讀取模式期間生成一輸出參考電壓。電路1400包括節點2處的浮動柵fg0，其中在設置模式期間存有電荷，該電荷是輸入電壓Vset的函數，電路1400還包括耦合到fg0的電容器C1。圖16還包括耦合到fg0的電路1410，包括差分級1412和增益級1414。電路1400中的電路1410等同於圖13中的電路320，上面已討論。電路1400還包括已輸出端1416，它耦合到控制電容器C1的底板和節點6，以形成電路1400的負反饋環路。節點1是電晶體T2的柵極，節點1耦合到最好是地電壓的一個預定電壓，電流源It0和Ig0分別耦合在節點8和6與負電壓-V之間，負電壓最好是-5到-10V，它向增益級1414給予從正到負的輸出擺動。有了負反饋環路後，Vref會轉至使電路1410穩定至一穩態條件所必要的電壓，使得Vfg0近似等於V1(節點1處的電壓)，即0V。這最好在Vref＝-Vset時出現。然而，本領域的普通技術人員會認識到，可以配置電路300和1400，使得讀取模式中的Vref是Vset的某一其它函數。
圖17在810示出根據本發明另一實施例的電壓降補償浮動柵參考電壓生成器電路712。按照該實施例，電流驅動器連到電路712的輸出端，以便向負載提供較高的電流電平。來自實施例810中電路712輸出端740的電流I4經由一導電路徑耦合到NPN電晶體820的基極，所述導電路徑具有一等效電阻R3，所述NPN電晶體820被連接作為一雙極射極跟隨器。NPN電晶體820具有一集電極(節點822)到射極(節點824)的電流I5，受到基極(節點816)電流I4所控制。電流I5經由具有一等效電阻R4的導電路徑耦合在節點824和負載830的輸入端826之間。因此，根據本發明這一實施例補償的電壓降ΔV現在包括R3上的IR下降、從電晶體820的基極(節點816)到射極(節點824)的正向偏壓二極體下降、以及R4上的電壓降。因此，在負載830輸入端826處的輸入電壓VLOAD為VOUT-ΔV，即輸出端740處的電壓減去輸出端740和輸入端826間的電壓降。
電晶體820射極跟隨器能使根據實施例810的浮動柵參考電壓生成器電路712以一電流電平向負載提供一非常準確的電壓，該電流電平比由浮動柵參考電壓生成器電路712自身所能提供的電流電平要高得多。ΔV的值不是靜態的，而是隨著負載變化的電流需求而變化。當負載830通過NPN電晶體820牽引了更多電流I5時，基極電流I4上升。結果，電阻器R3和R4上的IR電壓降提高，因此提高了電壓降ΔV(I4)+ΔV(I5)。雖然在電晶體820的基極816到射極824的電壓降保持不變，然而這一電壓的任何小變化都會作為ΔV(I4)的部分被補償。為零補償IR電壓降ΔV(I4)和ΔV(I5)，經由節點750(Vfb)把VOUT-ΔV(I4)-ΔV(I5)反饋回電路712。該分析類似於上面為圖15給出的分析，結果是，節點740處的VOUT上升了ΔV(I4)+ΔV(I5)，即，VOUT＝Vset+ΔV(I4)+ΔV(I5)。因此，調節節點826處的輸入電壓VLOAD成為VOUT-ΔV(I4)-ΔV(I5)＝Vset+ΔV(I4)-ΔV(I4)+ΔV(I5)-ΔV(I5)＝Vset。因而，電壓降對負載830處輸入電壓VLOAd的效應被減少和消除，其方式和上面沒有添加射極跟隨器電路時相同，因此在負載734的輸出端向用戶提供了一參考電壓，該參考電壓的值等於目標參考電壓Vref，即Vref＝Vset。
注意到可以使用本領域公知的功率FET源極跟隨器來代替上述的射極跟隨器電晶體820，以便提供和上述電流驅動器相同的功能。
儘管已經描述了本發明的具體實施例，然而各種修改、更改、可選構造以及等效物也可以包含在本發明的範圍內。所述的發明不限於在特定的具體數據處理環境中工作，而是在多個數據處理環境中自由地工作。此外，儘管已經用一系列特定的事務處理和步驟描述了本發明，然而對於本領域技術人員顯而易見的是，本發明的範圍不限於所述的一系列事務處理和步驟。
因而，說明書和附圖應被視為是說明性的，而不是限制性的。顯然，對它們可以作出添加、刪減、刪除以及其它修改和變化，而不背離在權利要求中提出的本發明的較寬泛的精神和範圍。
權利要求
1.在一系統中，其中參考電壓生成器電路所生成的參考電壓耦合到一負載，所述參考電壓生成器電路包括保存和所述參考電壓相對應的電荷的浮動柵，一種用於對在所述參考電壓生成器電路的輸出端和所述負載的輸入端之間的導電路徑中產生的電壓降進行補償、使得所述輸出端的電壓近似等於所述參考電壓加上所述電壓降的方法，包括把所述負載輸入端的電壓電容性耦合到所述浮動柵；以及使所述參考電壓生成器電路響應於此而工作，以調節所述輸出端的電壓，使得所述負載輸入端的電壓變得近似等於所述參考電壓。
2.如權利要求1所述的方法，其特徵在於，所述輸出端的所述電壓被包括所述浮動柵的差分放大器所調節。
3.在包括一參考電壓生成器的系統中，所述參考電壓生成器包括保存和預定參考電壓相對應的電荷的浮動柵，一種用於在一負載的輸入端生成所述預定參考電壓的方法，所述負載輸入端經由一導電路徑連到所述參考電壓生成器的輸出端，所述方法包括把所述負載輸入端的電壓電容性耦合到所述浮動柵；以及使所述參考電壓生成器響應於所述負載輸入端電壓的值而工作，以調節所述輸出端的電壓，使得所述負載輸入端的電壓變得近似等於所述預定參考電壓。
4.如權利要求3所述的方法，其特徵在於，所述參考電壓生成器包括具有一條引腳耦合到所述浮動柵的差分放大器，其中使所述參考電壓生成器響應於所述負載輸入端電壓而工作的步驟包括使用所述差分放大器把所述參考電壓生成器輸出端電壓調節為一個新的電壓值，該新的電壓值是所述預定參考電壓以及所述輸出端和所述負載輸入端間的電壓降的函數。
5.如權利要求3所述的方法，其特徵在於還包括把所述浮動柵充電到和預定參考電壓相對應的預定電荷的步驟。
6.如權利要求3所述的方法，其特徵在於，所述調節所述輸出端處的電壓的步驟包括把所述電壓調節為等於所述輸出端和所述負載輸入之間的電壓降以及所述預定參考電壓之差，容差在正負10毫伏內。
7.如權利要求3所述的方法，其特徵在於，把所述負載輸入端電壓電容性耦合到所述浮動柵的步驟包括使所述電容器中的一個板極成為所述浮動柵。
8.如權利要求3所述的方法，其特徵在於還包括在所述輸出端和所述負載輸入端之間連接一電流驅動器以便為所述負載提供較高電流電平的步驟。
9.一種用於生成一參考電壓並用於把所述參考電壓耦合到負載的裝置，所述參考電壓生成器補償了在所述參考電壓生成器的輸出端和所述負載的輸入端之間的導電路徑中產生的電壓降，所述電路包括用於把所述負載輸入端的電壓電容性耦合到一浮動柵的電容器；以及在操作上耦合到所述浮動柵的差分放大器，用於響應於所述電容性耦合的負載輸入端電壓來調節所述輸出端處的所述電壓，使得所述負載輸入端的電壓變得近似等於所述參考電壓。
10.如權利要求9所述的裝置，其特徵在於，所述電容器包括兩個板極，其中所述浮動柵是所述板極之一。
11.如權利要求9所述的裝置，其特徵在於，所述差分放大器包括兩條引腳，其中第一條所述引腳連到所述浮動柵。
12.如權利要求11所述的裝置，其特徵在於還包括在所述差分放大器和所述輸出端之間連接的增益級。
13.如權利要求9所述的裝置，其特徵在於，所述差分放大器包括兩條引腳，第一條所述引腳耦合到所述浮動柵，第二條所述引腳耦合到第二浮動柵。
14.如權利要求9所述的裝置，其特徵在於還包括一電流驅動器，它連到所述輸出端用於向所述負載提供較高的電流電平。
15.如權利要求9所述的裝置，其特徵在於，所述電壓降在所述輸出端和所述輸入端之間的電阻負載上生成。
16.如權利要求15所述的裝置，其特徵在於，所述電阻負載包括在所述輸出端和一焊片之間的第一電阻。
17.如權利要求16所述的裝置，其特徵在於，所述電阻負載還包括在所述焊片和一集成電路(IC)組件引腳之間的第二電阻。
18.如權利要求17所述的裝置，其特徵在於，所述電阻負載還包括在所述IC組件引腳和所述輸入端之間的第三電阻。
19.一種用於在負載輸入節點處提供參考電壓以補償輸出節點和所述負載輸入節點之間的電壓降的浮動柵電路，所述電壓降在所述輸出節點和所述負載輸入節點之間的電阻電路中產生，所述浮動柵電路包括第一浮動柵，其上保存了和一預定參考電壓相對應的電荷；電容器，其具有所述第一浮動柵作為一個板極，所述電容器連到所述負載輸入節點；以及連到所述電容器的差分放大器，其中響應於所述負載輸入節點處的電壓，所述差分放大器調節所述輸出節點處的電壓，使得所述負載輸入節點處的電壓變得近似等於所述參考電壓。
20.如權利要求19所述的浮動柵電路，其特徵在於，所述輸出節點包括一IC焊片。
21.如權利要求20所述的浮動柵電路，其特徵在於，所述負載輸入節點包括一IC組件引腳。
全文摘要
提供了一種裝置和方法，用於調節浮動柵參考電壓生成器電路的輸出端處的參考電壓、以便提高負載電路輸入端的參考電壓的準確性。該裝置和方法補償了在參考電壓生成器電路的輸出端和負載電路的輸入端之間產生的電壓降，並且包括一電容器，用於把所述負載電路輸入端的電壓電容性耦合到一浮動柵；以及一差分放大器，其在操作上耦合到所述浮動柵，所述浮動柵響應於電容性耦合的負載電路輸入電壓而工作，以便調節輸出端處的電壓，使得負載電路輸入端的電壓等於參考電壓。
文檔編號G05F3/26GK1745354SQ200480002838
公開日2006年3月8日 申請日期2004年1月27日 優先權日2003年1月28日
發明者W·歐文 申請人:愛克舍股份有限公司