產生正負電壓源的電源電路的製作方法

2023-05-29 03:31:36 2

專利名稱：產生正負電壓源的電源電路的製作方法
技術領域：
本發明涉及產生正負電壓源的電源，具體涉及電源電路的控制，該電源電路產生的電壓源的極性與提供給半導體器件源極電壓的極性相反。
閃速存儲器日益廣泛地被用作為非易失性存儲器件，用來存放程序和數據。在對閃速存儲器中的存儲單元進行編程或擦除時，通常加在存儲單元源極和控制柵極之間的電位差高達16～18V。
直至最近，一般在閃速存儲器中僅使用正電壓源。在該閃速存儲器中，存儲器三極體的源極電位維持在0V時，其控制柵極所加的電壓為16～18V，在這種情況下，與控制柵極連接的線路不得不承受16～18V的電壓，由於為了獲得較大的電壓承受力使單元的規模較大，從而導致晶片尺寸較大。
最近，為降低加在控制柵極正電壓源的電位，在閃速存儲器中也使用負電壓源。例如，若源極電壓為-4V，在控制柵極上加12V的電壓就足以獲得16V的電位差。這使控制柵極以及用於控制柵極的控制電路所承受的電壓顯著地降低，從而減小了閃速存儲器的單元規模和晶片尺寸。由於這個原因，在有閃速存儲器的半導體器件中通常需要負電壓源。


圖1A和圖1B分別表示由使用眾所周知的Fowler-Nordheim(F-N)隧道效應對閃速存儲器的存儲單元進行編程和擦除所提供的電壓。在編程過程中，由於在控制柵極加-9V電壓，在源極加6V電壓，所以從浮置柵極抽出電子，而在擦除過程中，在控制柵極加12V電壓，在源極和接收存儲單元的阱加-4V電壓，所以向浮置柵極注入電子。
如果由於負電壓源的不穩定特性使得負電壓-9V或-4V波動，則從浮置柵極注入或抽出的電子總數隨著負電壓的波動而變化。例如，如果提供的電壓在-4V左右，注入的電子總數比設計量小，則隨著時間的推移，由於電子洩漏引起存儲單元的擦除狀態變為編程狀態。為防止生成錯誤數據，在半導體器件中必須通過穩定負電壓源來克服這個缺點。
日本專利公開JP-A-7-231647中建議在閃速存儲器中使用如圖2所示的電源電路。該電源電路包括產生正電壓源的正電源部分14A和產生負電壓源的負電源部分13A。正電源部分有一個電荷泵17和一個比較器CP2，以對分壓器19A的輸出和參考電壓Vref2進行比較，用於對電荷泵17進行反饋控制，分壓器19A包括的電容C3和C4對電荷泵17的輸出進行分壓。正電源部分14A產生例如12V的正電壓。
負電源部分13A有控制單元10、電荷泵11和包括有串聯的電容器C1和C2的分壓器12A。控制單元10含比較器CP1,CP1對分壓器12A的輸出與參考電壓Vref1進行比較，分壓器12A對電荷泵17和電荷泵11之間的電位差進行分壓，電容器C1和C2的電容設計為使分壓器12A的輸出為正。
如果分壓器12A的輸出電壓高於參考電壓Vref1，則啟動電荷泵11以降低電荷泵11的輸出電壓，反之，如果分壓器12A的輸出電壓低於參考電壓Vref1，則不啟動電荷泵11以阻止其輸出電壓的降低。
根據上述操作，負電源部分13A的輸出電壓NVpp被箝位在一個恆定的負電壓值NVpp上，以便用於對閃速存儲器內存儲單元進行編程或擦除。
在圖2所示的電源電路中，負電源部分13A的輸出電壓NVpp由分壓器12A的輸出反饋控制。在反饋迴路中，正電源部分14A的輸出電壓不穩定，該不穩定從為電源電路所提供的電源被啟動起要經過相當長的持續時間。由於負電源部分13A在正電源部分14A的輸出變穩定之前啟動，在電源開啟之後的過渡過程期間，正電源部分14A和負電源部分13A的輸出都不穩定，這樣就延長了電源穩定的持續時間，在穩定狀態下電源電路產生恆定的負輸出電壓NVpp。
進一步說，如果在對閃速存儲器進行擦除操作時選擇了大量的存儲單元，則有一個大電流從電源電路的輸出端OUT流入這些存儲單元，從而引起負輸出電壓NVpp的波動。儘管這個波動經較長的持續時間後能被比較器CP1扼制，但在過渡狀態期間，負輸出電壓NVpp的波動通過分壓器12A被傳送到正電源部分14A的輸出，同時該輸出也被傳送到比較器CP2的同相輸入端和電荷泵17的輸入端，因此這個傳遞的電壓波動進一步拖延了負輸出電壓NVpp穩定的時間。
本發明的一個目的是提供一種電源電路，該電源電路產生用於閃速存儲器的輸出電壓源，例如上述的負電壓源，該輸出電壓源具有穩定和精確的電壓值。
本發明提供電源電路包括第一電源部分，用於產生具有第一極性的第一電壓源；第二電源部分，用於產生具有與第一極性相反的第二極性的第二電壓源；阻抗變換器，用於接收第二電壓源，以產生輸出阻抗與第一電壓源的輸出阻抗不同的第三電壓源；第一分壓器，用於對第三電壓源和第一電壓源之間的電壓差進行分壓，以產生有第二極性的第一分壓；控制單元，把第一分壓維持在控制第一參考電壓值以控制第一電壓源的電壓。
根據本發明的電源電路，阻抗變換器扼制第一分壓器輸出的變化，因此第一電壓源的波動能在給電源電路供電的電源導通後，於很短的時間內被穩定下來。
參考附圖，從以下的描述中，本發明的上述目的和其他目的，以及本發明特徵和優點將更加明顯。
圖1是說明給閃速存儲器中存儲器單元進行編程和擦除提供電壓的電路圖；圖2是產生負電壓源的常規電源電路圖；圖3是根據本發明實施例的電源電路圖；圖4是圖3中的電荷泵實例的電路圖；現在參考附圖對本發明進行更詳細的描述。附圖中相同結構的部件用相同或相關的參考數字來定義。
參考圖3，根據本發明實施例的電源電路用於閃速存儲器，它包括正電源部分14、負電源部分13和阻抗變換部分15。正電源部分14包括一個差動放大器18、一個輸出電晶體TR1、含有一個漏極與柵極連接在一起的N-溝道電晶體TR3的電壓補償器16、含有串聯電阻R3和R4的分壓器19。輸出電晶體TR1、電壓補償電晶體TR3和分壓器19串聯接在電源線和地線之間。差動放大器18的反相輸入端接到分壓器19的輸出，其同相輸入端接正相參考電壓Vref2，其輸出端接輸出電晶體TR1的柵極。
阻抗變換部分15由源極跟隨器形式的N-溝道電晶體TR2來實現，輸出電晶體TR1的漏極把正電源部分14的輸出電壓傳送給阻抗變換部分15中的電晶體TR2的柵極。
負電源部分13包括一個由比較器CP1實現的控制單元10、分壓器12和電荷泵11。分壓器12包括的串聯電阻R1和R2以及阻抗變換部分15中的N-溝道電晶體TR2順序串聯接在電源線和電荷泵11的輸出端之間。比較器CP1的反相輸入端接參考電壓Vref1，其同相輸入端接分壓器12的輸出，其輸出端接電荷泵11的控制輸入端，電荷泵11的輸出構成負電源部分13的輸出端OUT。分壓器12的輸出是一個正電壓，該正電壓是由對電晶體TR2的漏極和負電源部分13的輸出極之間的電位差進行分壓得到的。電晶體TR2源極電位等於正電源部分14的輸出減去源極跟隨器電晶體TR2的閾值電壓Vth，電晶體TR2的閾值電壓等於電晶體TR3的閾值電壓。
電壓補償電晶體TR3對源極跟隨器電晶體TR2兩端的電壓下降進行補償，通常漏極和柵極連接在一起的MOS電晶體的源極電壓等於柵極電壓減去MOS電晶體的閾值電壓Vth。儘管差動放大器18的作用是不經電壓補償器16而維持輸出節點「C」的電位或輸出電晶體TR1的源極電壓，源極跟隨器電晶體TR2源極電壓或節點「A」的電位也隨著源極跟隨器電晶體TR2的閾值電壓Vth變化而變化，通常TR2的閾值電壓隨著製造工藝和電源電路的環境溫度而變化。通過引入漏極和柵極接在一起的電壓補償電晶體TR3，儘管節點「C」的電位隨著電晶體TR3的閾值電壓Vth變化而變化，節點「A」和節點「B」的電位一起被維持在恆定值。
參考圖4，圖3中所示的電荷泵11包括多個串聯的、順序接在地線和負電源部分13輸出端之間的MOS電晶體Q1、Q2、…Qn，多個電容器C1、C2、…Cn相應於電晶體Q1、Q2、…Qn排列，各MOS電晶體Q1、Q2、…Qn的源極和柵極接在一起。各奇數編號的電容器C1、C3、…Cn-1連接在與Q1、Q3、…Qn-1中相應的一個電晶體的源極和接收時鐘信號φn的第一時鐘線之間，而各偶數編號的電容器C2、C4、…Cn連接在與Q2、Q4、…Qn相應的一個電晶體的源極和反相接收時鐘信號/φn的第二時鐘線之間，反相時鐘信號/φn與時鐘信號φn是互補的。
在電荷泵11的操作中，如果假設圖3中的比較器CP1的輸出為高電平，當在比較器CP1的輸出維持高電平的間隔期間，時鐘信號φn和/φn分別提供給電容器C1、C3、…Cn-1和電容器C2、C4、…Cn。
當時鐘信號φn從低電平上升為高電平時，時鐘信號φn的上升暫時通過奇數編號電容器C1、C3、…Cn-1被傳送，因此節點I、K…的電位或奇數編號電晶體Q1、Q3、…Qn-1的源極電壓隨著時鐘信號φn中時鐘脈衝的振幅從原來的電位值上升，在此瞬間，如果節點I的電位上升的比地電平高，則電晶體Q1導通，把存儲在電容器C1中的電荷傳輸到地。同樣，如果節點K的電位高於節點J的電位，則電晶體Q3導通，把存儲在電容器C3中的電荷傳輸到電容器C2。
當時鐘信號/φn從低電平上升為高電平時，節點J電位按照時鐘信號/φn中時鐘脈衝的振幅從原來的電位值上升，在此瞬間，如果節點J的電位高於節點I的電位，則電晶體Q2導通，把存儲在電容器C2中的電荷傳輸到電容器C1，同樣，存儲在電容器Ci中的電荷被傳輸到電容器Ci-1。
重複上述操作，由於電荷泵11的泵送(pumping)功能，電荷被從輸出端OUT傳輸到地，從而產生一個負電壓源NVpp。
返回圖3，比較器CP1將分壓器12的輸出與反相參考電壓Vref1進行比較，如果分壓器12的輸出比參考電壓Vref1高，則CP1傳送高電平，其結果電荷泵11啟動，以降低負輸出電壓NVpp。如果分壓器12的輸出比參考電壓Vref1低，則CP1傳送低電平，因此電荷泵11停止工作。在這些操作中，負電壓源部分13的輸出電壓NVpp趨於例如-9V並被保持在該電壓值，以用於對閃速存儲器中存儲單元的編程或擦除。
在上述實施例中，接在正電源線和分壓器12之間的阻抗變換電晶體TR2構成的源極跟隨器結構的作用是降低正電壓源的輸出阻抗。因此流過分壓器12的電流在電壓源部分14的輸出電壓中產生的變化較小。
另外，由於在正電壓源部分14中不包括常規電源電路中使用的電荷泵，所以正電壓源部分14的輸出在電源電路啟動後的短時間內變為穩定，因此負電壓源部分13的輸出電壓也在短時間內變為穩定。
阻抗變換部分15作為緩衝放大器工作，因此，由於僅對負電壓源部分13的輸出電壓的變化的影響進行限制，負電壓源部分13輸出端OUT的瞬間電位變化對正電壓源部分14的輸出電壓的影響較小，結果，若由於外部因素導致輸出負電壓NVpp變化，輸出負電壓可在短時間內趨於並穩定在設計電位。
以下具體描述電壓補償部分16的功能。在正電壓源部分14中，差動放大器18的反相輸入端的電位在包括差動放大器18的反饋迴路的作用下，精確地趨於參考電壓Vref2，所以，正電壓源部分14的輸出等於參考電壓Vref2、電阻R3兩端的壓降以及電壓補償電晶體TR3閾值電壓Vth的總和。因此，阻抗變換部分15的電晶體TR2的源極電位等於正電壓源部分14的輸出減去電晶體TR2的閾值電壓Vth,TR2的閾值電壓設計為與電晶體TR3閾值電壓相等，所以，阻抗變換部分15的輸出電位等於閾值電壓Vth加上電阻R3兩端的壓降，不論電源電路的加工工藝條件或環境溫度如何，也不會發生波動。
在上述實施例中，如果阻抗變換部分15的源極跟隨器電晶體的閾值電壓Vth變化很小，則電壓補償電晶體TR3可以省略。在這種情況下，考慮到由閾值電壓Vth引起的電晶體TR2的輸出電壓降低，電阻R3和R4的分壓比值可能被改變，從而節點「A」的電位保持與上述實施例的電位情況相等。
在上述實施例中，由外部半導體器件給電源電路提供正電壓源，因此控制單元10和差動放大器18在正電壓源下工作以產生負的輸出電壓。反之，如果由半導體器件外部給電源電路提供負電壓源，控制單元10和差動放大器18被設計為在負電壓源下工作，以和電荷泵一起產生正的輸出電壓。另外，在本實施例中使用的MOS電晶體可用雙極電晶體替換。在這種情況下，本文中使用「漏極」、「柵極」和「源極」指的是雙極電晶體的「集電極」、「基極」和「發射極」。因此，例如阻抗變換部分15的源極跟隨器電晶體可被射極跟隨器電晶體替代。
由於上述實施例僅作為例子，本發明不被上述實施例所限定，在不超出本發明範圍的情況下，本領域中熟練的技術人員可對本發明容易地作出各種改進或替換。
權利要求
1．一種電源電路，包括第一電源部分，產生第一極性的第一電壓源；第二電源部分，產生與所述第一極性相反的第二極性的第二電壓源；阻抗變換器，接收上述第二電壓源以產生第三電壓源，第三電壓源的輸出阻抗與上述第一電壓源的輸出阻抗不同；第一分壓器，對上述的第三電壓源和上述的第一電壓源之間的電位差進行分壓，以產生有上述第二極性的第一分壓；控制單元，用把上述的第一分壓維持在第一參考電壓的方法來控制上述第一電壓源的電壓。
2．權利要求1中定義的電源電路，其特徵在於上述第二電壓源包括第二分壓器，對上述第二電壓源進行分壓以產生第二分壓；差動放大器，把上述第二分壓維持在第二參考電壓，以控制上述第二電壓源的電壓。
3．權利要求2中定義的電源電路，其特徵在於上述的阻抗變換器由源極跟隨器或射極跟隨器電晶體來實現。
4．權利要求3中定義的電源電路，進一步包括電壓補償電晶體，其接在傳送上述第二電壓源的輸出線和上述第二分壓器之間。
5．權利要求1中定義的電源電路，其特徵在於上述第一電壓源包括一個電荷泵。
6．權利要求1中定義的電源電路，其特徵在於上述第一極性是負極性。
全文摘要
用於閃速存儲器的電源電路，包括:一個正電路部分,用於產生正電壓源;一個源極跟隨電晶體,用於轉換第一電壓源的阻抗;一個負電路部分,用於產生負電壓源,同時把在源極跟隨電晶體的輸出和負電壓源之間的電壓差維持在第一參考電壓。正電路部分包括閾值電壓等於源極跟隨電晶體閾值的電壓補償電晶體。
文檔編號G05F1/56GK1228599SQ9910057
公開日1999年9月15日 申請日期1999年2月3日 優先權日1998年2月3日
發明者金子真輝, 小畑弘之, 天內正和, 加藤一明, 奧悟 申請人:日本電氣株式會社