用於高功率cmos天線開關的系統、方法及設備的製作方法

2023-05-29 03:25:31 5

專利名稱：用於高功率cmos天線開關的系統、方法及設備的製作方法
技術領域：
本發明總的來說涉及天線開關，且更具體地，涉及互補型金屬 氧化物半導體(CMOS)天線開關。
背景技術：
在過去的十年中，無線通信產業經歷了爆炸性的增長，其反過 來又加速了集成電i 各(IC)產業的發展。特別；也，在IC產業中， 已經將諸如低噪聲放大器(LNA)、混頻器、及壓控振蕩器(VCO) 的多種移動應用系統集成到了 CMOS4支術中。兩種關《建的移動應用 組件——功率放大器(PA)和射頻(RF)開關——還沒有在商業 上集成到CMOS 4支術中 然而，IC產業的研究正迅速朝著集成到CMOS 4支術中的功率i文 大器發展。例如，現有的研究表明CMOS功率》文大器是可行的並且 能夠為移動通信4是供大的功率，有可能高達2W。相應i也，當功率 放大器一皮集成到CMOS糹支術中時，將會需要RF開關也集成到 CMOS技術中。
然而，現有的CMOS技術對其應用於RF開關呈現出各種困難。 尤其是，CMOS材料特性(包括由於電子的低運動性而導致的損耗 式襯底和由於p-n結、熱載流子效應而引起的低擊穿電壓)阻礙了 CMOS技術應用於需要多頻帶操作、高功率水平、和/或與其它設備 和電3各的集成的RF開關。

發明內容
本發明的實施例提供了一種CMOS RF開關，CMOS RF開關 可以指CMOS SPDT開關。才艮據本發明的一個實施例，可以使用標 準0.18jum的處理來製作CMOS RF開關，儘管在不背離本發明實 施例的情況下可以-使用其它的工藝。為了在CMOS RF開關的多頻 帶才乘作(例如，約900MHz、 1.9GHz、 2.1GHz等)中才是供高功率
堆疊電晶體應用於4妄收開關(receiver switch )。才艮據本發明的一個 實施例，CMOSR.F開關可以在多頻帶(例如，900MHz、 1.9GHz、 2.1GHz等)提供發射(Tx)才莫式下的更高功率阻斷能力和對接收 開關的較低洩漏電流以及接收(Rx)模式下的低插入損耗。
才艮據本發明的一個示例性實施例，才是出了一種CMOS天線開 關。該CMOS天線開關可以包4舌可以在多個射頻(RF)頻帶下 工作的天線，與天線進行通信的發射開關，以及與天線進行通信的 接收開關，其中，接收開關可以包括多個電晶體，多個電晶體包括 第一電晶體和第二電晶體，其中，第一電晶體包括第一源極、第一 漏極、和第一體襯底，第二電晶體包括第二源極、第二漏極、和第 二體襯底，第一體襯底電連接到第一源極或第一漏極，且第二體襯 底可有選^奪地在電阻和地之間連才妄。
根據本發明的另 一個實施例，提出了 一種用於CMOS天線開關
的方法。該方法可以包4舌^是供可在多個射頻頻帶下工作的天線； 將發射開關和接收開關電連接至天線，其中，接收開關可以包括多 個電晶體，多個電晶體包括第一電晶體和第二電晶體，其中，第一 電晶體包括第一源極、第一漏極、和第一體襯底，以及第二電晶體 包括第二源才及、第二漏4及、和第二體4於底。該方法也可以包4舌將第
一體襯底電連接到第 一源極或第 一漏極，且第二體襯底可有選擇地 在電阻和地之間連接。


這樣總體上描述了本發明，現在將參照附圖，附圖沒有必要按 照比例《會制，其中
圖1A、圖1B、及圖1C示例性示出了根據本發明實施例的接 收開關的簡化操作實例。
動電晶體(body floating transistor )的等4介集總才莫型。 地電晶體(body grounded transistor )的等^f介集總才莫型。
圖3示 電晶體的等價集總模型
圖4A、圖4B、及圖4C示出了根據本發明的另一示例性實施 例的接收開關的簡化操作。
圖5示出了根據本發明的示例性實施例的、在與體開關技術有 關的接收開關的多堆疊結構中的等價集總模型。
圖6示例性示出了根據本發明實施例的、根據以固定頻率的輸 入功率水平以及以小固定功率的輸入頻率、按照OFF狀態設備的阻 抗的4妻收開關仿真結果。
圖7示出了才艮據本發明的示例性實施例的、4要照功率處理能力 的發射開關仿真結果。
圖8示出了根據本發明的示例性實施例的、按照二次諧波性能 的發射開關仿真結果。
圖9示出了根據本發明的示例性實施例的、按照三次諧波性能 的發射開關仿真結果。
具體實施例方式
現在將在下文中參考附圖更具體地描述本發明，在附圖中示出 本發明的一些實施例，4旦並不是所有的實施例。事實上，可以以多 中不同形式來實現這些發明，並且不應該將這些發明解釋為局限於 本文中所列出的實施例；相反，提供這些實施例以使該公開文件滿 足可申請的法律要求。在通篇中相同的標號代表相同的元件。
本發明的實施例可以用於CMOS RF天線開關，CMOS RF天 線開關還可以指SPDTCMOS開關。才艮據本發明的實施例的CMOS RF天線開關可以用於一個或多個多頻帶才喿作、高功率處理、及與 其它裝置和電^各的集成。通常，CMOS RF天線開關可以包括接收
開關和發射開關。4妻收開關可以通過體浮動衝支術利用一個或多個切
換體襯底以及源才及-體或漏極-體(dmin-to-bulk )連4妾，這點將在 下面進一步詳細描述。另夕卜，發射開關可以利用體^j"底調諧-技術 (substrate body tuning technique ), 這點d誇在以下進一步i羊糹田4苗述。
I. CMOS RF天線開關的實施例
現在將參考圖1至圖3描述根據本發明實施例的CMOS RF天 線開關。應該理解，儘管在圖1至圖3中示出了 CMOS RF天線開 關的特定實》包例，^f旦在不偏離本發明實施例的情況下，示出的 CMOS RF天線開關的其它變〗匕可用。
圖1A示出了才艮據本發明的示例性實施例的簡化CMOS RF天 線開關及其糹喿作。才艮據本發明的示例性的實施例，CMOS RF天線 開關可以包4舌發射開關102和*接收開關104。另外，CMOS RF天線 開關可以包4舌用於與發射開關102和^妻收開關104中的至少一個進 行通信的天線100。根據本發明的示例性實施例，天線100可以是 單獨的多模式(例如，RX和TX)多頻帶天線，儘管根據本發明的 其它實施例可以使用多種不同天線。根據本發明的示例性實施例， 接4欠開關104可以由紐4關的(cascaded)或i,疊的(stacked)晶體 管108、 110、 112、及106組成，這些電晶體可以是互補型金屬氧 4匕物半導體(CMOS )。電晶體108可以包括源才及108a、棚4及108b、 漏才及108c、及體一於底108d。電晶體110可以包4舌源才及110a、 4冊才及 110b、漏才及110c、及體襯底110d。電晶體112可以包4舌源4及112a、 才冊才及112b、漏才及112c、及體襯底112d。電晶體106可以包4舌源才及 106a、才冊才及106b、漏才及106c、及體襯底(未示出)。
電晶體108可以具有其連4妄到電晶體110的源4及110a的漏^f及 108c。另夕卜，電晶體110可以具有其連接到電晶體的源極112a的漏 極110c。電晶體112的漏極112c可以連接到接收(RX)塊以處理
從天線100接收到的信號。另外，電晶體112的體襯底112d可以 連4妻到電晶體106的源才及106a。電晶體106的〉屬才及106c可以連4妄 到；也。正々。所—尋要進一步詳細4苗述的，才艮才居示例4生的體開關才支術， 可以在體襯底112d提供至少一個電晶體106,電晶體106作為用於
電晶體112的體襯底開關來進行工作。特別地，根據各個發射(Tx) 模式或接收(Rx)模式是否處於工作狀態，至少一個電晶體106可 被切換到ON狀態或OFF狀態。正如將要根據本發明的示例性實施 例來進行進一步詳細描述的，根據接收開關104處於圖1B所示的 FF狀態還是處於圖1C所示的ON狀態，圖1A中的4妄收開關104 可以產生不同的等^介電^各。
A.發射模式
圖1B示出了根據本發明的示例性實施例的處於OFF (例如， 禁用(disable )、阻礙等)狀態的接收開關104的等〗介電^各。在圖 1B中，可以將接收開關104放置在OFF狀態以4是供與發射開關102 的隔離。在接收開關104處於OFF狀態的情況下，可以從發射(Tx) 塊向天線100提供發射信號。如圖1B所示，在接收開關104處於 FF狀態時，則可以將堆疊電晶體108、 110、 112力丈置在OFF狀態 (例如，打開)，從而提供更高的阻抗。可以將堆疊電晶體106放 置在ON狀態114 (例如，關閉)，從而將電晶體112的體襯底112d 短*接到地，並減少乂人源才及112a流到漏才及112c的洩漏電流的^f言號^各 徑。
在圖IB的結構中，可以將發射(Tx)信號的功率最大化(並 將Tx塊的功率處理能力最大化)。通過控制流向OFF狀態的4妻收 開關104的洩漏電流和接收開關104的級聯開關108、 110、及112 的源糹及到漏才及的擊穿電壓，可以確定發射開關102的功率處理能力。 因此，發射開關102的最大發射功率可以取決於接收開關104的特 性。
應該理解，為了4是高Tx開關102的功率處理能力，可以增加 多堆疊電晶體108、 110、 112的數目以降低每個電晶體108、 110、 112的擊穿負荷。例如，才艮據本發明的另一個實施例，可以級耳關多 於三個的電晶體108、 110、及112。而且應該J裡解，離天線100最 遠的電晶體112能夠控制接收開關104處的洩漏電流。如果最小化 流向Rx^各徑中的OFF狀態開關108、 110、及112的洩漏電流，則 可以/人Tx塊向天線100傳送最大的功率。如上所述，連4妄在i也和 電晶體112的體襯底112d之間的體開關電晶體106可以用於控制 接收開關104處的洩漏電流。更具體地，通過將體開關電晶體106 放置在ON狀態114,可以將從天線100到Rx塊最遠的電晶體112 的體4十底112d才妄地，乂人而減少/人源才及112a流到漏才及112c的洩漏電 流 的信號^各徑。
仍然參考圖1B,當接收開關104處於OFF位置時，堆疊晶體 管108、110可以是體浮動電晶體而堆疊電晶體112可以是體接地晶 體管。圖2A示出了根據本發明的示例性實施例的、諸如圖1B中的 電晶體108、 110的OFF狀態200下的體浮動電晶體的等價集總模 型。圖2B示出了才艮據本發明的示例性實施例的、諸如圖1B中的晶 體管112的OFF狀態202下的體接地電晶體的等價集總模型。根據 本發明的示例性實施例，圖2A和圖2B中的等伯、才莫型包4舌電容器 212、 214、 216、 218以及p-n結二極體204、 206。
當由接收開關104接收天線100處的電壓擺動時，該電壓擺動 可以在堆疊電晶體108、 110、以及112之間進4亍分配。因4匕，最遠 的電晶體112可能只受到天線處的全部電壓^罷動(voltage swing) 的僅三分之一，由此降低了對電晶體112發生源極到漏極擊穿電壓 的可能性。然而，可以理解，如果根據本發明的其它實施例提供了 附加的在前電晶體來減少堆疊電晶體108、 110、 112的負荷，則最 遠電晶體112處的電壓4罷動可以不同，並且可能更小。
如圖2A所示，電晶體108、 110可以是體浮動電晶體。然而， 為了減小向Rx塊的洩漏電流並最大^f匕Tx塊向天線100的功率處理 (power handling),體開關電晶體106可一皮置於ON位置114,以將 體襯底112d連接到地。因此，如圖2B所示，電晶體112可以是體 接地電晶體，該體接地電晶體減少了從源才及112a流到漏極112c的 洩漏電流的^f言號^各徑。
當負電壓4罷動施加於4妄收開關104時，可以導通電晶體112的 p—n糹吉二才及管204、 206，以1"更通過-危過p-n糹吉二才及管204、 206的電 流產生洩漏電流。通過p-n結二極體204、 206導通的結果是可能發 生的負電壓擺動的截耳又，乂人而可以限制Tx塊向天線100的功率處 理能力。然而，由於通過導通p-n結二4及管204的電壓來固定112a 處的電壓電平，/人而防止了由i殳備112在OFF狀態下的溝道 (channel)形成而產生的洩漏電流。事實上，OFF狀態下的多堆疊 電晶體(multi-stacked transistor ) 108、 110、以及112可以分配天線 端的電壓擺動，4吏得最後OFF狀態的電晶體112、由此p-n結二擬^ 管204、 206可能^叉受到天線100處電壓擺動的三分之一。因此， 天線端的總電壓擺動可能不足以使最遠的電晶體112導通p-n結二 極管204、 206。
B.接收模式
圖1C示出了根據本發明的示例性實施例的處於ON (例如， 啟用(enable )、接收等)狀態的接收開關104的等價電路。在圖1C 中，可以將接收開關104放置在ON位置以使接收(RX )塊接收來 自天線100的信號。在4妄收開關104處於開狀態的情況下，可以將 發射開關102;^文置在OFF (例如，禁用、阻礙)狀態以將發射開關 102與接收開關104隔離開。如圖1C所示，在"l妻收開關104處於 ON狀態時，可以將堆疊電晶體106放置在OFF狀態116,從而在 電晶體112的體襯底112d和地(即，體浮動)之間提供等價電阻。
通過這種方式，可以最小化從天線100到RX塊的接收(Rx) ^各徑 的對翁入^員^！ (insertion loss )。
圖3示出了4艮據本發明的示例性實施例的、ON狀態300的體 浮動電晶體的等價集總模型。如上所述，可以在OFF位置116提供 電晶體106以提供體浮動電晶體，如圖3的等價集總^^莫型所示出的 那樣。在圖3中，隨著電晶體112尺寸的增加，在ON300狀態下， 寄生電容器304、 306、 308、 310可以4是供另 一信號3各徑。更具體 地，圖3的ON狀態電晶體可以使ON-電阻302、柵極-漏極電容 器308到4冊極-源才及電容器310、以及漏才及-體(drain-body )電容 器304、以及體-源極電容器306作為信號路徑。如果體襯底(body substrate,襯底體)4妻地，則可能喪失通過電容器304、 306的這些 信號路徑之一，從而增加了插入損耗。因此，當接收開關104處於 ON狀態時，最遠的電晶體112需要處於體浮動狀態(例如，在晶 體管106處於ON狀態116的情況下)，以確保插入損耗的最小化。
II. CMOS RF天線開關的第二實施例
現在參考圖4A至圖4C以及圖5來i侖述具有附加諧波性能和/ 或功率處理能力的CMOS RF天線開關的可選實施例。總的來i兌， 才艮據本發明的示例性實施例的CMOS RF天線開關可以包括源才及-體或漏極-體電連衝妻。
圖4A示出了根據本發明實施例的、另 一接收開關404的簡化 操作。特別是，根據本發明的示例性實施例，接收開關400可以包 括級耳關或堆疊電晶體408、 410、 412、以及406，其可以是CMOS 電晶體。電晶體408可以包4舌源才及408a、棚-才及408b、漏才及408c、 以及體^J"底408d。電晶體410可以包4舌源、才及410a、才冊才及410b、 >漏 才及410c、以及體衝於底410d。電晶體412可以包4舌源、才及412a、片冊才及
14412b、〉為才及412c、以及體^H"底412d。電晶體406可以包4舌源才及406a、 柵極406b、漏才及406c、以及體襯底(未示出)。
電晶體408可以^f吏其漏才及408c連4妻至電晶體410的源才及410a。 另夕卜，電晶體410可以使其漏極410c連接至電晶體412的源極412a。 電晶體412的漏才及412c可以連4妄到才妄收(Rx )塊以處理來自天線 400的接收信號。另夕卜，電晶體412的體襯底412a可以連接到晶體 <f 406的源才及406a。電晶體406的^屬才及406c可以連4妄至'J;l也。類4以 於上面所述的，根據體開關技術的實例，可在體襯底412d上設置 至少一個電晶體406,該電晶體可作為用於電晶體412的村底體開關 操作。
如前面所述，在OFF狀態下，諸如發射開關402的發射開關的 功率處理能力可以取決於諸如接收開關404的接收開關的性能(例 如，洩漏、電壓擊穿等)。另外，可以考慮如下因素天線端400 處的大電壓擺動的容限(allowance) /處理、OFF設備(例如，諸 如4妄收開關404)的高阻4元的維持、以及4妻收開關404中負電壓才罷 動時襯底結二極體的禁用，以保證CMOS開關設計的高功率處理能 力。根據本發明的示例性實施例，可以利用諸如由電晶體408、 410、 412 l是供的多堆疊結構來處理涉及天線端400處的大電壓"t罷動的考 慮因素。特別是，天線端400處的電壓擺動可以在堆疊或級聯晶體 管408、 410、 412之間分配。同樣，才艮才居本發明的實施例，如上所 述，可以利用作為體開關的電晶體406來提高涉及OFF設備的高阻 抗維持的考慮因素。
關的體開關的操作。如圖4B所示，根據本發明的示例性實施例， 作為體開關操作的電晶體406可以將體襯底412d連接到(例如， 短路414)地。另一方面，參考圖4C，根據本發明的示例性實施例，
作為體開關操作的電晶體406可以在體襯底412d和地之間提供電 阻，從而才是供體浮動狀態下的電晶體412。
應該理解，當應用高功率信號的負電壓擺動時，4妄收開關中的 OFF設備的襯底結二極體204、 206的導通可能是增強CMOS開關 的功率處理能力的^f瓦頸之一。4艮據本發明的實施例，如圖4C所示， 在另 一端仍處於體浮動狀態的同時在(i)源才及與體^f底(例如，體) 或(ii)漏才及與體^十底(侈'W口，體)之間的連4妻(侈'W口，連才妄418、 420 )，可以通過處理來自襯底結二極體的不期望的洩漏電流來改進 功率處理能力以及諧波性能。事實上，如圖4C所示，電晶體408、 412可以包括各自的電連接418、 420。根據本發明的示例性實施例， 電連4妄418可以連4妄電晶體408的源才及408a和體4於底408d(例如， 體)。同樣，電連4妻420可以連接電晶體410的源才及410a和體4於底 410d。 4艮據本發明的示例性實施例，電連才妄418、 420可以在各自 的源408a、 410a禾口體^於底408d、 410d之間才是供4豆3各。糹術而，在本 發明的其它實施例中，電連接可以通過電晶體的源極和體襯底之間 的電阻(例如，小電阻)來實現。在本發明的另一可選實施例中， 可以提供電連接，以使電晶體的漏極連接至體襯底(例如，體)。
應該理解，在通過三個堆疊電晶體408、 410、 412的4妄收開關 404中，源才及與體或漏才及與體連4妄418、 420可以應用於天線400側 上的第一電晶體408和第二電晶體410。在本發明的示例性實施例 中，最接近Rx塊的第三電晶體412可能不包括源極與體或漏極與 體連接。相反，如上所述，根據本發明的示例性實施例，第三晶體 管412可以包括作為體開關操作的、能夠將第三電晶體412置於體 浮動狀態的電晶體406。
圖5示出了根據本發明的示例性實施例的、通過體浮動技術利 用源極與體或漏極與體連接的接收開關的等價集總元件模型500。 重新參考圖2A至圖2B,在示例性體浮動:技術中，可以存在兩個結
二極體204、 206---個用於源極與體結二極體204且另一個用於
漏才及與體結二才及管206。當具有高功率的負電壓擺動應用於OFF狀 態下的CMOS開關時，在OFF狀態下，這兩個二才及管204、 206可
產生向接收開關的不期望的洩漏電流。圖5示出了如果體襯底(例 如，電晶體408、 410的體襯底)連接到源極或漏極而未連接到該 體的另一端(例如，電晶體412的另一端)保持處於體浮動狀態， 則可以禁用集總元件等價模型中的結二極體之一和結電容器之一。 因此，如圖5所示，由於襯底結二極體的禁用以及襯底結中的寄生 電容的降低，所以在OFF狀態下，可以P爭低Rx開關中的洩漏電流， 該襯底結二才及管趨向於用作天線端處的高功率電壓擺動的電流源。
能力要高於僅具有體浮動技術的功率處理能力。 III.仿真結果
才艮據本發明的示例性實施例，圖6示出了如圖1C中的利用體 浮動衝支術的CMOS開關的第一 OFF狀態阻抗602,以及如圖4C中 的附加利用源極與體連接技術的CMOS開關的第二 OFF狀態阻抗 604。如圖6所示，第一 OFF狀態阻抗602和第二 OFF狀態阻抗 604可以根據操作頻率和/或輸入功率水平而變化。4艮據本發明的示 例性實施例，第一 OFF狀態阻抗602中的變化可能歸因於寄生電容。 另一方面，第二 OFF狀態阻抗604中的變^匕可能歸因於寄生電容以 及負電壓擺動時結二才及管的導通。
在本發明的示例性實施例中，接收開關(例如，接收開關404) 的OFF狀態阻抗的變化可以影響功率處理能力以及Tx開關(例如， Tx開關402 )處的i皆波性能。在通過以固定l敘入功率掃描頻率完成 的小信號仿真中，如在圖1A和圖4A中，上述兩種不同結構類型 具有幾乎相同的OFF狀態阻抗。然而，根據本發明的示例性實施例， 在通過以固定頻率掃描輸入功率完成的大信號仿真的情況下，第一
OFF狀態阻抗602 (例如，l吏用體浮動才支術的CMOS開關)示出了 與第二 OFF狀態阻抗604(例如，在具有源極和體襯底之間連接418、 420的CMOS開關)不同的趨勢。特別是，在較高RF輸入功率情 況下，第二 OFF狀態阻抗604高於第一 OFF狀態阻抗602。隨著 輸入功率增加，由於OFF狀態阻抗的變化以不同方式下降，因此利 用體源極連接的開關可以比僅利用體浮動^支術的開關具有更高的 功率處理能力以及更好的諧波性能。
圖7示出了根據本發明的示例性實施例的、用於多頻帶發射開 關的操作實例的仿真結果。特別是，圖7示出了在接收開關使用體 浮動技術時(如圖1A所示)發射開關的第一功率處理能力702。 同樣，圖7也示出在接收開關使用源極與體連接技術時(如圖4A 所示)發射開關的第二功率處理能力704。
圖8示出了4艮據本發明的示例性實施例的、用於多頻帶發射開 關的操作實例的仿真結果。特別是，圖8示出了在接收開關使用體 浮動才支術時(如圖1A所示)發射開關的二次諧波性能802。同樣，
發射開關的二次諧波性能804。
圖9示出了根據本發明的示例性實施例的、用於多頻帶發射開 關的才乘作實例的仿真結果。特別是，圖9示出了在接收開關使用體 浮動技術時(如圖1A所示)發射開關的三次諧波性能卯2。同樣， 圖9示出了在接收開關使用源極與體連接技術時(如圖4A所示) 發射開關的三次諧波性能904。
對於能夠理解上述描述和相關附圖所一是供的教導的本領域才支 術人員來說，可以認識本文中所給出的本發明的許多改進和其它實 施例。因此，應該理解本發明不局限於所鄉會出的特定實施例，並且 改進和其它實施例也包括在所附權利要求的範圍內。儘管本文中使
用了特定術語，但是它們只是一般的和描述意義上的使用，並且不 用於限制的目的。
權利要求
1.一種CMOS天線開關，包括可在多個射頻(RF)頻帶下工作的天線；與所述天線進行通信的發射開關；以及與所述天線進行通信的接收開關，其中，所述接收開關包括多個電晶體，所述多個電晶體包括第一電晶體和第二電晶體，其中，所述第一電晶體包括第一源極、第一漏極、和第一體襯底，所述第二電晶體包括第二源極、第二漏極、和第二體襯底，所述第一體襯底電連接到所述第一源極或所述第一漏極，以及所述第二體襯底可有選擇地連接在電阻和地之間。
2. 根據權利要求1所述的天線開關，其中，所述第一漏極連接到 所述第二源才及，以及所述第二漏才及連^妻到至少 一個4妻收塊。
3. 根據權利要求2所述的天線開關，其中，所述多個電晶體包括 第三電晶體，所述第三電晶體具有第三源極、第三漏極、以及 第三體襯底，其中，所述第三體襯底電連接到所述第三源極或 所述第三漏極，以及所述第三漏極電連接到所述第 一源才及。
4. 根據權利要求1所述的天線開關，其中，所述多個電晶體包括 在所述電阻和地之間可選擇地連接所述第二體襯底的體襯底
5.根據權利要求1所述的天線開關，其中，所述電阻包括所述體 襯底開關的OFF狀態電阻。開關。
6. 才艮據權利要求4所述的天線開關，其中，所述第二體襯底包括r 第三源極和第三漏極，其中，所述第三源極連接到所述第二體 襯底，以及所述第三漏極連4妄到地。
7. 根據權利要求4所述的天線開關，其中，在發射(Tx)模式 期間，所述發射開關被啟用，所述接收開關被禁用，並且所述 體襯底開關被啟用，以將所述第二體襯底連接到地，從而最小 化洩漏電流，以防止所述^妄收開關中的溝道形成。
8. 根據權利要求4所述的天線開關，其中，在接收(Rx)模式 期間，所述發射開關被禁用，所述接收開關被啟用，並且所述 體襯底開關被禁用，以在所述第二體襯底和地之間提供所述電 阻，從而形成4妻收信號的信號if各徑。
9. 根據權利要求1所述的天線開關，其中，所述多個電晶體包括 ,皮級:眹在一起的互補型金屬氧化物半導體(CMOS)。
10. 根據權利要求1所述的天線開關，其中，具有電連接到所述第 一源極或所述第一漏極的所述第一體襯底的所述第一電晶體 離所述天線最近。
11. 一種用於CMOS天線開關的方法，包4舌4是供可在多個射頻頻帶工作的天線； 將發射開關和接收開關電連接至所述天線，其中，所述接收開關包括多個電晶體，所述多個電晶體 包括第一電晶體和第二電晶體，其中，所述第一電晶體包括第 一源極、第一漏極、和第一體襯底，以及所述第二電晶體包括 第二源才及、第二漏4及、和第二體襯底；將所述第 一體襯底電連接到所述第 一源極或所述第 一漏極；以及可選4奪地將所述第二體村底連接在電阻和地之間。
12. 根據權利要求11所述的方法，其中，所述第一漏極連接到所 述第二源一及，以及所述第二漏才及連^妄到至少 一個糹妻收塊。
13. 根據權利要求12所述的方法，其中，所述多個電晶體包括第 三電晶體，所述第三電晶體具有第三源極、第三漏極、和第三 襯底，以及所述方法還包4舌將所述第三體襯底電連接到所述第三源極或所述第三漏 極，以及所述第三漏極電連接到所述第一源極。
14. 根據權利要求11所述的方法，其中，可選擇地連接包括利用 體村底開關可選擇地將所述第二體襯底連接在電阻和地之間。
15. 根據權利要求14所述的方法，其中，所述電阻包括所述體襯 底開關的OFF狀態電阻。
16. 根據權利要求14所述的方法，其中，所述第二體襯底包括第 三源極和第三漏才及，其中，所述第三源才及連接到所述第二體襯 底，以及所述第三漏極連接到地。
17. 根據權利要求14所述的方法，其中，在發射(Tx)模式期間， 所述發射開關4皮啟用，所述4妄收開關^皮禁用，並且所述體襯底 開關被啟用，以將所述第二體襯底連接到地，從而最小化洩漏 電流,以防止所述4妄收開關中的溝道形成。
18. 根據權利要求14所述的方法，其中，在接收(Rx)模式期間， 所述發射開關一皮禁用，所述4妻收開關4皮啟用，並且所述體4於底 開關被禁用，以在所述第二體襯底和地之間提供所述電阻，/人 而形成接收信號的信號^各徑。
19. 根據權利要求11所述的方法，其中，所述多個電晶體包括被 糹及if關在一起的互一卜型金屬氧4b物半導體(CMOS)。
20. 根據權利要求11所述的方法，其中，具有電連接到所述第一 源極或所述第一漏極的所述第一體襯底的所述第一電晶體離 所述天線最近。
全文摘要
本發明的實施例可以用於提供CMOS天線開關，CMOS天線開關可以指CMOS SPDT開關。根據本發明的實施例，CMOS天線開關可以在大約900MHz、1.9GH、以及2.1GHz的多個頻率下工作。CMOS天線開關可以包括接收開關和發射開關。接收開關可以通過體浮動技術利用具有體襯底開關和源極與體連接的多堆疊電晶體，以通過防止設備在OFF狀態下的溝道形成來阻斷來自發射路徑的高功率信號，並且保持接收路徑的低插入損耗。CMOS天線開關的示例性的實施例可以在兩個頻帶(例如，900MHz和1.9GHz和2.1GHz)提供35dBm P1 dB。另外，根據本發明示例性的實施例可得到對開關的-60dBc的二次諧波和高至28dBm的三次諧波的輸入功率。
文檔編號H01P1/15GK101192695SQ20071019547
公開日2008年6月4日 申請日期2007年11月30日 優先權日2006年12月1日
發明者喬伊·拉斯卡爾, 安敏植, 張在浚, 李彰浩, 禹王命, 金學善 申請人:三星電機株式會社