內存晶片的組裝構造的製作方法
2023-05-28 18:52:21 1
專利名稱：內存晶片的組裝構造的製作方法
技術領域：
本實用新型涉及一種關於半導體內存組件、內存晶片、內存模塊、和部分損壞內存組件的構造。
由於半導體組件晶片培植過程中的優良率的限制，一塊半導體內存晶片通常包含部分損壞的內存組件。這些損壞的內存組件，由於內部損壞的程度已超過了在組件晶片培植過程中所能維修的能力範圍以外，因此被判斷為不可使用。的這些損壞的內存組件可依照損壞的數據的位置分類。以八位的內存組件而言，一共有255種損壞的內存組件。由於損壞內存組件的種類如此之多，使得有關這些內存組件的處理、分類，和組裝的問題，更為複雜。
本實用新型的目的是提供一種內存晶片或模塊的組裝構造，以便使用部分損壞的內存組件來組成可用的內存晶片或模塊，使之符合指定的規格。
本實用新型的又一目的是提供一種內存晶片或模塊的組裝構造，可使部分損壞的內存組件中的未損壞內存數據位被運用到最大限度。
本實用新型的另一目的是提供一種內存晶片或模塊的組裝構造，可簡化內存晶片或模塊的處理、分類、和組裝。
本實用新型的再一目的是提供一種內存晶片或模塊的組裝構造，可減少損壞內存組件的種類。
本實用新型的目的是這樣實現的其特徵在於包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，其中至少有一個部分損壞，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一個搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；其中對於某第一個損壞的次組裝，有某第二個損壞的次組裝，致使對於第一個次組裝中的每一個損壞的次組裝數據位點，就有一個可用的次組裝數據位點在第二個次組裝的相對位置上；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個連接裝置，被搭配到該組裝數據位點上。
其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
其中更包括一個電路連接基礎，該連接基礎也可用於不同類別的部分損壞內存，各有其不同組合的損壞數據位點，該連接基礎可能為一印刷電路板，或一顆粒封裝的基座。
本實用新型的目的也可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中至少有一個次組裝數據位點，該位點並未經過一個低阻抗裝置而被搭配一個組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上。
其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
本實用新型的目的還可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點並未經過一個連接裝置而被搭配一個次組裝數據位點上。
其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
本實用新型的目的又可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點經過一個連接裝置，被搭配到一個次組裝數據位點上，而該次組裝數據位點卻並非該組件數據位點的相對位置。
其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
本實用新型的目的更可以是這樣實現的包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個第一種連接裝置，被搭配到該組裝數據位點上；其中對於每一個第一種連接裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過第二種連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點經過一個第二種連接裝置，被搭配到一個次組裝數據位點上，而該次組裝數據位點卻並非該組件數據位點的相對位置。
本實用新型的目的也可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件，至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上；其中至少有一個組件數據位點，該位點並未經過一個連接裝置而被搭配一個組裝數據位點上。
本實用新型的目的也可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件，至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上；而該組裝數據位點卻並非該組件數據位點的相對位置。
本實用新型的目的也可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組裝，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中至少有第一個組件數據位點，經過一個連接裝置，被搭配到一個組件數據位點上；其中至少有一個第二組件數據位點，並未經過一個連接裝置，而被搭配到任何組裝數據位點上。
本實用新型的目的也可以是這樣實現的包括有包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(c)一個組裝搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件數據位點，就有至少一個組裝數據位點，經過一個連接裝置，被搭配到該組裝數據位點上；其中至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上，而該組裝數據位點卻並非該組件數據位點的相對位置。
本實用新型的目的也可以是這樣實現的包括有(a)一至多個組裝數據位點作為輸入或輸出；(b)一個內存儲存格矩陣，內有至少有一個損壞的數據位，並含有一至多個矩陣數據位點作為輸入或輸出；(c)一個搭配裝置，用以將矩陣數據位點搭配到顆粒數據位點；其中至少有一個第一個顆粒數據位點，經過一個連接裝置，被搭配到一個矩陣數據位點；其中至少有一個第二個顆粒數據位點，並未經過一個連接裝置，而被搭配到任何矩陣數據位點。
下面結合實施例說明本實用新型的構造、特性及功能
圖1是一般內存晶片的構造圖。
圖2是本實用新型所舉例說明的內存晶片構造圖。
圖3是本實用新型所舉例說明的另一種內存晶片構造圖。
圖4是本實用新型所舉例說明的第三種內存晶片構造圖。
圖5是本實用新型所舉例說明的內存晶片構造圖包涵了兩個內存組件。
圖6是本實用新型所舉例說明的另一內存晶片構造圖包涵了兩個內存組件。
圖7是一般內存模塊的構造圖。
圖8是本實用新型所舉例說明的內存模塊構造圖。
圖9是本實用新型所舉例說明如圖8的內存模塊中的一種部分構造圖。
圖10是本實用新型所舉例說明如圖8的內存模塊中的另一種部分構造圖。
本實用新型將就所附的圖標，舉例說明敘述如下圖1為一般內存晶片的構造圖。內存組件101包含組件數據位點102，內存地址控制單元103，和內存儲存格矩陣104。組件數據位點102連接到晶片數據位點105。
圖2為本實用新型所舉例說明的內存晶片構造圖。在內存組件201中，內存儲存格矩陣202包含損壞的內存儲存格在內存區域203、204、205、和206中。
相對於內存組件數據位點211、213、214、216、和217的內存數據位被認定為合用的，因為其中未包含損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點220、221、222、223、和224，各自經由一個連接裝置。在此舉例說明中，該連接裝置為聯機製造過程中的金屬線。
相對於內存組件數據位點210、212、和215的內存數據位被認定為損壞的，因為其中至少包含一個損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點225、226、和227，各自經由一個切斷裝置。在此舉例說明中，該切斷裝置為聯機製造過程中的無線路狀態。
圖3為本實用新型所舉例說明的另一種內存晶片構造圖。在內存組件301中，內存儲存格矩陣302包含損壞的內存儲存格在內存區域303、304、305、306、和307中。
相對於內存組件數據位點310、312、和315的內存數據位被認定為合用的，因為其中未包含損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點325、326、和327，各自經由一個連接裝置。在此舉例說明中，該連接裝置為聯機製造過程中的金屬線。
相對於內存組件數據位點311、313、314、316，和317的內存數據位被認定為損壞的，因為其中至少包含一個損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點320、321、322、323、和324，各自經由一個切斷裝置。在此舉例說明中，該切斷裝置為聯機製造過程中的無線路狀態。
圖4為本實用新型所舉例說明的內存晶片構造圖。在內存組件401中，內存儲存格矩陣402包含損壞的內存儲存格在內存區域403、404、405、和406中。
相對於內存組件數據位點411、413、414、416、和417的內存數據位被認定為合用的，因為其中未包含損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點421、423、424、426、和427，各自經由一個連接裝置。在此舉例說明中，該連接裝置為聯機製造過程中的金屬線。
相對於內存組件數據位點410、412、和415的內存數據位被認定為損壞的，因為其中至少包含一個損壞的內存儲存區域。這些數據位點被搭配到晶片的數據位點420、422、和425，各自經由一個切斷裝置。在此舉例說明中，該切斷裝置為聯機製造過程中的無線路狀態。
圖5為本實用新型所舉例說明的內存晶片構造圖包含了兩個內存組件。數據位搭配單元501將內存組件503的組件數據位點502搭配到選擇好的組裝數據位點504，所使用的搭配裝置類似於圖2。它同時也將內存組件506的組件數據位點505搭配到剩餘的組裝數據位點，所使用的搭配裝置類似於圖3。
圖6為本實用新型所舉例說明的內存晶片構造圖包含了兩個內存組件。數據位搭配單元601將內存組件603的組件數據位點602搭配到選擇好的組裝數據位點604，所使用的搭配裝置類似於圖4。它同時也將內存組件606的組件數據位點605搭配到剩餘的組裝數據位點，所使用的也是類似的搭配裝置。
圖7為一般內存模塊的結構圖。內存模塊數據位點701連接到內存組件702的對應晶片數據位點。此一組合構成一個內存單元703。此內存模塊合計包含八個這樣的內存單元。此內存模塊安裝於一個印刷電路板704上，該電路上有一連接器705和其它是統組件相連接。
圖8為本實用新型所列舉說明的內存模塊構造圖。數據位搭配單元804將第一個內存晶片802和第二個內存晶片803的晶片數據位點搭配到內存模塊的數據位點801。此一組合構成一個內存單元805。此內存模塊合計包含八個這樣的內存單元。此內存模塊安裝於一個印刷電路板806上，該電路上有一連接器807和其它系統組件相連接。
圖9為本實用新型所舉例說明如圖8的內存模塊中的一種部分構造圖。數據位搭配單元904將第一個內存晶片902和第二個內存晶片903的晶片數據位點搭配到內存模塊的數據位點901。
對第一個內存晶片902而言，內存晶片的數據位點920、921、922、923、924、925、926，和927，被搭配到內存模塊的數據位點940、941、942、943、944、945、946、和947，各自經由一個連接裝置。在此舉例說明中，該連接裝置為低電阻值的電阻器。然而，只有內存晶片的數據位點920、921、922、923、和924，在第一個內存晶片902之內，有被搭配到內存組件的數據位點上，如同圖2所示。
對第二個內存晶片903而言，內存晶片的數據位點930、931、932、933、934、935、936、和937，也被搭配到內存模塊的數據位點940、941、942、943、944、945、946、和947，各自經由一個連接裝置。在此舉例說明中，該連接裝置為低電阻值的電阻器。然而，只有內存晶片的數據位點935、936、和937，在第二個內存晶片903之內，有被搭配到內存組件的數據位點上，如同圖3所示。
圖10為本實用新型所舉例說明如圖8的內存模塊中的另一種部分構造圖。數據位搭配單元954將第一個內存晶片952和第二個內存晶片953的晶片數據位點搭配到內存模塊的數據位點951。
對第一個內存晶片952而言，內存晶片的數據位點971、973、974、976、和977，被搭配到內存模塊的數據位點991、993、994、996、和997，各自經由一個連接裝置。在此舉例說明中，該連接裝置為低電阻值的電阻器。內存晶片的數據位點970、972、和975，被搭配到內存模塊的數據位點990、992、和995，各自經由一個切斷裝置。在此舉例說明中，該切斷裝置為無線路狀態。
對第二個內存晶片953而言，內存晶片的數據位點980、982、和985，被搭配到內存模塊的數據位點990、992、和995，各自經由一個連接裝置。在此舉例說明中，該連接裝置為低電阻值的電阻器。內存晶片的數據位點981、983、984、986、和987，被搭配到內存模塊的數據位點991、993、994、996、和997，各自經由一個切斷裝置。在此舉例說明中，該切斷裝置為無線路狀態。
權利要求1.一種內存晶片或模塊的組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，其中至少有一個部分損壞，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一個搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；其中對於某第一個損壞的次組裝，有某第二個損壞的次組裝，致使對於第一個次組裝中的每一個損壞的次組裝數據位點，就有一個可用的次組裝數據位點在第二個次組裝的相對位置上；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個連接裝置，被搭配到該組裝數據位點上。
2.如權利要求1所述的內存組裝構造，其特徵在於其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
3.如權利要求1所述的內存組裝構造，其特徵在於其中更包括一個電路連接基礎，該連接基礎也可用於不同類別的部分損壞內存，各有其不同組合的損壞數據位點，該連接基礎可能為一印刷電路板，或一顆粒封裝的基座。
4.一種內存晶片或模塊的組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中至少有一個次組裝數據位點，該位點並未經過一個低阻抗裝置而被搭配一個組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上。
5.如權利要求4所述的內存組裝構造，其特徵在於其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
6.一種內存晶片或模塊的組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點並未經過一個連接裝置而被搭配一個次組裝數據位點上。
7.如權利要求6所述的內存組裝構造，其特徵在於其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
8.一種內存晶片或模塊的組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個低阻抗裝置，被搭配到該組裝數據位點上；其中對於每一個經過低阻抗裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過一個連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點經過一個連接裝置，被搭配到一個次組裝數據位點上，而該次組裝數據位點卻並非該組件數據位點的相對位置。
9.如權利要求8所述的內存組裝構造，其特徵在於其中該連接裝置為一金屬線，一封裝接線，一低阻抗材料，一低電阻值的電阻器，一零電阻值的電阻器，一邏輯電路，也可能受控制於其它信號。
10.一種內存晶片或模塊的組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存次組裝，每個次組裝含有一至多個次組裝數據位點作為輸入或輸出；(c)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(d)一個次組裝搭配裝置，用以將次組裝數據位點搭配到組裝數據位點；(e)一個組裝搭配裝置，用以將組件數據位點搭配到次組裝數據位點；其中對於每一個組裝數據位點，就有至少一個次組裝數據位點，經過一個第一種連接裝置，被搭配到該組裝數據位點上；其中對於每一個第一種連接裝置而被搭配一個組裝數據位點上的次組裝數據位點，就有一個組件數據位點，該位點經過第二種連接裝置，被搭配到該次組裝數據位點上；其中至少有一個組件數據位點，該位點經過一個第二種連接裝置，被搭配到一個次組裝數據位點上，而該次組裝數據位點卻並非該組件數據位點的相對位置。
11.一種內存晶片組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件，至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上；其中至少有一個組件數據位點，該位點並未經過一個連接裝置而被搭配一個組裝數據位點上。
12.一種內存晶片組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件，至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上；而該組裝數據位點卻並非該組件數據位點的相對位置。
13.一種內存晶片組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組裝，其中至少有一個部分損壞，每個組件含有一至多個組件數據位點作為輸入或輸出；(c)一個組件搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中至少有第一個組件數據位點，經過一個連接裝置，被搭配到一個組件數據位點上；其中至少有一個第二組件數據位點，並未經過一個連接裝置，而被搭配到任何組裝數據位點上。
14.一種內存晶片組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一至多個內存組件，其中至少有一個部分損壞，每個組件含有一至多個組裝數據位點作為輸入或輸出；(c)一個組裝搭配裝置，用以將組件數據位點搭配到組裝數據位點；其中每一個組件的組件數據位點的數目，和對應的組裝數據位點的數目相同；其中對於每一個組件數據位點，就有至少一個組裝數據位點上；經過一個連接裝置，被搭配到該組裝數據位點上；其中至少有一個組件數據位點，經過一個連接裝置，被搭配到一個選擇好的組裝數據位點上，而該組裝數據位點卻並非該組件數據位點的相對位置。
15.一種內存晶片組裝構造，其特徵在於包括(a)一至多個組裝數據位點作為輸入或輸出；(b)一個內存儲存格矩陣，內有至少有一個損壞的數據位，並含有一至多個矩陣數據位點作為輸入或輸出；(c)一個搭配裝置，用以將矩陣數據位點搭配到顆粒數據位點；其中至少有一個第一個顆粒數據位點，經過一個連接裝置，被搭配到一個矩陣數據位點；其中至少有一個第二個顆粒數據位點，並未經過一個連接裝置，而被搭配到任何矩陣數據位點。
專利摘要一種內存晶片的組裝構造,是組合內存組件的方法和構造,其至少包括有:一至多個組裝數據位點作為輸入或輸出;一至多個內存次組裝,其中至少有一個部分損壞,每個次組裝含有一至多個次組裝數據位點作為輸入或輸出;一個搭配裝置,用以將次組裝數據位點搭配到組裝數據位點;該構造可達到使用部分損壞的內存組件來組成可用的內存晶片或模塊,該晶片或模塊能符合指定的全部或部分規格。
文檔編號G11C29/00GK2450783SQ0025470
公開日2001年9月26日 申請日期2000年9月22日 優先權日1999年11月19日
發明者陳漢平 申請人:陳漢平