用於集成電路運行參數監測的裝置和具有運行參數監測裝置的集成電路的製作方法
2023-05-28 16:45:21 1
專利名稱：用於集成電路運行參數監測的裝置和具有運行參數監測裝置的集成電路的製作方法
技術領域：
總的來說，本發明涉及一種用於集成電路運行參數監測的裝置。
背景技術：
作為運行參數尤其考慮集成電路的運行電壓或者說電源電壓和/或運行溫度。為了使集成電路(IC)可以安全地運行，須維持運行參數例如電源電壓和/或運行溫度的極限值。當例如低出或超出允許或規定的電源電壓極限值時，則無法確保IC無錯誤的運行。如在電源電壓過小時也應達到定義的狀態，則通常使用電壓監視器1C，該電壓監視器監測電壓並且在低出限定的閾值時生成復位信號。監測越來越小的且允許公差越來越小的電源電壓越來越難且昂貴。部分情況下使用電壓監視器，其僅在允許的電源電壓之外才產生復位信號並且因此小範圍的電源電壓可處在未定義的狀態中。通常使用的電壓監視器包括用於監測電源電壓的模擬電路。但在數字IC中也集成有電壓監視器。但將模擬電路一同集成在數字IC中較難。因此，集成的電壓監視器極不準確並且使得很大的電壓範圍未被定義。作為集成電路運行電壓的例子給出Altera公司(www.altera, com)的FPGACyclon III的核心電壓。根據數據表(廠商說明)允許範圍是:最聞:1.25V通常:1.2V最低:1.15V集成的電壓監視器的常見觸發閾值為U=0.77V。因此未定義範圍為0.77V至
1.15V。在該範圍中IC的特性未定義。不能可靠認定電路或FPGA滿足其功能。此外，所有電壓監視器增加電路成本。尤其是在數量較多時如果可省略外部或內部的電壓監視器，可顯著節約成本。另外不利的是，電壓監視器佔用電路板、印刷電路板或晶片表面上的空間。晶片表面通常非常昂貴，並且電壓監視器的空間需求也與小型化的總體趨勢相反。另外，還需根據電路調整或計算電壓監視器。未定義範圍小於上面例子中給出的範圍的電壓監視器公差要求更高，這增加了製造成本。
發明內容
因此，本發明所基於的任務是提供一種運行參數監測裝置，其在運行參數監測時不具有未定義範圍並且尤其是可很好地且同時成本低廉地集成到數字電路中。該任務通過獨立權利要求的技術方案得以解決。有利的方案在從屬權利要求中給出。在下面數字電路可理解為在最廣泛的意義中使用集成模塊的所有的電路。集成電路或模塊的例子例如是微處理器μ C、CPLD (複雜可編程邏輯器件)、FPGA (現場可編程門陣列)、ASIC (專用集成電路)、DSP (數位訊號處理器)或其它可編程邏輯設計如PLD (可編程邏輯器件)以及僅使用少數幾個簡單構造的IC的模擬電路。數字電路或集成電路或模塊在此無需直接作為真正的模塊存在，其也可以以抽象的硬體描述語言例如VHDL (超高速集成電路硬體描述語言)或Verilog來定義並在可編程電路中被實施。據此，本發明規定一種用於集成電路運行參數監測的裝置，其中，通過比較在一個比較元件至少兩個輸入端上的輸入信號的切換狀態，在該比較元件的至少一個輸出端上生成這樣的信號，該信號說明至少一個運行參數低出或超出規定的閾值。兩個輸入信號由至少兩個與運行參數有關的裝置生成並且根據至少一個運行參數的瞬時值在其切換特性中在時間上被延遲。在所述兩個與運行參數有關的裝置上連接一個時鐘信號，該時鐘信號分別作為用於兩個與運行參數有關的裝置的輸入信號。在比較元件的這兩個輸入信號之間形成規定的時間延遲，該時間延遲通過一個延遲元件引起。該延遲元件的延遲值使得在運行參數超出規定的閾值時所述輸入信號之一在由時鐘信號為比較元件規定的時刻基於規定的時間延遲改變其切換狀態。基於該改變，比較元件可顯示不一致性並且因此以信號表示所述至少一個運行參數超出閾值。特別符合目的的是，將根據本發明的裝置直接實現在待監測的集成模塊中。由此確保相同的作用於與運行參數有關的裝置的運行參數也適用於剩餘的電路。據此，本發明也涉及一種具有根據本發明裝置的集成電路。總的來說，所有影響切換時間的運行參數共同作用於裝置並且決定比較元件是否顯示切換時間超出閾值。因此總的來說，根據本發明的裝置監測集成電路的切換時間是否處於特定的範圍內，所述切換時間亦受到由製造決定的公差影響。可以看出，這是根據本發明的用於運行參數監測的裝置的一大優點。該裝置因此可更加概括地稱為切換時間監測裝置，其中，比較元件顯示切換時間超出或低出閾值。在根據本發明的用於集成電路運行參數監測的裝置的一種特別優選的實施方式中，通過設置延遲元件、或者通過延遲元件在由其實現的延遲方面的設計這樣延遲一個輸入信號，使得在所述與運行參數有關的裝置之一中正好尚維持規定的上升時間或維持時間，以致在運行參數超出規定的閾值時，輸入切換狀態之一改變其切換狀態並且因此比較元件顯示不一致性並且因此以信號表示所述至少一個運行參數超出閾值。因此在運行參數監測中不再出現漏洞。換言之，應這樣選擇時間延遲，使得在待監測的運行參數達到極限值時一個與運行參數有關的裝置的設置時間正好尚被維持，以致在輸出端上切換狀態尚未改變。當超出該極限值時，設置時間不再被維持並且在與運行參數有關的裝置的輸出端上切換狀態改變。另一與運行參數有關的裝置的設置時間在此應被更好地維持，使得在超出該閾值時該值尚不改變。但時間間隔在此可很短，只要在運行參數超出規定的極限值時在輸出端上在兩個信號之間尚存在不同的切換狀態。因此確保可靠地顯示運行參數超出。在根據本發明的運行參數監測裝置的一種特別優選的實施方式中，在響應一個共同的時鐘的情況下生成兩個輸入信號，所述時鐘連接到兩個與運行參數有關的裝置上並且連接到比較元件上。由此即使在複雜的集成電路中也確保了時間同步的進程流。在根據本發明的運行參數監測裝置的一種特別優選的實施方式中，在輸入端未設有延遲元件的與運行參數有關的裝置的路徑之外，藉助另一延遲元件來延長兩個與運行參數有關的裝置和比較元件的共同時鐘的時鐘路徑，並且所述另一延遲元件被設計用於記錄超出和低出。因此可僅藉助一個電路來規定用於超出或低出的極限。在根據本發明的用於運行參數監測的裝置的另一種特別優選的實施方式中，運行參數監測裝置可實現在邏輯電路、微處理器、數位訊號處理器、CPLD、FPGA和/或ASIC或類似的集成電路或總的來說PLD中。由此所述電路可比目前更安全地運行，因為在運行參數超出時提供用於進一步處理的信號，該信號表明該超出。在此可在內部或外部實現。據此，根據一種擴展方案根據本發明的用於運行參數的裝置可實現在上述集成電路之一中或在外部連接到所述集成電路之一上或作為具有該集成電路的電子電路的組成部分。特別有利的是，所述與運行參數有關的裝置藉助於D觸發器構成。所述D觸發器將其輸入端上的信號同步於同樣出現在其上的時鐘重新輸出。根據IC的溫度，該輸出具有延遲。換言之，觸發器用作測量儀器或用作指示器來表明寄存器在集成電路中多快地工作。此外有利的是，比較元件具有異或運算或者說異或功能。因此僅在兩個信號路徑中產生不一致性時產生相應信號，該信號顯示運行參數超出允許或規定的極限。在根據本發明的用於運行參數監測的裝置的另一種優選的實施方式中，用於提供派生時鐘的裝置由用於時鐘信號的分頻器構成。在此通過分頻器、例如藉助觸發器如D或T觸發器由共同的時鐘產生半頻的派生信號，該信號用作派生時鐘。1/2分頻比(Teilerverhaltnis)尤為有利。但也可想到其它整數的分頻比。此外有利的是，為了監測運行參數，附加地使用(例如實現在IC中的)電壓監視器。當根據本發明的運行參數監測裝置不再起作用時，該電壓監視器可起作用。換言之，根據本發明的運行參數監測裝置優選負責直接位於運行參數極限以下的範圍，而電壓監視器IC則檢測運行參數中極大的偏離，該偏離不能被根據本發明的裝置檢測出。根據本發明的一種擴展方案，顯示運行參數超出極限的信號不直接由對比元件產生，而是由一個或多個在中間連接的數字濾波器產生。這樣可以簡單地調整信號、例如在其持續時間和電壓方面。此外特別有利的是，根據本發明的裝置在並聯布置中具有至少兩個不同的觸發閾值。由此可產生用於顯示運行參數超出的信號的滯後特性。因此例如運行參數監測裝置可具有兩個不同的觸發閾值。觸發閾值較不敏感的電路可激活信號並且當兩個電路檢測到允許的運行範圍時，該信號可被再次撤消。但也可連接多於兩個元件。換言之，在本發明的擴展方案中，電路設有至少兩個根據本發明的運行參數監測裝置。該電路可以是集成電路的組成部分或包括至少一個集成電路，該集成電路的運行參數藉助兩個根據本發明的運行參數監測裝置來監測。此外，有利的是，根據本發明的裝置具有其他帶有存儲功能的電路模塊，用來存儲顯示運行參數超出的信號。換言之，根據本發明的裝置具有存儲器、尤其是形式為其他帶有存儲功能的電路模塊的存儲器用來存儲信號，該信號說明所述至少一個運行參數已經低出或超出規定的閾值。
下面藉助實施例參考附圖詳細說明本發明。在此相同的附圖標記表示相同或相應的元件。附圖如下:
圖1a為根據現有技術的集成電路和用於運行參數監測的裝置的原理電路。因此IC的特性在允許或規定的運行參數之外的特定範圍內是未定義的，如在右側的曲線圖中所示的；圖1b以原理電路示出集成電路和根據本發明的用於運行參數監測的裝置；圖2a示出用於集成電路運行參數監測的基本邏輯電路的一種實施例。在圖2a中監測運行參數的下極限；圖2b示出圖2a所示的用於運行參數監測的基本邏輯電路在允許或規定的運行範圍內的信號變化曲線；圖2c示出圖2a所示的用於運行參數監測的基本邏輯電路在低出允許或規定的運行範圍時的信號變化曲線；圖3a示出用於集成電路運行參數監測的基本邏輯電路的另一種實施例。在圖3a中同時監測運行參數的下極限和上極限；圖3b示出圖3a所示的用於運行參數監測的基本邏輯電路在允許或規定的運行範圍內的信號變化曲線；圖3c示出圖3a所示的用於運行參數監測的基本邏輯電路在超出允許或規定的運行範圍時的信號變化曲線；圖4示出用於集成電路運行參數監測的基本邏輯電路的另一種實施例。在圖4中設有兩個並聯的分別具有不同觸發閾值的運行參數監測電路。
具體實施例方式
圖1a示出根據現有技術的集成電路I和用於電源電壓監測的裝置2。兩個元件在此設置在印刷電路板3上。當IC電源電壓超出特定的極限值時，則產生復位信號4。但由於電源電壓監測裝置2並未齊平地連接到集成電路I規定或允許的電壓極限值上，所以一個特定的電壓範圍處於未定義的狀態中。這在圖1a右側的曲線圖中示出。在此瞬時電源電壓值U被描繪為關於時間t的電壓函數5。集成電路I的電源電壓6的下極限值以虛線示出。從極限電壓7起電源電壓監測裝置2進行幹預。因此僅在範圍8中確保對超出進行記錄。範圍9是這樣的範圍，在其中集成電路I雖然在不允許的運行範圍中工作，但該範圍不能被電源電壓監測裝置2識別。在該範圍中不能確保集成電路I功能正確地工作。當IC在允許的範圍之外運行時(例如在電壓過小或溫度過高時)，包含在IC中的寄存器切換較慢。這導致較長的信號越渡時間，因而不能維持下一寄存器的設置時間(上升時間，英語稱為「Setup-time」)並由此產生錯誤特性。本發明有針對性地利用該特性來識別不允許的運行範圍狀態，如圖1b所示。圖1b以原理電路示出集成電路1，在其中實現根據本發明的用於運行參數監測的裝置10。在此在比較元件11中比較兩個輸入信號S2、S3的切換狀態。輸入信號S2、S3在此由兩個與運行參數有關的裝置12、13生成並根據至少一個運行參數的瞬時值(例如電源電壓)在其切換特性中在時間上被延遲。根據本發明的包括集成電路部件的裝置的結構的優點在於，使監測和集成電路的實際功能儘可能處於相同的條件下。例如IC內部可比外部熱許多，電源電壓在IC內也可因供應路徑上的電壓降而與外部的電壓降不同。每個IC也可因製造波動而有所不同並且運行參數具有略微不同的極限。所提出的集成運行參數監測裝置基於寄存器自動考慮該與製造有關的極限。通常，製造公差、溫度和電源電壓共同決定集成電路正確功能的極限。由於根據本發明的裝置直接實現在集成電路中並且該裝置因此和電路的其餘元件一樣響應運行參數的變化，所以可與運行參數的類型無關地監測是否存在集成電路功能正確的條件。當延遲例如因電源電壓的下降而過大時，可導致上述集成電路I的錯誤特性。但與該延遲無關地，比較元件11始終顯示兩個輸入信號S2、S3是相同的，因為輸入信號S2、S3在當前彼此同相。但如果在運行參數監測裝置10中設置一個延遲元件14(在圖1b中例如設置在與運行參數有關的裝置13前面)，則這兩個輸入信號S2、S3不再同相。當這樣選擇延遲值，使得在電源電壓達到規定的極限值時與運行參數有關的裝置13的設置時間正好尚被維持時，可簡單地確定超出。因為當超出極限時，就不能再維持與運行參數有關的裝置13的規定的設置時間並且在輸出端S3上切換狀態改變。由於另一與運行參數有關的裝置12沒有該附加的延遲，所以其切換狀態不改變。現在兩個信號S2和S3不再相同並且比較元件11記錄該不一致性。由於延遲正好確定在設置時間的極限上，所以比較元件11準確顯示超出或低出極限值。現在該信號例如可被進一步分析評估為復位信號或用於相應提高電源電壓的電路的信號。由於例如藉助延遲導線幾乎可任意規定延遲元件的延遲，所以可這樣選擇延遲，使得在運行參數達到或超出極限時，輸入信號之一 S2或S3正好改變其狀態。圖2a示出這種用於藉助適合的邏輯模塊監測集成電路運行參數的基本邏輯電路的一種實施例。為了更好的對應，在圖2a中各個元件附加地設有圖1b中相應的附圖標記。據此，在下面的實施例中，比較元件11包括一個寄存器Reg4和一個異或門(XOR-Gatter)(在下面的附圖中以=1表示)，兩個與運行參數有關的裝置12、13由寄存器Reg2或Reg3構成。另外設置一個由寄存器Regl構成的分頻器18。在所示實施例中，作為寄存器使用D觸發器。為了實現分頻，寄存器Regl的輸出端Q與其輸入端ID連接。由此在時鐘信號的每個切換邊沿後觸發器的切換狀態改變，因此在時鐘信號的每兩個切換邊沿後輸出端Q再次返回其初始值。在根據圖2a的實施方式中，與運行參數有關的裝置通過寄存器表示，如上所述，該寄存器根據運行參數值改變其切換時間。正如也可由電路符號看出，可使用D觸發器作為寄存器。在圖2a中監測運行參數的下極限。為此藉助一個寄存器(圖2a中的Regl)由時鐘15生成半頻的第二時鐘信號(圖2a中的S1.1)。第二時鐘信號S1.1由兩個寄存器Reg2、Reg3或者說兩個與運行參數有關的裝置12、13存儲。寄存器Reg3或者說與運行參數有關的裝置13經由長的連接裝置或延遲導線14與寄存器Regl連接，使得寄存器Reg3的設置時間(圖2b中的ts3)正好尚維持在允許的下運行範圍內。與此相對，寄存器Reg2或者說與運行參數有關的裝置12經由較短的連接裝置與寄存器Regl連接，使得寄存器Reg2的設置時間(圖2b中的ts2)仍以較大的餘量維持在允許的下運行範圍內。因此在整個允許的運行範圍內，寄存器Reg2和寄存器Reg3的輸出端具有相同的狀態。與所述輸出端連接的異或門XOR (在圖2a中以「=1 「表示)比較輸出信號S2、S3。如果信號是相同的，則異或門的輸出端保持不活躍。除了寄存器Reg2和Reg3之外，比較元件11的寄存器Reg4也連接到時鐘15上。寄存器Reg4在響應時鐘信號的情況下詢問異或門X0R。根據運行參數的值產生如圖2b或2c所示的信號變化曲線。在圖2b和圖2c中繪出關於時間t的信號變化曲線圖。現在，例如當因低出無錯誤運行最低所需的電源電壓而離開允許的運行範圍時，產生如圖2c所示的信號變化曲線。當運行參數在允許的範圍內變化時，則產生圖2b的信號變化曲線。現在信號S1.1到達寄存器Reg2比S1.2略晚。寄存器2Reg2的設置時間ts2減小，但由於其具有大的餘量，所以並未低出設置時間ts2。寄存器2Reg2的輸出端保持不變。該信號也略晚到達寄存器Reg3 (圖2b中的S1.3)。但在寄存器Reg3中基於延遲導線在運行參數的閾值上在其設置時間ts3中沒有餘量。在運行參數離開允許的範圍時，低出寄存器Reg3的設置時間ts3，因此寄存器Reg3的輸出信號S3延遲一個時鐘周期。現在，異或門(圖2a中的=I)在其詢問時刻進行比較時確定差異，所述詢問時刻由時鐘15在寄存器Reg4上規定。比較結果S4由寄存器4Reg4存儲並且可用作復位信號。換言之，寄存器用作測量寄存器，即寄存器用作用於集成電路其餘寄存器的測量參量，藉助其確定從何時起概括地說運行參數或者說個別集成電路的電源電壓、溫度和由製造決定的特性的組合不再允許時間正確的切換。根據該原理也可監測運行範圍的上極限(過大的電源電壓、過低的溫度)。在此情況下，寄存器切換更快並且信號越渡時間縮短。為了能夠識別該狀態，這樣連接寄存器12(Reg2)，使得該寄存器的維持時間(hold-time)正好尚可維持在允許的上運行範圍內。當超出允許的運行範圍時，該維持時間被打破。圖3b示出將將在允許的上運行範圍之下的運行情況的信號。維持時間th2正好尚被維持，而th3則還具有足夠的餘量。圖3c示出在允許的上運行範圍之外的運行情況的信號。維持時間th2被打破並且寄存器2的輸出信號延遲一個時鐘周期。在此情況下異或門(圖3a中的=1)也識別出差異並因此生成復位信號。為了使寄存器Reg2中的維持時間正好尚維持在上運行範圍內，藉助另一延遲元件16將該寄存器與時鐘信號的連接設計得比其它寄存器明顯更長(與圖2a比較參見圖3a)。圖3a中的電路藉助延遲元件14和16——其不同地延遲兩個與運行參數有關的裝置12、13的輸出信號——可同時監測運行參數規定的上極限值和下極限值並且因此可取代圖2a中的電路。總之，根據圖3a的裝置的原理的基礎在於，藉助延遲元件14和另一延遲元件16使比較元件11的輸入信號彼此相對地並且相對於時鐘15延遲，使得在運行參數超出第一上閾值時輸入信號(S2、S3)之一在由時鐘信號(S1.1)為比較元件(11)規定的時刻基於規定的時間延遲改變其切換狀態，並且在運行參數低出第二下閾值時所述另一輸入信號(S2、S3)在由時鐘信號(S1.1)為比較兀件11規定的時刻基於規定的時間延遲改變其切換狀態。在此延遲元件14、16分別設置在與運行參數有關的裝置12、13的時鐘輸入端Cl前面。在集成電路中很容易實現這兩個電路。在FPGA中根據圖2a的電路比根據圖3a的電路更容易被編程。當電源電壓減小到甚至監測電路也不再起作用的值上時，這也可極簡單地通過不準確的集成電壓監測裝置識別出。極簡單的傳統的集成電壓監測裝置與在此所描述的監測裝置的結合能夠非常低成本地、但卻極其準確地監測所有運行參數。通過將監測電路設計成相應早地被觸發，可在運行參數監測中影響可能希望的安全餘量(Sicherheitsreserve)0也可通過為運行參數監測裝置設置兩個不同的觸發閾值來實現用於產生復位的滯後(參見圖4)。觸發閾值較不敏感的電路(圖4中的BI)可激活復位並且當兩個電路(圖4中的BI和B2)檢測到允許的運行範圍時，復位可被再次撤消。也可不直接由運行參數監測裝置產生復位，而是在中間連接數字濾波器。技術人員可以看出，本發明並不限於上面描述的實施例，而是可以以許多方式變化。也可使多個用於運行參數監測的裝置並排設置或並聯工作，以便例如監測集成電路內不同位置上的運行參數。尤其是本發明可用於所有數字和/或邏輯電路中。另外，該電路可簡單變型，以便以負維持時間運行。此外可以看出，與其是否在說明書、權利要求、附圖中或以其它方式被公開無關，所述特徵也單個地定義本發明的重要組成部分，即使它們與其它特徵一起被描述。
權利要求
1.用於集成電路(I)運行參數監測的裝置(10)，其中， -通過比較在一個比較元件(11)至少兩個輸入端上的輸入信號(S2、S3 )的切換狀態，在該比較元件(11)的至少一個輸出端上生成這樣的信號(S4)，該信號說明至少一個運行參數已經低出或超出規定的閾值，並且 一兩個輸入信號由至少兩個與運行參數有關的裝置(12、13)生成並且根據所述至少一個運行參數的瞬時值在其切換特性中在時間上被延遲，並且 一時鐘信號(S1.1)連接到所述兩個與運行參數有關的裝置(12、13)上，該時鐘信號分別作為用於與運行參數有關的裝置(12、13)的輸入信號，並且 一在比較元件(11)的這兩個輸入信號(S2、S3)之間形成規定的時間延遲，該時間延遲通過延遲元件(14)引起，並且 一該延遲元件(14)的延遲值使得在運行參數超出規定的閾值的情況下所述輸入信號(S2、S3)之一在由時鐘信號(S1.1)為比較元件(11)規定的時刻基於規定的時間延遲而改變其切換狀態，並且因此比較元件(11)顯示不一致性並且因此以信號表示所述至少一個運行參數超出閾值。
2.根據權利要求1的用於集成電路(I)運行參數監測的裝置(10)，其中，通過設置延遲元件(14)使其中一個輸入信號(S1.2、S1.3)正好尚維持與運行參數有關的一個裝置(12、13)的規定的上升時間或維持時間，以致在運行參數超出規定的閾值時，輸入切換狀態之一改變其切換狀態並且因此比較元件(11)顯示不一致性並且因此以信號表示所述至少一個運行參數超出閾值。
3.根據上述權利要求之一的用於集成電路(I)運行參數監測的裝置(10)，其中，在響應一個共同的時鐘(15)的情況下生成兩個輸入信號，所述時鐘連接到兩個與運行參數有關的裝置(12、13 )上並且連接到比較元件(11)上。
4.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，設置另一延遲元件(16)，以便藉助延遲元件(14)和所述另一延遲元件(16)使比較元件(11)的輸入信號彼此相對地並且相對於時鐘(15)地被延遲，使得在運行參數超出第一上閾值時輸入信號(S2、S3)之一在由時鐘信號(S1.1)為比較元件(11)規定的時刻基於規定的時間延遲而改變其切換狀態，並且，在運行參數低出第二下閾值時另一輸入信號(S2、S3)在由時鐘信號(S1.1)為比較元件11規定的時刻基於規定的時間延遲而改變其切換狀態。
5.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，根據本發明的運行參數監測裝置(10)在邏輯電路、微處理器、數位訊號處理器、CPLD、FPGA和/或ASIC的內部或外部實現。
6.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，所述與運行參數有關的裝置(12)和(13)由D觸發器實現。
7.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，所述比較元件(11)具有異或運算或者說異或功能。
8.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，根據本發明的裝置具有用於時鐘信號的分頻器。
9.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，根據本發明的裝置具有電壓監視器。
10.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，根據本發明的裝置具有至少兩個並聯布置的、分別設有不同觸發閾值的運行參數監測裝置(10)。
11.根據上述權利要求之一的用於運行參數監測的裝置(10)，其特徵在於，根據本發明的裝置具有存儲器、尤其是形式為其他帶有存儲功能的電路模塊的存儲器用來存儲信號(S4)，該信號說明所述至少一個運行參數已經低出或超出規定的閾值。
12.集成電路，其包括根據`上述權利要求之一的用於運行參數監測的裝置(10)。
全文摘要
本發明涉及一種用於集成電路運行參數監測的裝置。在此，通過比較一個比較元件(11)的至少兩個輸入端上的輸入信號(S2、S3)的切換狀態，在該比較元件(11)的至少一個輸出端上生成信號(S4)，該信號說明所述至少一個運行參數低出或超出規定的閾值。所述兩個輸入信號由至少兩個與運行參數有關的裝置(12、13)生成並且根據所述至少一個運行參數的瞬時值在其切換特性中在時間上被延遲。在比較元件(11)的這兩個輸入信號(S2、S3)之間形成規定的時間延遲。該延遲的值使得在運行參數超出規定的閾值時所述輸入信號(S2、S3)之一在由時鐘信號(S1.1)為比較元件(11)規定的時刻因該規定的時間延遲改變其切換狀態並且因此比較元件(11)顯示不一致性並且因此以信號顯示所述至少一個運行參數超出閾值。
文檔編號G01R31/317GK103119455SQ201180044113
公開日2013年5月22日 申請日期2011年9月14日 優先權日2010年9月14日
發明者D·魏斯 申請人:菲尼克斯電氣公司