一種電子設備及數據處理方法
2023-05-29 04:24:11
一種電子設備及數據處理方法
【專利摘要】本申請公開了一種電子設備及數據處理方法，用於解決現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題。該電子設備包括：第一處理模塊，包含第一處理單元、存儲單元以及指令存儲單元；第二處理模塊，包含第二處理單元；數據通信模塊，連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；其中，所述指令存儲單元包含應用於所述第二處理模塊的指令集合，所述第二處理單元執行操作時通過數據通信模塊從所述指令集合中獲取相應的指令，完成所述操作。
【專利說明】一種電子設備及數據處理方法
【技術領域】
[0001]本申請涉及電子【技術領域】，特別涉及一種電子設備及數據處理方法。
【背景技術】
[0002]隨著計算機技術的不斷發展，計算機被應用到越來越多的領域，給人們的生產生活帶來極大的便利。
[0003]這些不同的領域都有著對各自領域特定應用的運算加速的需求，例如，電影動畫渲染領域需要計算機對圖像處理加速，金融分析領域需要計算機對數字運算處理加速等等。通過提高中央處理器(CPU)的能力可以提高計算機的運算能力，然而中央處理器是通用型處理器，雖兼顧多種應用，卻缺乏對特定應用運算加速的能力。即使使用多核CPU可以在一定程度提高計算機運算能力，但其並行編程十分複雜，而且仍然難以滿足多種應用得需求。
[0004]目前，有效的解決方法是通過在計算機中增加特定的協處理器來輔助CPU完成特定任務的運算。由於協處理器是針對某些特定計算任務而設計的，設計時不必過多地考慮其通用性，因而往往會擁有很好的特定計算性能。
[0005]但是在本申請的發明人在實現本申請實施例的技術方案的過程中，至少發現上述現有技術存在如下技術問題:
[0006]現有技術中，中央處理器與協處理器在進行指令傳輸時，指令是通過內存地址在(PU的指令存儲固件和數據緩存裝置間傳輸的，數據緩存裝置再通過總線地址與協處理器進行指令傳輸，而內存地址的分配是由CPU決定的，進而使得協處理器就主動不能通過內存地址向CPU發送一承擔任務的請求。
[0007]S卩，現有技術中的協處理器高度依賴於中央處理器，不能主動承擔中央處理器的任務。
【發明內容】
[0008]本申請提供一種電子設備及數據處理方法，用於解決現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題。
[0009]本申請一方面提供了一種電子設備，包括:第一處理模塊，包含第一處理單元、存儲單元以及指令存儲單元；第二處理模塊，包含第二處理單元；數據通信模塊，連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；其中，所述指令存儲單元包含應用於所述第二處理模塊的指令集合，所述第二處理單元執行操作時通過數據通信模塊從所述指令集合中獲取相應的指令，完成所述操作。
[0010]優選的，所述第一處理模塊還包括第一硬體協議棧模塊，所述第一硬體協議棧模塊與所述存儲單元及所述數據通信模塊相連，用於控制所述第一處理模塊中的第一數據和/或第一指令經由所述數據通信模塊向所述第二處理模塊的發送，及用於控制經由所述數據通信模塊接收所述第二處理模塊發送的第二數據和/或第二指令；所述第二處理模塊還包括第二硬體協議棧模塊，所述第二硬體協議棧模塊與所述數據通信模塊相連，用於控制所述第二數據和/或所述第二指令經由所述數據通信模塊向所述第一處理模塊的發送，及用於控制經由所述數據通信模塊接收所述第一數據和/或所述第一指令；其中，所述第一硬體協議棧模塊和所述第二硬體協議棧模塊的通信協議與所述數據通信模塊對應。
[0011]優選的，所述第一硬體協議棧模塊在控制所述第一數據和/或所述第一指令經由所述數據通信模塊向所述第二處理模塊的發送的同時，還用於對所述第一數據和/或所述第一指令進行加密；及在控制經由所述數據通信模塊接收所述第二數據和/或所述第二指令的同時，還用於對所述第二數據和/或所述第二指令進行解密；所述第二硬體協議棧模塊在控制所述第二數據和/或所述第二指令經由所述數據通信模塊向所述第一處理模塊的發送的同時，還用於對所述第二數據和/或所述第二指令進行加密；及在控制經由所述數據通信模塊接收所述第一數據和/或所述第一指令的同時，還用於對所述第一數據和/或所述第一指令進行解密。
[0012]優選的，所述第一處理單元具體用於將所述所述第一數據和/或所述指令集合中的所述第一指令存儲至所述存儲單元，並指示所述存儲單元控制所述第一指令和/或所述第一數據經由所述第一硬體協議棧模塊及所述數據通信模塊傳輸至所述第二處理模塊；所述第一處理單元還用於在所述存儲單元經由所述第一硬體協議棧模塊從所述數據通信模塊接收到所述第二指令和/或所述第二數據，並產生一接收中斷信號時，響應所述中斷信號，從所述存儲單元讀取所述第二指令和/或所述第二數據。
[0013]優選的，所述存儲單元與所述指令存儲單元具體通過總線地址中的至少一個固定地址進行所述第一指令和/或所述第二指令的傳輸；所述數據通信模塊具體為一外部總線。
[0014]本申請另一方面提供一種數據處理方法，應用於一電子設備，所述電子設備包括第一處理模塊；第二處理模塊；數據通信模塊；其中，所述第一處理模塊包含第一處理單元、存儲單元以及指令存儲單元；所述第二處理模塊包含第二處理單元；所述數據通信模塊分別連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；所述方法包括:所述第二處理單元在執行操作時通過數據通信模塊從所述指令存儲單元中存儲的一指令集合中獲取相應的指令；其中，所述指令集合為應用於所述第二處理模塊的指令的集合。
[0015]優選的，所述第一處理模塊還包括第一硬體協議棧模塊，所述第一硬體協議棧模塊與所述存儲單元及所述數據通信模塊相連；所述第二處理模塊還包括第二硬體協議棧模塊，所述第二硬體協議棧模塊與所述數據通信模塊相連；所述第二處理單元在執行操作時通過數據通信模塊從所述指令存儲單元中存儲的一指令集合中獲取相應的指令，具體包括:所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元；所述存儲單元經由所述第一硬體協議棧模塊將所述第一指令從所述數據通信模塊向所述第二處理模塊發送；所述第二處理單元經由所述第二硬體協議棧模塊從所述數據通信模塊接收所述第一指令；其中，所述第一硬體協議棧模塊和所述第二硬體協議棧模塊的通信協議與所述數據通信模塊對應。
[0016]優選的，在所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元之前，所述方法還包括:所述第二處理單元經由所述第二硬體協議棧模塊從所述數據通信模塊向所述第一處理模塊發送第二指令；所述存儲單元經由所述第一硬體協議棧模塊從所述數據通信模塊接收到所述第二指令；所述第一處理單元從所述存儲單元讀取所述第二指令，並響應所述第二指令。
[0017]優選的，所述第一指令和所述第二指令通過所述第一硬體協議棧模塊時，所述第一硬體協議棧模塊對所述第一指令和所述第二指令進行加密和/或解密；所述第一指令和所述第二指令通過所述第二硬體協議棧模塊時，所述第二硬體協議棧模塊對所述第一指令和所述第二指令進行加密和/或解密。
[0018]優選的，所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元，具體為:所述第一處理單元控制將所述指令集合中的第一指令通過總線地址中的至少一個固定地址傳輸至所述存儲單元；所述第一處理單元從所述存儲單元讀取所述第二指令，並響應所述第二指令，具體為:所述第一處理單元通過所述至少一個固定地址從所述存儲單元讀取所述第二指令，並響應所述第二指令。
[0019]本申請實施例中提供的一個或多個技術方案，至少具有如下技術效果或優點:
[0020]1、由於在本申請實施例中，第二處理單元在處理任務時，可以主動從第一處理模塊的存儲單元所存儲的指令集合中獲取執行該任務對應的指令，而無需通過中央處理器的內存對任務指令動態匹配，進而解決了現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題，實現了協處理器主動向中央處理器發送請求承擔任務指令，以主動承擔中央處理器的任務並獨立完成特定任務的技術效果。
[0021]2、由於在本申請實施例提供的技術方案中，協處理器與中央處理器通過外部總線連接，使得協處理器可以獨立於中央處理器進行工作，進而使得協處理器可以在中央處理器休眠時保持工作狀態，完成某些特定的運算任務。例如，當電腦的CPU處於休眠狀態時，電腦中用於觸控識別的協處理器可以繼續監測顯示器一區域的觸控動作，並在檢測到觸控動作後喚醒CPU或者自行執行某特定運算。
[0022]3、由於在本申請實施例提供的技術方案中，數據通過外部總線傳輸時，可以對其進行加密保護，這種基於硬體的加密處理使得協處理器中的數據更加安全，避免了黑客入侵或別人盜取協處理器後造成的數據被竊取或篡改的危險。
【專利附圖】
【附圖說明】
[0023]圖1為本申請實施例中電子設備的示意圖；
[0024]圖2為本申請實施例中電子設備的另一示意圖；
[0025]圖3為本申請實施例中電子設備處理數據的流程圖；
[0026]圖4為本申請實施例中電子設備處理數據的另一流程圖。
【具體實施方式】
[0027]本申請提供一種電子設備及數據處理方法，用於解決現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題。
[0028]本申請實施例中的技術方案為解決上述技術問題，總體思路如下:
[0029]一方面，提供一種電子設備，包括:
[0030]第一處理模塊，包含第一處理單元、存儲單元以及指令存儲單元；
[0031]第二處理模塊，包含第二處理單元；
[0032]數據通信模塊，連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；
[0033]其中，所述指令存儲單元包含應用於所述第二處理模塊的指令集合，所述第二處理單元執行操作時通過數據通信模塊從所述指令集合中獲取相應的指令，完成所述操作。
[0034]另一方面，提供一種數據處理方法，應用於一電子設備，所述電子設備包括第一處理模塊；第二處理模塊；數據通信模塊；其中，所述第一處理模塊包含第一處理單元、存儲單元以及指令存儲單元；所述第二處理模塊包含第二處理單元；所述數據通信模塊分別連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；所述方法包括:
[0035]所述第二處理單元在執行操作時通過數據通信模塊從所述指令存儲單元中存儲的一指令集合中獲取相應的指令；其中，所述指令集合為應用於所述第二處理模塊的指令的集合。
[0036]由於在本申請實施例中，第二處理單元在處理任務時，可以主動從第一處理模塊的存儲單元所存儲的指令集合中獲取執行該任務對應的指令，而無需通過中央處理器的內存對任務指令動態匹配，進而解決了現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題，實現了協處理器主動向中央處理器發送請求承擔任務指令，以主動承擔中央處理器的任務並獨立完成特定任務的技術效果。
[0037]下面通過附圖以及具體實施例對本申請技術方案做詳細的說明，應當理解本申請實施例以及實施例中的具體特徵是對本申請技術方案的詳細的說明，而不是對本申請技術方案的限定，在不衝突的情況下，本申請實施例以及實施例中的技術特徵可以相互組合。
[0038]實施例一
[0039]請參照圖1，一方面，本申請實施例提供一種電子設備，具體來講，該電子設備可以為計算機、伺服器、智慧型手機、平板電腦等智能設備。該電子設備包括:
[0040]第一處理模塊10，具體為電子設備的中央處理器(CPU)，如常見的用於筆記本電腦的奔騰處理器(Pentium)、用於智慧型手機的ARM架構的騎龍(Snapdragon)處理器等通用處理器。
[0041]其中，第一處理模塊10具體包含第一處理單元101、存儲單元103以及指令存儲單元102 ;具體來講，第一處理單元101具體為CPU內核；指令存儲單元102包含有應用於一第二處理模塊的指令集合，該指令集合具體可以為應用於一協處理器的協處理器擴展指令集；而指令存儲單元102可以和第一處理單元101固化在一起；存儲單元103為一數據緩存裝置，用於在第一處理單元102與一協處理器進行交互時存儲這些數據和指令，具體包括寄存器、快閃記憶體、硬碟等存儲設備。
[0042]在本申請實施例中，電子設備還包括:
[0043]第二處理模塊20，其包含有第二處理單元201 ;第二處理模塊20即為一協處理器，如用於浮點數值計算的浮點運算協處理器(FPU)，又如用於為3D圖形的生成和處理提供硬體加速的圖形處理器(GPU)等輔助處理器；第二處理單元201為該協處理器的協處理器內核。
[0044]數據通信模塊30，連接第一處理模塊10和第二處理模塊20，用於第一處理模塊10與第二處理模塊20之間的數據和/或指令交互。具體來講，數據通信模塊30包括USB總線，HD1總線、高速SPI和SD1總線、PCI總線等通信裝置。
[0045]其中，第二處理單元201執行操作時通過數據通信模塊30從指令集合中獲取相應的指令，完成該操作。
[0046]以一具有一中央處理器(CPU)和協處理器的電腦為例，在電腦運行過程中，電腦可能會需要執行到一些特殊運算，CPU在執行這些運行的能力不及協處理器執行這些運算的能力，如圖像協處理器處理圖像渲染的能力由於CPU，又如浮點運算協處理器進行浮點運算的能力強於CPU，在這種情況下，為了提高運算效率，並減輕CPU的運算壓力(CPU還需要處理其他很多任務)，可以將這些特定任務交由那些善於處理這些任務的協處理器去執行。
[0047]而協處理器只要在獲取對應的協處理器指令時才能具體處理一任務，雖然協處理器自身能調用一些簡單指令，如數據傳輸指令、數據讀取指令，但是對於處理一些涉及到其他硬體的複雜運算任務時，對應的協處理器擴展指令只能從CPU側的指令存儲單元102中的協處理器擴展指令集中獲取。
[0048]在本申請實施例中，第二處理模塊20從指令存儲單元102中獲取一協處理器指令的方法包括以下方式:
[0049]其一，第一處理單元101在獲取到一需要第二處理模塊20執行的任務時，主動下發對應的協處理器擴展指令(一般還會下發對應的運算數據)，第二處理模塊20通過數據通信模塊30接收到該協處理器擴展指令；
[0050]其二，第二處理模塊20在偵測到一可以由自身處理的任務時，通過數據通信模塊30向第一處理模塊10發送一主動請求指令，第一處理單元101在獲取到該請求指令後，響應該指令，向第二處理模塊20下發對應的指令(必要的時候，也會下發對應運算數據)；
[0051]其三，當第一處理單元101休眠時，第二處理模塊20在偵測到一可以由自身處理的任務時，第二處理模塊20通過不需要第一處理單元101動態分配的內存地址，主動從指令存儲單元103中獲取對應的指令。
[0052]第三種情況的一種變型技術方案是第二處理模塊20也可以在偵測到需要第一處理單元101處理的任務時，通過不需要第一處理單元101動態分配的內存地址，向第一處理單元101發送一喚醒請求指令，以使第一處理單元101結束休眠狀態，處理對應的任務。如當電腦待機時，圖像識別協處理器可以繼續檢測攝像頭的監測畫面，一完成用戶的面部識另|J，在面部識別滿足預設條件時，圖像識別協處理器會向CPU發送喚醒指令，進而喚醒CPU。
[0053]第三種情況及其變型的能夠實現的原因在於:與協處理器對應的協處理器擴展指令的傳輸可以不依賴於CPU。具體來講，可以採用外部總線而不是CPU內部總線連接第一處理模塊10和第二處理模塊20，指令存儲單元103在傳輸指令時，不使用需CPU動態分配的內存地址，而使用其他地址，如CPU地址；實際情況中，可以給協處理器擴展指令分配至少一個固定地址，如固定總線地址。在此，本申請不再一一舉例。
[0054]由於在本申請實施例中，第二處理單元201在處理任務時，可以主動從第一處理模塊的存儲單元所存儲的指令集合中獲取執行該任務對應的指令，而無需通過中央處理器的內存對任務指令動態匹配，進而解決了現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題，實現了協處理器主動向中央處理器發送請求承擔任務指令，以主動承擔中央處理器的任務並獨立完成特定任務的技術效果。
[0055]在通過數據通信模塊30進行數據和指令傳輸時，需要由與數據通信模塊30對應的傳輸協議對傳輸進行規範，此傳輸協議由通信協議棧提供。在本申請實施例中，協議棧可以通過軟體方式實現，也可以通過硬體方式實現，而硬體方式的協議棧模塊由於在數據傳輸時，不需要電子設備運行對應軟體執行相應運算，因此更為節省電子設備的運算資源。請參照圖2，本申請實施例中，具體提供了與數據通信模塊30對應的硬體化的協議棧模塊，即:
[0056]第一處理模塊10還包括第一硬體協議棧模塊104,第一硬體協議棧模塊404與存儲單元103及數據通信模塊30相連，用於控制第一處理模塊10中的第一數據和/或第一指令經由數據通信模塊30向第二處理模塊20的發送，及用於控制經由數據通信模塊30接收第二處理模塊20發送的第二數據和/或第二指令；
[0057]第二處理模塊20還包括第二硬體協議棧模塊202，第二硬體協議棧模塊202與數據通信模塊30相連，用於控制第二數據和/或第二指令經由數據通信模塊30向第一處理模塊10的發送，及用於控制經由數據通信模塊30接收第一數據和/或第一指令；
[0058]其中，第一硬體協議棧模塊104和第二硬體協議棧模塊202的通信協議與數據通信模塊30對應。
[0059]具體來講，第一指令為中央處理器向協處理器發送的以使協處理器完成對應任務的協處理器指令，而第一數據為與該任務相關的數據，如需要協處理器進行運算的數據;第二指令包括協處理器向中央處理器發出的用於主動承擔某任務的請求指令，或者是協處理器向中央處理器發出的一用於將休眠的中央處理器喚醒的喚醒指令；第二數據包括協處理器執行完中央處理器下發任務後的一反饋數據，或者是協處理器收集的一需要中央處理器處理的數據。
[0060]在本申請實施例中，第一硬體協議棧模塊104和第二硬體協議棧模塊202具體用於數據和指令的進棧、出棧。為了提高數據傳輸效率，第一硬體協議棧模塊104和第二硬體協議棧模塊202在控制數據或指令發送時可以對數據或指令進行打包，對應的，在接收數據或指令時，第一硬體協議棧模塊104和第二硬體協議棧模塊202會對數據或指令包進行解包。
[0061]為了使數據和指令能夠通過數據通信模塊30傳輸，就必須有與數據通信模塊30相對應的傳輸協議來對數據的傳輸進行規範。在本申請實施例中的第一硬體協議棧模塊104和第二硬體協議棧模塊202的通信協議與數據通信模塊30相對應，具體指當數據通信模塊30具體為USB總線時，第一硬體協議棧模塊104和第二硬體協議棧模塊202具有的通信協議對應為USB通訊協議；當數據通信模塊30具體為SD1總線時，第一硬體協議棧模塊104和第二硬體協議棧模塊202具有的通信協議對應為SD1通訊協議。在此，本申請實施例不再舉例。
[0062]另外，為了提高協處理器與CPU間傳輸數據的安全性，防止他人盜取協處理器上的數據，在本申請實施例提供的電子設備中:
[0063]第一硬體協議棧模塊104在控制第一數據和/或第一指令經由數據通信模塊30向第二處理模塊20的發送的同時，還用於對第一數據和/或第一指令進行加密；及在控制經由數據通信模塊30接收第二數據和/或第二指令的同時，還用於對第二數據和/或第二指令進行解密；
[0064]第二硬體協議棧模塊202在控制第二數據和/或第二指令經由數據通信模塊30向第一處理模塊10的發送的同時，還用於對第二數據和/或第二指令進行加密；及在控制經由數據通信模塊30接收第一數據和/或第一指令的同時，還用於對第一數據和/或第一指令進行解密。
[0065]具體來講，第一硬體協議棧模塊104和第二硬體協議棧模塊202在發送數據或指令時，會將數據或指令按照一定的規則加密(包括預設加密規則加密和隨機加密規則加密)，即將其轉為不同於其本身的密文，若不對其進行解密，電子設備將無法對其進行解讀，進而提高了協處理器與CPU之間數據及指令通信的安全性。
[0066]如具體為「1010」的數據，通過第二硬體協議棧模塊202進行加密後，變為「 1111」，只有通過第一硬體協議棧模塊104進行解密後，才能轉為正確的「1010」，這樣就使得他人在拆卸盜取協處理器後，不能正確其中存儲的數據，進而保護了數據的安全。
[0067]在實際情況中，如前所述，除了採用預設的固定加密規則進行加密外，第一硬體協議棧模塊104和第二硬體協議棧模塊202在對數據和指令進行加密時，還可以採用隨機加密規則進行加密，具體隨機加密規則可以通過一具體的加密晶片隨機產生，並使第一硬體協議棧模塊104和第二硬體協議棧模塊202上的密碼規則匹配。這樣每臺電腦的CPU與協處理器間的加密規則都是獨一無二的，進一步提高了數據的安全性。
[0068]在CPU內核和協處理器進行數據和指令傳輸時，CPU內核會先將數據和指令傳輸至一與CPU內核相連的存儲裝置，即存儲單元103，然後再由存儲單元103將數據通過數據通信單元傳輸至協處理器；同樣地，中央處理器在接收協處理器發送的數據和指令時，也是先通過存儲單元103從數據通信單元30接收，然後CPU內核再從存儲單元中進行讀取。
[0069]S卩，在本申請實施例中，第一處理單元101具體用於將第一數據和/或指令集合中的第一指令存儲至存儲單元103，並指示存儲單元103控制第一指令和/或第一數據經由第一硬體協議棧模塊104及數據通信模塊30傳輸至第二處理模塊20 ；
[0070]第一處理單元101還用於在存儲單元103經由第一硬體協議棧模塊104從數據通信模塊30接收到第二指令和/或第二數據，並產生一接收中斷信號時，響應中斷信號，從存儲單元103讀取第二指令和/或第二數據。
[0071]具體來講，在第一處理單元101與第二處理模塊20交互時，數據和指令被保存在與第一處理單元101相連的存儲單元103中，而不是存儲在內存中，因為存儲單元103相對於內存，不用依附於第一處理單元101運行，即存儲單元103相對於第一處理單元101相對獨立，進而使得通過數據通信模塊30與存儲單元103相連並從存儲單元103獲取對應指令的第二處理模塊20相對於第一處理單元101相對獨立。
[0072]在實際情況中，第一處理單元101除了通過上述接收中斷信號的方式進而啟動從存儲單元103中讀取第二數據和/或第二指令的之外，還可以通過第一處理單元101通過設置一時鐘信號，然後周期性查詢存儲單元103中的狀態位，在查詢到狀態位為一預定值(如O)時，從存儲單元103中讀取對應的由第二處理單元201發出的反饋數據或請求指令，進而完成與第二處理模塊20的交互。
[0073]為了提高協處理器相對於中央處理器的獨立性，在應用於協處理器的協處理器擴展指令在存儲單元103與指令存儲單元102進行傳輸時，可以給予其至少一個固定的總線地址，使協處理器擴展指令的傳輸不用CPU進行地址的分配，進而，使得協處理器可以在CPU內核休眠時，任然能夠主動獲取協處理器擴展指令，以完成對應任務。
[0074]S卩，在本申請實施例中，存儲單元與指令存儲單元具體通過總線地址中的至少一個固定地址進行第一指令和/或第二指令的傳輸。
[0075]由於給協處理器擴展指令分配了固定地址，使得協處理器可以經由這些固定地址，主動向CPU發出任務請求指令，或者主動向CPU提出偵測到的某一待處理任務等；包括當CPU休眠時，協處理器仍然可以通過這些固定地址將喚醒CPU的請求指令發送至CPU，實現喚醒CPU，以處理某任務。
[0076]為了進一步提高協處理器的獨立性，在本申請實施例中，數據通信模塊30具體為一外部總線。
[0077]具體來講，數據通信模塊30包括USB總線，HD1總線、高速SPI和SD1總線、PCI總線等外部總線。
[0078]由於在本申請實施例提供的技術方案中，協處理器與中央處理器通過外部總線連接，並經由該外部總線實現數據傳輸，進而使得協處理器相對於中央處理器更加獨立，甚至協處理器可以直接從計算機其他特定硬體處接受特定的運算任務。
[0079]下面以電腦中CPU和一圖像識別分析協處理器之間通過USB總線實現指令傳輸的為例，對本申請實施例提供的技術方案進行描述:
[0080]A、請參照圖3，指令從中央處理器傳輸至協處理器:
[0081]SlOl:中央處理器獲得一需要協處理器執行的任務；
[0082]具體來講，該任務可以是中央處理器收到的一圖像分析請求。
[0083]S102:處理器內核運行將指令存儲單元中的與該任務相對應的第一指令通過固定總線地址發送至USB寄存器；
[0084]在實際情況中，與該任務相關的指令可能不只一個指令，包括多個指令，而USB寄存器即為存儲單元103。
[0085]S103 =USB寄存器通過第一硬體協議棧模塊將該第一指令發送至USB外部總線；過程中，第一硬體協議棧模塊會將該第一指令進行打包和加密；
[0086]S104:協處理器中的第二硬體協議棧模塊控制協處理器從USB中總線中接收打包後的第一指令包，並對其進行解包和解密。
[0087]在協處理器接收到第一指令後，會進行相應運算，以處理對應的任務。
[0088]B、請參照圖4，指令從協處理器傳輸至中央處理器:
[0089]S201:協處理器獲得第二指令；
[0090]具體來講，第二指令可以協處理器主動向中央處理器提出的分擔某運算任務的請求指令，也可以是協處理器主動向CPU發送的偵測到的讓CPU處理某一待處理任務的請求指令。如第二指令為協處理器檢測到的攝像頭的拍攝圖像。
[0091]S202:第二硬體協議棧模塊控制將協處理器內核中的第二指令打包，並對其加密，然後將該打包加密指令包經由USB總線發送至中央處理器；
[0092]S203:中央處理器中的第一硬體協議棧模塊控制中央處理器中的USB寄存器從USB總線接收第二指令包，並對其進行解包和解密；
[0093]S204 =USB寄存器生成一接收中斷信號；
[0094]S205:處理器內核接收到該接收中斷信號經由該固定總線地址從USB寄存器讀取第二指令；
[0095]S206:判斷是否需要由該協處理器處理與第二指令對應任務，需要時轉至S102。
[0096]在實際情況中，處理器內核還可以通過設置一時鐘信號，然後周期性查詢數據緩存裝置中的狀態位，在查詢到狀態位為一預設值(如O)時，從數據緩存裝置103中讀取對應的由協處理器發出的反饋數據或請求指令，進而完成與協處理器的交互。
[0097]通過上述例子可以看到，在本申請實施例中，協處理器不僅可以基於CPU下發的協處理器擴展指令執行CPU下發的任務，並且還可以主動向CPU發出請求指令，以分擔CPU承擔的任務。
[0098]實施例二
[0099]另一方面，本申請實施例提供一種數據處理方法，應用於一電子設備，電子設備包括第一處理模塊；第二處理模塊；數據通信模塊；其中，第一處理模塊包含第一處理單元、存儲單元以及指令存儲單元；第二處理模塊包含第二處理單元；數據通信模塊分別連接第一處理模塊和第二處理模塊，用於第一處理模塊與第二處理模塊之間的數據和/或指令交互；方法包括:
[0100]第二處理單元在執行操作時通過數據通信模塊從指令存儲單元中存儲的一指令集合中獲取相應的指令；其中，指令集合為應用於第二處理模塊的指令的集合。
[0101]進一步，為了使數據和指令能夠通過數據通信模塊30傳輸，第一處理模塊還包括第一硬體協議棧模塊，第一硬體協議棧模塊與存儲單元及數據通信模塊相連；第二處理模塊還包括第二硬體協議棧模塊，第二硬體協議棧模塊與數據通信模塊相連；第二處理單元在執行操作時通過數據通信模塊從指令存儲單元中存儲的一指令集合中獲取相應的指令，具體包括:
[0102]第一處理單元控制將指令集合中的第一指令傳輸至存儲單元；
[0103]存儲單元經由第一硬體協議棧模塊將第一指令從數據通信模塊向第二處理模塊發送；
[0104]第二處理單元經由第二硬體協議棧模塊從數據通信模塊接收第一指令；
[0105]其中，第一硬體協議棧模塊和第二硬體協議棧模塊的通信協議與數據通信模塊對應。
[0106]進一步，第二處理模塊可以主動向第一處理模塊提出主動承擔任務請求。即，在第一處理單元控制將指令集合中的第一指令傳輸至存儲單元之前，該方法還包括:
[0107]第二處理單元經由第二硬體協議棧模塊從數據通信模塊向第一處理模塊發送第二指令；
[0108]存儲單元經由第一硬體協議棧模塊從數據通信模塊接收到第二指令；
[0109]第一處理單元從存儲單元讀取第二指令，並響應第二指令。
[0110]進一步，為了提高協處理器與CPU間傳輸數據的安全性，防止他人盜取協處理器上的數據，在本申請實施例中，第一指令和第二指令通過第一硬體協議棧模塊時，第一硬體協議棧模塊對第一指令和第二指令進行加密和/或解密；
[0111]第一指令和第二指令通過第二硬體協議棧模塊時，第二硬體協議棧模塊對第一指令和第二指令進行加密和/或解密。
[0112]進一步，為了提高協處理器的獨立性，在本申請實施例中，第一處理單元控制將指令集合中的第一指令傳輸至存儲單元，具體為:第一處理單元控制將指令集合中的第一指令通過總線地址中的至少一個固定地址傳輸至存儲單元；
[0113]第一處理單元從存儲單元讀取第二指令，並響應第二指令，具體為:第一處理單元通過至少一個固定地址從存儲單元讀取第二指令，並響應第二指令。
[0114]前述實施例中的電子設備處理各種數據的方式和具體實例同樣適用於本實施例的數據處理方法，通過前述對電子設備的詳細描述，本領域技術人員可以清楚的知道本實施例中數據處理方法的實施方法，所以為了說明書的簡潔，在此不再詳述。
[0115]本申請實施例中提供的一個或多個技術方案，至少具有如下技術效果或優點:
[0116]1、由於在本申請實施例中，第二處理單元在處理任務時，可以主動從第一處理模塊的存儲單元所存儲的指令集合中獲取執行該任務對應的指令，而無需通過中央處理器的內存對任務指令動態匹配，進而解決了現有技術中存在的協處理器不能主動承擔中央處理器的任務的技術問題，實現了協處理器主動向中央處理器發送請求承擔任務指令，以主動承擔中央處理器的任務並獨立完成特定任務的技術效果。
[0117]2、由於在本申請實施例提供的技術方案中，協處理器與中央處理器通過外部總線連接，使得協處理器可以獨立於中央處理器進行工作，進而使得協處理器可以在中央處理器休眠時保持工作狀態，完成某些特定的運算任務。例如，當電腦的CPU處於休眠狀態時，電腦中用於觸控識別的協處理器可以繼續監測顯示器一區域的觸控動作，並在檢測到觸控動作後喚醒CPU或者自行執行某特定運算。
[0118]3、由於在本申請實施例提供的技術方案中，數據通過外部總線傳輸時，可以對其進行加密保護，這種基於硬體的加密處理使得協處理器中的數據更加安全，避免了黑客入侵或別人盜取協處理器後造成的數據被竊取或篡改的危險。
[0119]本領域內的技術人員應明白，本申請的實施例可提供為方法、系統、或電腦程式產品。因此，本申請可採用完全硬體實施例、完全軟體實施例、或結合軟體和硬體方面的實施例的形式。而且，本申請可採用在一個或多個其中包含有計算機可用程序代碼的計算機可用存儲介質(包括但不限於磁碟存儲器、CD-ROM、光學存儲器等)上實施的電腦程式產品的形式。
[0120]本申請是參照根據本申請實施例的方法、設備(系統)、和電腦程式產品的流程圖和/或方框圖來描述的。應理解可由電腦程式指令實現流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結合。可提供這些電腦程式指令到通用計算機、專用計算機、嵌入式處理機或其他可編程數據處理設備的處理器以產生一個機器，使得通過計算機或其他可編程數據處理設備的處理器執行的指令產生用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。
[0121]這些電腦程式指令也可存儲在能引導計算機或其他可編程數據處理設備以特定方式工作的計算機可讀存儲器中，使得存儲在該計算機可讀存儲器中的指令產生包括指令裝置的製造品，該指令裝置實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。
[0122]這些電腦程式指令也可裝載到計算機或其他可編程數據處理設備上，使得在計算機或其他可編程設備上執行一系列操作步驟以產生計算機實現的處理，從而在計算機或其他可編程設備上執行的指令提供用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。
[0123]儘管已描述了本申請的優選實施例，但本領域內的技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優選實施例以及落入本申請範圍的所有變更和修改。
[0124]顯然，本領域的技術人員可以對本申請進行各種改動和變型而不脫離本申請的精神和範圍。這樣，倘若本申請的這些修改和變型屬於本申請權利要求及其等同技術的範圍之內，則本申請也意圖包含這些改動和變型在內。
【權利要求】
1.一種電子設備,包括: 第一處理模塊，包含第一處理單元、存儲單元以及指令存儲單元； 第二處理模塊，包含第二處理單元； 數據通信模塊，連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互； 其中，所述指令存儲單元包含應用於所述第二處理模塊的指令集合，所述第二處理單元執行操作時通過數據通信模塊從所述指令集合中獲取相應的指令，完成所述操作。
2.如權利要求1所述的電子設備，其特徵在於: 所述第一處理模塊還包括第一硬體協議棧模塊，所述第一硬體協議棧模塊與所述存儲單元及所述數據通信模塊相連，用於控制所述第一處理模塊中的第一數據和/或第一指令經由所述數據通信模塊向所述第二處理模塊的發送，及用於控制經由所述數據通信模塊接收所述第二處理模塊發送的第二數據和/或第二指令； 所述第二處理模塊還包括第二硬體協議棧模塊，所述第二硬體協議棧模塊與所述數據通信模塊相連，用於控制所述第二數據和/或所述第二指令經由所述數據通信模塊向所述第一處理模塊的發送，及用於控制經由所述數據通信模塊接收所述第一數據和/或所述第一指令; 其中，所述第一硬體協議棧模塊和所述第二硬體協議棧模塊的通信協議與所述數據通信模塊對應。
3.如權利要求2所述的電子設備，其特徵在於: 所述第一硬體協議棧模塊在控制所述第一數據和/或所述第一指令經由所述數據通信模塊向所述第二處理模塊的發送的同時，還用於對所述第一數據和/或所述第一指令進行加密；及在控制經由所述數據通信模塊接收所述第二數據和/或所述第二指令的同時，還用於對所述第二數據和/或所述第二指令進行解密； 所述第二硬體協議棧模塊在控制所述第二數據和/或所述第二指令經由所述數據通信模塊向所述第一處理模塊的發送的同時，還用於對所述第二數據和/或所述第二指令進行加密；及在控制經由所述數據通信模塊接收所述第一數據和/或所述第一指令的同時，還用於對所述第一數據和/或所述第一指令進行解密。
4.如權利要求2或3所述的電子設備，其特徵在於: 所述第一處理單元具體用於將所述所述第一數據和/或所述指令集合中的所述第一指令存儲至所述存儲單元，並指示所述存儲單元控制所述第一指令和/或所述第一數據經由所述第一硬體協議棧模塊及所述數據通信模塊傳輸至所述第二處理模塊； 所述第一處理單元還用於在所述存儲單元經由所述第一硬體協議棧模塊從所述數據通信模塊接收到所述第二指令和/或所述第二數據，並產生一接收中斷信號時，響應所述中斷信號，從所述存儲單元讀取所述第二指令和/或所述第二數據。
5.如權利要求4所述的電子設備，其特徵在於: 所述存儲單元與所述指令存儲單元具體通過總線地址中的至少一個固定地址進行所述第一指令和/或所述第二指令的傳輸； 所述數據通信模塊具體為一外部總線。
6.一種數據處理方法，應用於一電子設備，所述電子設備包括第一處理模塊；第二處理模塊；數據通信模塊；其中，所述第一處理模塊包含第一處理單元、存儲單元以及指令存儲單元；所述第二處理模塊包含第二處理單元；所述數據通信模塊分別連接所述第一處理模塊和所述第二處理模塊，用於所述第一處理模塊與所述第二處理模塊之間的數據和/或指令交互；所述方法包括: 所述第二處理單元在執行操作時通過數據通信模塊從所述指令存儲單元中存儲的一指令集合中獲取相應的指令；其中，所述指令集合為應用於所述第二處理模塊的指令的集口 O
7.如權利要求6所述的方法，其特徵在於，所述第一處理模塊還包括第一硬體協議棧模塊，所述第一硬體協議棧模塊與所述存儲單元及所述數據通信模塊相連；所述第二處理模塊還包括第二硬體協議棧模塊，所述第二硬體協議棧模塊與所述數據通信模塊相連；所述第二處理單元在執行操作時通過數據通信模塊從所述指令存儲單元中存儲的一指令集合中獲取相應的指令，具體包括: 所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元； 所述存儲單元經由所述第一硬體協議棧模塊將所述第一指令從所述數據通信模塊向所述第二處理模塊發送； 所述第二處理單元經由所述第二硬體協議棧模塊從所述數據通信模塊接收所述第一指令； 其中，所述第一硬體協議棧模塊和所述第二硬體協議棧模塊的通信協議與所述數據通信模塊對應。
8.如權利要求7所述的方法，其特徵在於，在所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元之前，所述方法還包括: 所述第二處理單元經由所述第二硬體協議棧模塊從所述數據通信模塊向所述第一處理模塊發送第二指令； 所述存儲單元經由所述第一硬體協議棧模塊從所述數據通信模塊接收到所述第二指令； 所述第一處理單元從所述存儲單元讀取所述第二指令，並響應所述第二指令。
9.如權利要求7或8所述的方法，其特徵在於: 所述第一指令和所述第二指令通過所述第一硬體協議棧模塊時，所述第一硬體協議棧模塊對所述第一指令和所述第二指令進行加密和/或解密； 所述第一指令和所述第二指令通過所述第二硬體協議棧模塊時，所述第二硬體協議棧模塊對所述第一指令和所述第二指令進行加密和/或解密。
10.如權利要求8所述的方法，其特徵在於: 所述第一處理單元控制將所述指令集合中的第一指令傳輸至所述存儲單元，具體為:所述第一處理單元控制將所述指令集合中的第一指令通過總線地址中的至少一個固定地址傳輸至所述存儲單元； 所述第一處理單元從所述存儲單元讀取所述第二指令，並響應所述第二指令，具體為:所述第一處理單元通過所述至少一個固定地址從所述存儲單元讀取所述第二指令，並響應所述第二指令。
【文檔編號】G06F21/72GK104424033SQ201310392979
【公開日】2015年3月18日 申請日期:2013年9月2日 優先權日:2013年9月2日
【發明者】梁穎, 靳玉茹, 倪緒能, 鄭啟忠 申請人:聯想(北京)有限公司