一種具有空氣間隔的集成電路的製作方法
2023-05-29 05:18:16
專利名稱：一種具有空氣間隔的集成電路的製作方法
技術領域：
本發明是提供一種高效能(high performance)集成電路(integratedcircuit，IC)結構，尤指一種具有空氣間隔(air gap)的集成電路的製作方法。本發明尤其適用於需要高運作效能以及高積集度的邏輯IC或整合性IC(例如系統整合晶片(system-on-chip，SOC))領域。而本發明形成具有空氣間隔的集成電路結構的方法則提供半導體製造業者一可達到量產(massproduction)規模的完整解決方案。
背景技術：
隨著半導體製造技術的進步，製作於一半導體晶圓上的半導體組件設計尺寸也持續地縮小，並已經演進到深次微米世代。然而，集成電路密度不斷地提高的結果，卻造成各金屬導線間的時間延遲(RC delay)問題對集成電路的運作效能的影響日漸顯著，尤其當製程線寬(line width)降到0.15微米以下，甚至0.13微米以下的半導體製程時，時間延遲對組件運作效能所造成的影響更為明顯。
金屬內聯機間的時間延遲可以用金屬導線的電阻值(R)與金屬導線間的寄生電容(C)的相乘積來表達。目前減少半導體晶片的金屬內聯機時間延遲現象主要朝兩個方向進行第一是使用電阻值較低的金屬材料做為金屬導線，第二則是降低各金屬導線間的寄生電容，以增加金屬內聯機的傳輸速度同時減少電能消耗。
在習知的作法中，降低各金屬導線間的寄生電容的方法主要是採用如FSG、HSQ、FLAREKTM或SiLKTM等低介電常數(k＜3)材料。這些低介電常數材料的特性基本上需包括有低介電常數、低表面導電度(surface conductance，surface resistivity＞1015Ω)、低應力(compressive or weak tensile＞30MPa)、優異的機械強度及化學與熱穩定性、低吸水性以及製程兼容性(process compatibility)。然而許多低介電常數材料都有嚴重的可靠度(reliability)以及與金屬整合後產生的問題。因此，在新世代的低介電常數材料尚未問世之前，如何以製程技術克服時間延遲所造成的運作效能降低問題，便成為一值得探討與改進的課題。
由於空氣的理想介電常數接近於1，因此使用空氣(air)做為金屬內聯機的絕緣物質，也是降低金屬導線間寄生電容的解決方案之一。雖然許多利用空氣的低介電常數特性應用於集成電路的技術已經被公布出來，但是大部分卻都不具有量產價值。例如在美國專利第4920639號中，Lan Y.K.Yee即揭露一種製作具有空氣間隔的集成電路的方法，其作法是先利用光阻作為金屬內聯機間的暫時介電層，待完成金屬內聯機的製作後，再利用溶劑去除部分、甚至所有的光阻，而於金屬內聯機間形成大量的空氣間隔。這種作法會使得金屬內聯機幾乎完全被架空，而無法獲得足夠的支撐，容易造成集成電路受到機械力而損壞。
此外，美國專利第6130151號揭露一種形成空氣間隔於金屬內聯機間的矽氧層內的方法，其作法是先形成矽氧層以及一氮矽層於金屬層上，然後經由一微影(photo lithography)製程於氮矽層上定義出複數個開口，再進行一蝕刻製程沿著前述的開口依序蝕刻矽氧層及氮矽層或僅蝕刻矽氧層，以形成空氣間隔於矽氧層內。
美國專利第5949143號則揭露一種形成空氣間隔於金屬內聯機間的方法，其作法是先形成一雙鑲嵌金屬內聯機於介電層中，然後再沉積一蝕刻終止層(etch stop layer)於金屬內聯機及介電層之上，但裸露出部分的介電層，最後進行一蝕刻製程完全地去除未被蝕刻終止層覆蓋的介電層，以於各該金屬聯機以及蝕刻終止層之間形成空氣間隔。其它諸如美國專利案號5324683、6077767、6083821與5407860等，也都分別揭露各式於金屬內聯機間形成空氣間隔的方法，在此不多贅述。
然而，上述這些習知技術除了製程過於複雜，難以整合之外，同時也面臨一些可靠度問題，例如金屬內聯機無法獲得足夠的支撐。本發明則可以提供一完整的解決方案，以解決習知技術無法突破的瓶頸，可達到一量產規模。
發明內容
本發明的主要目的在提供一種高操作效能的集成電路結構及其製作方法。
本發明的另一目的在提供一種具有空氣間隔以及足夠支撐的集成電路結構及其製作方法，以於金屬內聯機間製作大量的空氣間隔，進而達到減少金屬內聯機的時間延遲的功效。
依據本發明的目的，一種同時具有大量空氣間隔以及使內聯機金屬線路具備足夠支撐的高性能集成電路結構首先被揭露出來。該集成電路結構包含有一第一層金屬導線圖案，形成於一底層上；一第二層金屬導線圖案，形成於該第一層金屬導線圖案上方；一支撐結構，形成於該第一層金屬導線圖案以及該第二層金屬導線圖案之間，用來支撐該第二層金屬導線圖案，其中該支撐結構包含有一經過非等向性蝕刻的介電層；以及由一蓋層所形成的複數個空氣間隔，形成於該第二層金屬導線圖案之間。
本發明同時揭露一種製作上述高性能集成電路的方法。在本發明的最佳實施例中，該方法首先於一基底上形成一底層，並於該底層上形成一第一層金屬導線圖案。接著於第一層金屬導線圖案以及底層上形成一介電層，並於該介電層上形成一第二層金屬導線圖案。隨後利用第一層金屬導線圖案以及第二層金屬導線圖案作為一蝕刻屏蔽，非等向性蝕刻部分的該介電層以及該底層，以形成複數個凹槽，同時使剩餘的介電層構成第二層金屬導線圖案的支撐結構。最後進行一化學氣相沉積(CVD)製程，以於各該凹槽表面以及第二層金屬導線圖案上沉積一蓋層，並封蓋各該凹槽，形成複數個空氣間隔。
由於本發明利用金屬層圖案、或用於定義金屬層圖案的光阻層作為蝕刻屏蔽，來對金屬層圖案下方的介電層進行一等向性蝕刻及一非等向性蝕刻，以於金屬內聯機間形成複數個空氣間隔，進而達到減少金屬內聯機的時間延遲的功效。此外，利用本發明方法所形成的集成電路結構具有使金屬內聯機或得足夠支撐的介電層架構，可以提高集成電路的可靠度。
圖1為本發明較佳實施例中具有空氣間隔或空氣懸隔(air bridge)的集成電路結構的剖面示意圖；圖2至圖6為本發明的較佳實施例中具有空氣間隔的集成電路的製作方法示意圖；圖7與圖8為本發明實施例二的製程方法示意圖；圖9與圖10為本發明實施例三的製程方法示意圖；圖11至圖14為製作具有空氣間隔的集成電路的製作方法示意圖，而此空氣間隔是形成於導線間空隙過大的區域內。
符號說明10-半導體晶片11-基底12-底層
13-第一層金屬圖案13a-金屬插塞14-介電層15-第二層金屬16-光阻層17-第二層金屬圖案17a-虛設圖案17b-側壁子18-孔隙18a-空氣間隔19-蓋層20-光阻層22a-空氣間隔22b-空氣間隔23a-空氣間隔23b-空氣間隔24-介電層24a-插塞26-介電層26a-插塞28-介電層M1-金屬圖案層M2-金屬圖案層M3-金屬圖案層
具體實施例方式
請參考圖1，圖1為本發明較佳實施例中具有空氣間隔(air gap)或空氣懸隔(air bridge)的集成電路結構的剖面示意圖。如圖1所示，半導體晶片10包含有一基底11，可以為一單晶矽基底或其它半導體基底。在基底11的表面上可以包含有已經製作完成的半導體組件，例如存儲單元(memorycell)、MOS電晶體、電阻或電容等等。由於這些組件並非本發明的重點，因此並未顯示在圖標之中。底層12形成於基底11之上，其中底層12可以為單一介電層所構成，或由多層介電層所構成。三層金屬圖案層(M1、M2及M3)、各金屬插塞24a以及26a以及介電層24、26以及28形成於底層12之上，構成一層疊堆積的金屬內聯機架構。此處，金屬圖案層(M1、M2及M3)是指定義於同一層的金屬導線圖案。定義金屬導線圖案(M1、M2及M3)以及金屬插塞24a以及26a可以利用傳統的金屬濺鍍以及蝕刻技術，介電層24、26以及28則可以利用一般的化學氣相沉積或旋轉塗布方式形成。
在圖1中，空氣間隔22a以及22b形成於金屬圖案層M2之間，並向下延伸至介電層24，甚至更向下延伸至底層12中。空氣間隔23a以及23b則形成於金屬圖案層M3之間，並向下延伸至介電層26。其中空氣間隔22a以及22b是由介電層26所包覆形成，並且在空氣間隔22b頂部具有一突懸(overhang)封閉結構。空氣間隔23a以及23b是由介電層28所包覆形成。空氣間隔22a與空氣間隔23a呈現連通狀態，這是由於形成空氣間隔23a的過程中，非等向性蝕刻挖穿原先由介電層26所包覆的空氣間隔22a。在本發明的其它實施例中，被挖穿的空氣間隔22a可以利用介電層28再次被封閉起來，而形成獨立的兩個空氣間隔22a以及23a。這可以藉由調整沉積介電層28時的階梯覆蓋(step coverage)程度來達到。
實施例一請參考圖2至圖6，圖2至圖6為依據本發明具有空氣間隔的集成電路結構的製作方法示意圖。如圖2所示，半導體晶片10包含有一基底11及一底層12位於基底11之上。第一層金屬圖案13可以經由濺鍍、微影及蝕刻等程序形成於底層12之上。接著於第一層金屬圖案13與底層12上沉積一介電層14，然後經由微影、蝕刻、沉積及化學機械研磨(CMP)等製程，再於介電層14之內製作金屬插塞13a。隨後形成一金屬層15於介電層14及金屬插塞13a之上，並於金屬層15表面形成一經過定義的光阻層16。光阻層16於金屬層15上定義出一第二層金屬圖案。
接著如圖3所示，利用光阻層16為蝕刻屏蔽對金屬層15進行蝕刻，以於介電層14及金屬插塞13a上方形成一第二層金屬圖案17，並藉由金屬插塞13a作為接觸插塞(via plug)與第一層金屬圖案13電連接。隨後去除光阻層16。第一金屬層圖案13與第二層金屬圖案17可以由鋁金屬、鋁銅合金或銅金屬所構成。金屬插塞13a可以由鎢(W)、鈦/氮化鈦(Ti/TiN)所構成。介電層14的組成可以是二氧化矽、氟矽玻璃(fluorinated silicate glass，FSG)、或其它利用電漿加強化學氣相沉積法(plasma-enhanced chemicalvapor deposition，PECVD)或高密度電漿化學氣相沉積法(high-densityplasma chemical vapor deposition，HDPCVD)所形成的介電層。
需強調的是，本發明的具有空氣間隔的集成電路結構亦可應用於銅金屬內聯機結構中。此時，上述的第一層金屬圖案13、金屬插塞13a及第二層金屬圖案17亦可利用雙鑲嵌(dual damascene)製程形成於介電層之中。雙鑲嵌製程為習知該項技藝者所熟知的技術，因此不再贅述。習知該項技藝者應可參考本發明而將本發明輕易地應用在銅製程上。
如圖4所示，以第二層金屬圖案17作為蝕刻屏蔽，進行一非等向性(anisotropic)蝕刻製程，垂直向下去除一預定深度未被第二層金屬圖案17覆蓋的介電層14，以形成複數個凹槽18於介電層14之內。其中，藉由控制蝕刻的時間(time-mode)可以適當地調整延伸至底層12中的凹槽深度，但此一凹槽深度以不影響組件的電性表現為原則。
接著如圖5所示，對凹槽18內的介電層14進行一等向性(isotropic)幹蝕刻或溼蝕刻製程，以進一步地擴大凹槽18的面積，形成一底切輪廓(undercut profile)於第二層金屬圖案17之下。需注意的是，前述的該等向性蝕刻製程是為一選擇性的步驟，亦即該等向性蝕刻製程亦可省略不進行，另一方面，進行該等向性蝕刻製程的主要目的乃是選擇性地擴大凹槽18的面積，因此只部分移除位於第二層金屬圖案17下的介電層14。用於支撐第二層金屬圖案17的支撐結構包含有介電層14及金屬插塞13a。
如圖5以及圖6所示，接著進行一化學氣相沉積(CVD)製程，於凹槽18及第二層金屬導線圖案17的表面沉積一蓋層(cap layer)19，並封蓋住凹槽18而形成複數個空氣間隔18a。值得注意的是，在沉積蓋層19時，須儘量經由調整化學氣相沉積的製程參數而讓蓋層19於第二層金屬導線圖案17的角落部分形成突懸(overhang)，以快速地將凹槽18封蓋住，進而減少蓋層19沉積入凹槽18內的情形。
實施例二請參閱圖7與圖8，圖7與圖8為本發明的另一實施例的製程方法示意圖。其中，圖7是延續圖2的製程步驟，經過曝光、顯影及蝕刻等製程，於介電層14及金屬插塞13a上形成一第二層金屬圖案17，並且不移除用於定義第二層金屬圖案17的光阻層16。如圖8所示，本發明方法可以光阻層16作為蝕刻屏蔽，依序進行圖四與圖五所示的非等向性蝕刻及等向性蝕刻製程，在蝕刻金屬層15之後隨即於介電層14內蝕刻形成複數個凹槽18，並凹槽18形成一底切輪廓(undercut profile)於第二層金屬圖案17之下。也就是說，在完成第二層金屬圖案17之後，隨即調整蝕刻氣體的成份，以同時(in-situ)蝕刻介電層14。最後才去除光阻層16，並進行圖6所示的化學氣相沉積(CVD)製程，於凹槽18及第二層金屬導線圖案17的表面沉積一蓋層(cap layer)19，封蓋住凹槽18而形成複數個空氣間隔18a。
實施例三依據本發明所揭露於圖4、圖5與圖8所示的製作空氣間隔18a的製程方法，亦可實施於多重金屬內聯機製程的任一層金屬圖案層或每一層金屬圖案層。請參閱圖9，連續做完三層金屬圖案層(M1、M2及M3)以及各金屬插塞13a之後，再利用最上面的金屬圖案層M3作為蝕刻屏蔽，並利用金屬圖案層M2、金屬圖案層M1作為蝕刻停止層，以進行一非等向性蝕刻，而於多重金屬內聯機間製作大量的空氣凹槽18。此外，如圖10所示，本發明可在底層12中加入一阻絕層(stop layer)12a，如此一來便可避免過度蝕刻，而破壞底層12下的組件。
實施例四為了避免發生當如圖10中第二層金屬圖案17的導線間空隙過大，以至於不論如何調整化學氣相沉積製程的製程參數，蓋層19皆會沉積入凹槽18之內，因而發生空氣間隔18a的體積減少的情況，可以在金屬導線間空隙較大的區域上形成虛設圖案(dummy pattern)。請參閱圖11至圖14，圖11至圖14為於導線間空隙過大的金屬內聯機製作空氣間隔的示意圖。首先如圖11所示，當第二層金屬圖案17的導線間空隙過大，本發明可適當地加入虛設圖案(dummy pattern)17a於過大的導線間空隙中的介電層14之上。其中，虛設圖案17a的形成方法可在第二層金屬圖案17的光罩的布局(layout)中加入複數個虛設圖案，使第二層金屬圖案17與虛設圖案17a同時形成於介電層14之上，藉此縮小第二層金屬圖案17的導線間空隙。接著再依序進行圖4至圖6所示的非等向性蝕刻、等向性蝕刻及化學氣相沉積製程，以於介電層14內形成複數個空氣間隔18a，如圖12所示。
如圖13所示，當第二層金屬圖案17的導線間空隙較大時，本發明的方法也可在形成第二層金屬圖案17之後，先沉積一薄膜層(未顯示)於第二層金屬圖案17之上，再利用一蝕刻製程以於第二層金屬圖案17的側邊形成側壁子(spacer)17b。其中，形成側壁子17b的方法為習知該項技藝者所熟知，因此不再贅述。由於側壁子17b的形成，因而縮小了導線間空隙。接著再依序進行圖三至圖五所示的非等向性蝕刻、等向性蝕刻及化學氣相沉積製程，以於介電層14內形成複數個空氣間隔18a。
如圖14所示，當第二層金屬圖案17的導線間空隙過大，本發明的方法亦可於形成完第二層金屬圖案17之後，再利用一光阻層20覆蓋於導線間空隙較大的第二層金屬圖案17之上，而僅裸露出導線間空隙較小的第二層金屬圖案17，或利用光阻層20而於導線間空隙過大的第二層金屬圖案17間形成至少一個虛設圖案。接著再依序進行圖4與圖5所示的非等向性蝕刻、等向性蝕刻，以於未被光阻層20覆蓋的介電層14內形成複數個凹槽18。然後移除光阻層20，並進行圖6所示的化學氣相沉積製程，以於介電層14內形成複數個空氣間隔18a。
相較於習知的方法，本發明的特點乃是直接利用金屬導線圖案、或用於定義金屬導線圖案的光阻層作為蝕刻屏蔽，來對金屬導線圖案下方的介電層進行一等向性蝕刻及一非等向性蝕刻，以於金屬內聯機間形成複數個空氣間隔，進而達到減少金屬內聯機的時間延遲的功效。在每一金屬導線的正下方皆有一層間介電層(interlayer dielectric)使金屬內聯機獲得足夠的支撐。本發明方法所形成的空氣間隔可以隨著每一層金屬導線圖案的定義同時製作，或在完成數層金屬導線圖案之後以各層的金屬導線圖案為蝕刻屏蔽進行一次的蝕刻，以在集成電路中形成大量的空氣間隔，而又同時能夠使各層金屬導線圖案底下皆可獲得介電層足夠的支撐。
權利要求
1.一種具有空氣間隔的集成電路的製作方法，該製作方法包含有提供一基底，其上具有一底層；於該底層上形成一第一層金屬導線圖案；於該第一層金屬導線圖案以及該底層上形成一介電層；於該介電層上形成一第二層金屬導線圖案；利用該第二層金屬導線圖案以及該第二層金屬導線圖案作為一蝕刻屏蔽，非等向性蝕刻該介電層，以形成多個凹槽，同時使剩餘的該介電層構成該第二層金屬導線圖案的支撐結構；利用等向性蝕刻該第二層金屬導線圖案的支撐結構，以形成一底切輪廓，擴大該凹槽的面積；以及進行一化學氣相沉積製程，以於該凹槽表面以及該第二層金屬導線圖案上沉積一蓋層，以封蓋該凹槽，形成多個空氣間隔。
2.根據權利要求1所述的製作方法，其中該基底為一矽基底。
3.根據權利要求1所述的製作方法，其中該第一層金屬導線圖案是鑲嵌於該底層上。
4.根據權利要求1所述的製作方法，其中該第二層金屬導線圖案是鑲嵌於該介電層上。
5.根據權利要求1所述的製作方法，其中該第一層金屬導線圖案以及該第二層金屬導線圖案是皆由銅所構成。
6.根據權利要求1所述的製作方法，其中該第一層金屬導線圖案以及該第二層金屬導線圖案是皆包含有鋁金屬。
7.根據權利要求1所述的製作方法，其中該第二層金屬導線圖案包含有一虛設圖案，使縮小該第二金屬導線圖案的金屬導線間孔隙。
8.一種具有空氣間隔的集成電路的製作方法，包含有提供一基底，其上具有一底層；於該底層上形成一介電層；於該介電層上形成一金屬導線圖案；利用該金屬導線圖案作為一蝕刻屏蔽，蝕刻該介電層至一預定深度，以於該介電層中形成多個凹槽，同時使剩餘的該介電層構成該金屬導線圖案的支撐結構；以及利用等向性蝕刻該剩餘的該介電層構成該金屬導線圖案的支撐結構，以形成一底切輪廓，擴大該凹槽的面積。
9.根據權利要求8所述的製作方法，其中該金屬導線圖案於該介電層上構成多個導線間空隙，且該多個凹槽是形成於該多個導線間空隙內的該介電層中。
10.根據權利要求8所述的製作方法，其中蝕刻該介電層的方法是利用一非等向性蝕刻技術。
11.根據權利要求8所述的製作方法，其中該金屬導線圖案是鑲嵌於該介電層上。
12.根據權利要求8所述的製作方法，其中該製作方法於形成該底切輪廓蝕刻之後，另包含有下列步驟進行一化學氣相沉積製程，以於該凹槽表面以及該金屬導線圖案上沉積一蓋層，同時封蓋該凹槽，形成多個空氣間隔。
13.根據權利要求8所述的製作方法，其中該金屬導線圖案包含有一虛設圖案，使縮小該金屬導線圖案的金屬導線間孔隙。
全文摘要
本發明是提供一種具有空氣間隔(air gap)的集成電路的製作方法。首先於一基底上形成一底層，並於該底層上形成一第一層金屬導線圖案。接著於第一層金屬導線圖案以及底層上形成一介電層，並於該介電層上形成一第二層金屬導線圖案。隨後利用第一層金屬導線圖案以及第二層金屬導線圖案作為一蝕刻屏蔽，非等向性蝕刻部分的該介電層以及該底層，以形成複數個凹槽，同時使剩餘的介電層構成第二層金屬導線圖案的支撐結構。最後進行一化學氣相沉積(CVD)製程，以於各該凹槽表面以及第二層金屬導線圖案上沉積一蓋層，並封蓋各該凹槽，形成複數個空氣間隔。
文檔編號H01L23/522GK1967799SQ200610145848
公開日2007年5月23日 申請日期2003年11月7日 優先權日2002年11月15日
發明者盧火鐵, 李大為, 王光志, 楊名聲 申請人:聯華電子股份有限公司