具有電纜部的多層布線基板的製造方法
2023-06-14 15:01:56 2
專利名稱：具有電纜部的多層布線基板的製造方法
技術領域：
本發明涉及一種組合型多層布線基板的製造方法，特別地涉及一種具有可撓性電纜部的組合型多層柔性布線基板的製造方法。
背景技術：
近年來，日益推進電子設備的小型化及高功能化，為此，提高了對布線基板的高密度化的要求。因此，通過使布線基板從單面變成雙面或者三層以上的多層布線基板，從而實現布線基板的高密度化。
作為這一環節，以攜帶電話等小型電子設備為中心，具有將通過連接器等連接在安裝各種電子元件的多層布線基板或者硬質布線基板之間的另外的柔性布線基板或者扁形柔性電纜一體化的可撓性電纜部的多層柔性布線基板正在被廣泛地普及(參照專利文獻1、第5圖)。
其中，攜帶電話的高性能化很顯著，與此相伴，存在所謂多層柔性布線基板上安裝的元件也被替換成CSP(晶片尺寸封裝)，進行高性能且高密度地進行封裝，不增大基板尺寸，就附加了高性能的趨勢。該CSP的焊盤間距，雖然最初也為0.8mm，但最近也開始提出搭載0.5mm以下的狹小間距的CSP的要求。
在多層柔性布線基板上搭載狹小間距CSP的必要條件如下(a)在CSP安裝區無貫通孔為了不使安裝所需的焊料流動。
(b)能夠進行導通部的高密度配置由於從狹小間距CSP安裝區直接地連接在下布線層，故作為所要求的最小間距有必要與所搭載的CSP的焊盤間距同間距。
(c)微細布線的形成不論外層、內層，都需要來自100焊盤以上的多數焊盤的布線引線。此外，在CSP安裝區域之間走線的布線條數是決定可搭載的CSP規格的重要因素。特別地，在搭載CSP時，處於存在CSP安裝區的外層布線更下方的內層的、布線的微細化是有效的。
(d)CSP安裝區的平坦性在多層柔性布線基板上面朝下倒裝晶片安裝CSP時，有必要通過CSP側的焊盤上的焊料球的高度，來吸收CSP安裝區的凹凸。在多層柔性布線基板中，用粘接材料等來填充各層的導體層的厚度形成的臺階差，並有必要確保平坦性。
多層柔性布線基板的代表結構，是以兩面或單面的柔性布線基板為內層，在其上層疊作為外層的柔性或硬質基底的布線基板，通過電鍍等實施通孔連接，成為4～8層左右的多層柔性布線基板的結構(參照專利文獻1、圖5)。
但是，由於以通孔連接貫通所有層，故存在所謂的高密度化困難或因在通孔上設置元件安裝區時焊料會流淌，而不能在通孔上配置安裝區域的問題。由此，沒有滿足搭載上述狹小間距CSP的必要條件，不能夠搭載狹小間距CSP。
其中，搭載以全柵格配置了10焊盤×10焊盤以上的CSP的焊盤的狹小間距CSP，對現有的多層柔生布線基板而言是非常困難的。
因此，為了實現高密度安裝，以多層柔性布線基板為芯板，在兩面或單面上具有1～2層左右的組合層的組合型多層柔性布線基板也正在實用化。
但是，在對多層柔性芯板進行組合情況下，由於電纜部等柔軟的構成材料損傷芯板的平坦性，所以組合是困難的。此外，由於對芯板進行通孔電鍍，所以導體層變厚，形成微細電路是困難的。
並且，由於需要利用組合用粘接材料填充上述厚的導體層，來確保平坦性，所以所需的粘接材料的厚度變厚，為了確保連接的可靠性，所需的組合層的通路孔電鍍的厚度也有必要加厚。其結果，形成微細電路仍舊有困難，不滿足上述狹小間距CSP搭載的必要條件，不能搭載狹小CSP。
因此，提出了通過增加層數彌補微細電路形成能力不足，並且進行第2段的組合的方法。但是，為了使用此方法製作2段組合型多層柔生布線基板中，而反覆進行逐次層疊，故存在隨層數的增加工序變複雜，合格率下降的問題。
此外，還考慮，在芯板上層疊導電突起的第1段組合層，在確保平坦性基礎上進一步進行第2段的組合的方法(參照專利文獻2 ～ )。
但是，電纜部等的由柔軟的構成材料製成的多層柔性基板碰上導電突起時，芯板變形，芯板的通孔受到損壞，仍舊重複進行逐次層疊，所以隨層數的增加工序變複雜，合格率下降的問題仍舊沒有解決。
基於這些，期望一種集成度高、廉價且穩定地製造具有能夠搭載狹小間距CSP的電纜部的多層布線基板的方法。
圖10至圖15是表示現有的具有電纜部的多層布線基板的製造方法(專利文獻4、圖3)的剖面工序圖，首先，如圖10(1)所示，製備在聚醯亞胺等可撓性絕緣基底材料131的兩面具有銅箔等導電層132、133的所謂兩面銅箔層疊板134。
接著，如圖10(2)所示，對該兩面型銅箔層疊板134的銅箔層132、133，使用常規的光學製作(photo fabrication)手法進行的蝕刻方法，形成電纜等電路圖形135，作為內層電路136。
接著，如圖10(3)所示，在電纜等電路圖形135上，通過粘接材料138粘貼聚醯亞胺膜137來形成覆蓋層139，進而形成電纜部140。
接著，如圖10(4)所示，製備在絕緣基底材料141的單面上具有銅箔等導電層142的所謂單面銅箔層疊板143、及用於將單面銅箔層疊板143粘貼在通過模具等按所希望的形狀衝切出的圖10(3)的電纜部140上粘接的材料144。
此時的導電層142的厚度為50μm以下，如果可能，就優選35μm以下。此後，如圖10(5)所示，粘貼單面銅箔層疊板143和粘接層144，利用模具等將其衝切成所希望的形狀。
接著，如圖11(6)所示，在圖10(3)的電纜部140隔著粘接材料144層疊圖10(5)衝切加工後的單面銅箔層疊板145。接著，如圖11(7)所示，通過NC鑽孔機等形成導通孔146。
此時，由於內層的覆蓋層139的聚醯亞胺膜137及粘接劑138在鑽孔加工時引起熱鬆弛(熱ダレ)，通向內層電路136的銅箔層132、133的通孔鍍層的周圍惡化，所以進行去鑽汙(desmear)處理。作為導通孔146的直徑，優選150～500μm左右。
但是，在導通孔的直徑和連接可靠性之間具有相關關係(參照專利文獻5、 ～ )，在提高集成度的目的下，當減小導通孔的直徑進行設計時，為了確保可靠性就需增加所需電鍍層的厚度是公知的。
接著，如圖13(8)所示，對導通孔146實施無電解電鍍或導電化處理等後，通過電鍍形成通孔147。此時的通孔147的鍍層厚度，在確保可靠性的前提下優選為30～50μm左右。
此後，如圖12(9)所示，對上述通孔面，使用常規的光製作手法的蝕刻方法形成電路圖形148，得到具有組合型多層柔性布線基板的電纜部的內層芯板149。
接著，如圖13(10)所示，製備在低流動性型的預成型料或者粘結片等流出少的粘接性絕緣樹脂150的單面上具有銅箔等導電層151的所謂單面銅箔層疊板152。
作為粘接性絕緣樹脂150的厚度，填充含有圖2(8)的加厚的通孔鍍層的導體層，由於需要確保平坦性，厚度至少需要在50μm以上，在此使用厚度為100μm的材料。
接著，如圖13(11)所示，利用模具等衝切加工單面銅箔層疊板(片面銅張積層板)152。接著，如圖13(12)所示，在圖12(9)中得到的內層芯板149上層疊衝切加工後的單面銅箔層疊板153。
此後，如圖14(13)所示，利用雷射等形成導通孔154。作為導通孔154的直徑，為了搭載0.5mm間距以下的狹小間距CSP，優選為100～300μm左右。
但是，如上所示，如果縮小導通孔的直徑進行設計時，就要為確保可靠性而增加所需的鍍層厚度。另一方面，若增大孔徑進行設計時，不僅集成度降低，還增加雷射加工時所需的加工時間，生產率惡化。
接著，如圖14(14)所示，對導通孔154實施無電解電鍍或導電化處理等後，通過電鍍形成通路孔155。考慮到粘接性絕緣樹脂150的厚度時，此時的通路孔155的鍍層厚度依賴於通路孔155的直徑，在確保可靠性的前提下，優選30μm以上。
此後，如圖15(15)所示，對含有上述鍍層金屬層面的最外導電層，使用常規的光製作手法的蝕刻方法形成電路圖形156。
接著，按照要求在基板表面，實施光致成象阻礙劑(Photo SolderResist)層的形成，焊料電鍍，鍍鎳、鍍金等表面處理，進行外形加工，由此形成具有電纜部的多層布線基板157。
像這樣，由於通孔鍍層及通路孔鍍層的加厚是必需的，故6層中，從外側開始第1層、第2層的導體層的厚度變厚，其結果，難於進行這些層的微細布線形成，導致集成度的下降和合格率的下降。為此，不能夠搭載柵格數多的全柵格的狹小間距CSP，導致變成自由度低的基板規格的問題發生。
此外，雖然沒有圖示，但通過重複進行自圖13(10)起的工序，就能夠進行2段組合，由此使得到的可搭載多層柔性基板的的狹小間距CSP的規格的自由度提高，同樣由於從外側第1層、第2層的導體層的厚度變厚，故難於形成這些層的微細布線。除此以外，由於如上所述重複進行逐次層疊，故隨著層數的增加工序變複雜，存在所謂合格率下降這樣的問題。
專利文獻1日本特許第2631287號公報專利文獻2日本特開第2003-129259號公報專利文獻3日本特許第3348004號公報專利文獻4日本特開第2004-200260號公報專利文獻5日本特開第2002-84069號公報如上所述，作為使用現有的製造方法來製造集成度提高且具有能夠搭載狹小間距CSP的電纜部的多層布線基板時的問題，由於需要多次進行複雜的衝孔加工電鍍，在生產率和合格率中存在問題，進行鍍層加厚的布線層增多，微細電路形成有困難，所以進行多段組合，或不得以降低布線密度。
發明內容
考慮上述問題點而進行本發明，其目的在於，提供一種廉價且穩定地製造集成度高、具有可搭載狹小間距CSP的電纜部的多層布線基板的方法。
為了實現此目標，本申請提供以下各發明。
根據第1發明，提供一種在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法，其特徵在於包括如下工序a)製造內層芯板；b)在具有可撓性的兩面型銅箔層疊板中的外層側的導通孔形成部位形成銅箔的開口，並且在上述兩面型銅箔層疊板的內層側形成含有導通孔形成部位的開口的電路圖形；c)在上述電路圖形上形成蓋層(カバ一レイ)作為外層組合層；d)使形成上述蓋層的一側朝向上述內層芯板的一側，隔著粘接材料在上述內層芯板上層疊上述外層組合層，形成層疊電路基材；e)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，通過上述銅箔的開口進行雷射加工，形成導通孔；f)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，將上述銅箔的開口及上述電路圖形中的上述導通孔形成部位的開口作為雷射遮光用的掩膜進行雷射加工，形成導通孔；g)對上述導通孔進行導電化處理，實施電解電鍍形成通路孔。
此外，根據第2發明，提供一種在至少一個準外層中具有電纜部的多層柔生布線基板的製造方法，其特徵在於包括如下工序a)製造內層芯板；b)在具有可撓性的單面型銅箔層疊板的銅箔層形成含有導通孔形成部位的開口的電路圖形；c)在上述電路圖形上形成蓋層作為外層組合層；d)使形成上述蓋層的一側朝向上述內層芯板的一側，隔著粘接材料在上述內層芯板上層疊上述外層組合層，形成層疊電路基材；e)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，進行雷射加工，形成導通孔；f)相對於上述層疊電路基材，將上述外層側的導通孔形成部位及上述電路圖形中的上述導通孔形成部位的開口作為雷射遮光用的掩膜進行雷射加工，形成導通孔；g)對上述導通孔進行導電化處理，實施電解電鍍形成通路孔。
根據這些特徵，本發明獲得如下效果。
根據第1發明，由於通過導電突起來實現使用了兩面銅箔層疊板的多層電路基板的層間連接，所以不需要通過導致布線密度下降的鍍層加厚的層間連接，能夠以狹小間距配置連接第1層和準外層即第2層的通路，就能夠使準外層的布線微細化，並能夠確保可靠性。此外，在CSP安裝區沒有貫通孔，充分確保可進行CSP安裝的平坦性。
此外，根據第2發明，由於通過導電突起來實現使用了單面銅箔層疊板的多層電路基板的層間連接，所以不需要通過導致布線密度下降的鍍層加厚的層間連接，就能夠比第1發明更微細地形成外層的電路圖形，搭載更多柵格數的、狹小間距CSP。
除此以外，同時加工外層組合層的內外層的雷射遮光用掩膜及內層電路圖形，在內層芯板上進行層疊後，通過一次雷射加工能夠形成6層基板的所有的層間導通孔，由於電鍍工序也是一次，所以生產率良好，合格率高。
而且，必須進行與布線密度降低有關的鍍層加厚的層僅僅是最外層，所以其它的所有層中微細布線的形成成為可能。此外，由於能夠另外製造芯板及組合層，就能夠進一步提高生產率。
其結果，根據本發明，能夠提供一種比現有的製造方法可廉價且穩定地製造集成度高、具有能夠搭載狹小間距CSP的電纜部的多層布線基板的方法。
圖1是表示本發明實施方式1的概念性剖面結構圖。
圖2是表示本發明實施方式1的概念性剖面結構圖。
圖3是表示本發明實施方式1的概念生剖面結構圖。
圖4是表示本發明實施方式1的概念生剖面結構圖。
圖5是表示本發明實施方式1的概念性剖面結構圖。
圖6是表示本發明實施方式2的概念性剖面結構圖。
圖7是表示本發明實施方式2的概念性剖面結構圖。
圖8是表示本發明實施方式2的概念性剖面結構圖。
圖9是表示本發明實施方式2的概念性剖面結構圖。
圖10是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
圖11是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
圖12是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
圖13是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
圖14是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
圖15是表示根據現有方法的具有電纜部的多層布線基板的製造方法的概念性剖面結構圖。
具體實施例方式
以下參照圖1至圖9，說明本發明的各實施方式。
(實施方式1)圖1至圖5是表示本發明實施方式1的剖面工序圖，首先，如圖(1)所示，在製造兩面可撓生布線基板時，製備具有銅箔1(例如厚度100μm)/鎳箔2(例如厚度2μm)/銅箔3(例如厚度12μm)的3層結構的金屬基材4。
接著，如圖1(2)所示，利用選擇蝕刻的方法在銅箔3上形成導電突起5。此時的腐蝕液，使用在常規的銅腐蝕工序中採用的腐蝕液，例如含氯化銅的腐蝕液，蝕刻銅箔1整體厚度的80～90％左右；接著使用對鎳腐蝕性低的、選擇地蝕刻銅的腐蝕液，例如含氨的鹼性腐蝕液蝕刻除去銅箔1的殘留部以露出鎳箔；接著，使用對銅腐蝕性低的、選擇地蝕刻鎳的腐蝕液，例如含過氧化氫或者硝酸的腐蝕液，蝕刻除去露出的鎳箔2。由此，得到圖1(2)所示的結構。
接著，如圖1(3)所示，通過壓力、層壓裝置等將B段狀態的預成型料6粘貼在垂直設置有導電突起的面上。代替預成型料6，可以使用兩面具有熱可塑性聚醯亞胺的聚醯亞胺膜等具有粘接性的絕緣樹脂。然後，如圖1(4)所示，為了使導電突起的頂部7從預成型料6中露出，進行滾動研磨等機械研磨、CMP等化學研磨等。通過此前的工序，得到導電突起5貫通了預成型料6的電路基材8。
接著，如圖1(5)所示，在金屬箔9上層疊導電突起5貫通了預成型料6的電路基材8。在此，使預成型料6完全熱固化，成為C段狀態。此後，如圖1(6)所示，在層疊的基材的銅箔上形成電路圖形10，通過此前的工序得到具有成為多層布線基板的芯板的填充通路(filled via)結構的兩面芯板11。
如實施方式1那樣，在具有導電突起的層間通道的兩面芯板的情況下，由於不需要加厚鍍層就能夠減薄芯板的布線層厚度，所以能夠使布線微細化。並且，對於此後的與組合層的粘接中所使用的粘接材料，由於能夠用厚度薄的材料填充，故流出量變少。而且，由於縮短了與組合層的層間連接距離，故在鍍層厚度相同的情況下，相對地提高了連接的可靠性。
填充通路結構可以適用於各種情況，不僅能夠適用於通過蝕刻加工形成的金屬制的導電突起，還能夠適用包括採用電鍍法形成的金屬制突起、印刷導電膠、墨等形成的導電突起、還有通過在通路孔鍍層時增多向內壁析出的鍍層的通路填充電鍍而製造出的兩面芯板，以及將它們進行組合的情況。
除此以外，由於芯板具有填充通路結構，所以在後工序中進行組合時，能夠在填充通路上獲得堆棧結構，有利於高密度化。此外，還能夠期待減少高速信號傳輸時連接部的反射的效果。
此後，如圖2(7)所示，製備在可撓性絕緣基底材料12(在此為厚度25μm的聚醯亞胺)的兩面上具有厚度12μm的銅箔13及14的、所謂兩面銅箔層疊板15。可撓性絕緣基底材料12的材質或者厚度並不限於25μm的聚醯亞胺，可按照要求分類使用。例如，在需要降低高速信號傳輸時的電介質損失的適用例中，能夠使用以低介質損耗角正切的液晶聚合物等為基底的兩面銅箔層疊板，對於高彎曲的要求，可以選擇聚醯亞胺的膜厚為12.5μm等較薄的材料。
接著，如圖2(8)所示，在兩面銅箔層疊板15的銅箔13的雷射加工時的保形掩膜及銅箔14上，將用於利用光處理法形成包含導通孔形成部位的開口的內層電路圖形的抗蝕劑層16形成在兩面銅箔層疊板15的兩面上。由於此時對較好的材料進行兩面的對位，所以不影響材料的伸縮等，能容易地確保位置精度。按照要求，高精度的對位能夠使用曝光機進行。
此外，優選銅箔13及14的厚度為5～12μm左右，如果是在此厚度範圍內，就能夠形成搭載狹小間距CSP所需的內層間距100μm以下的微細布線，也能夠作為以後雷射加工時的雷射遮蔽用掩膜起作用。而且，對於此後的蓋層的粘接材料而言，由於在確保平坦性的前提下能夠用厚度薄的材料來填充，故能夠縮短與組合層的層間連接距離，在相同鍍層厚度的情況下，能夠相對地提高連接可靠性。
接著，如圖2(9)所示，使用抗蝕劑層16，通過光處理法，形成雷射加工時的保形掩膜17和包含導通孔形成部位的開口的內層電路圖形18，接著剝離抗蝕劑層。按照要求，進行用於提高與組合粘接材料的密接性的粗化處理。
再有，當在導電突起上形成封閉的盲導孔(Blind Via Hole)時，容易進行組合後通過雷射等形成的導通孔的檢查，緩和雷射的熱的影響，與黑化處理或者黑化還原處理相比，優選通過使用了酸的蝕刻進行粗化。通過此前的工序，得到多層布線基板的組合層19。
此後，如圖2(10)所示，製備在例如12μm厚的聚醯亞胺膜20上具有厚15μm的丙烯酸、環氧樹脂等的粘接材料21的所謂蓋層22。
接著，如圖2(11)所示，利用真空壓力、層壓裝置等在多層布線基板的組合層19的內層側粘貼蓋層22。通過此前的工序，得到帶蓋層的組合層23。再有，圖2(7)～(11)之前的工序，可以是滾動條式(roll-to-roll)方法，希望進一步提高生產率。
此後，如圖3(12)所示，接著，預先起模用於在兩面芯板11上組合帶蓋層的組合層23的粘接材料24，進行對位。作為粘接材料24，優選低流動性型的預成型料和粘結片等流出少的材料。粘接材料24的厚度，即使考慮填充性和平坦性，也能夠選擇為15～20μm的較薄的厚度。
接著，如圖3(13)所示，經由粘接材料24利用真空壓力等層疊帶蓋層的組合層23和兩面芯板11。通過此前的工序，得到多層電路基材25。
接著，如圖4(14)所示，使用預先製作的雷射加工時的保形掩膜17，進行雷射加工，形成3種導通孔26、27、28。在形成導通孔27時，將預先製作的電路圖形18的導通孔形成部位的開口作為雷射加工時的雷射遮光用掩膜來使用，進行雷射加工。在雷射加工中，選擇使用UV-YAG雷射器、碳酸雷射器、受激準分子雷射器等。
按以下設定各導通孔的直徑。首先，導通孔26，在可撓性絕緣基底材料12中使用了25μm厚的聚醯亞胺的情況下，即使直徑50μm也能夠製造，基於用於確保可靠性所需的鍍層厚度是10μm左右，在此設直徑為50μm。
雖然導通孔27、28存在集成度及層間連接可靠性的問題，但此實施方式1中，導體層6層中，從第2層(準外層)到第5層，不需要進行與導體層厚度的增加有關係的電鍍，就能夠減薄導體層。由此，能夠減薄填充所需的粘接材料21或者粘接材料24的厚度，即使比較薄的鍍層厚度也能夠確保可靠性。作為在鍍層厚度15～20μm左右能夠確保可靠性的孔徑，導通孔27的下孔徑150μm，上孔徑考慮到與下孔的對位，在下孔徑上加上50μm，設為200μm；導通孔28的孔徑為150μm。由此，在能夠進行微細布線形成的同時，也提高了集成度，能夠與導通孔一起以狹小間距形成。
並且，進行用於通過電解電鍍取得層間連接的去鑽汙處理、導電化處理。再有，雷射加工中，除使用了上述的保形掩膜的加工外，還能夠適用如下方法，即預先進行比雷射的光束直徑大的、使銅掩膜發生偏移的雷射加工的大型窗口法。當然，也可以採用直接通過雷射使銅箔及樹脂貫通的直接雷射法。
此外，使用了上述保形掩膜的加工，也可以與大型窗口法、直接雷射法進行組合。再有，使用直接雷射法的情況下，優選銅箔的厚度為20μm以下。
接著，如圖4(15)所示，對具有導通孔26、27、28的多層電路基材25進行15～20μm左右的電解電鍍，獲取層間導通。通過此前的工序，即1次雷射加工及電鍍工序，就能夠一舉形成由導通孔26得到的通路29、由導通孔27得到的步進通路(step via)30、由導通孔26得到的跳躍通路31，能夠獲得從外層到內層的所有的層間導通。
通過此前的工序，獲得完成了層間導通的多層電路基材32。此外，在需要插接元件等的安裝用的貫通孔的情況下，在導通孔形成時利用NC穿孔機等形成貫通孔，能夠在上述通路孔電鍍時同時形成通孔。
接著，如圖5(16)所示，通過常規的光處理法形成外層圖形33。此時，如果在位於組合層23的內層側的覆蓋膜20上存在析出的鍍層時，也將其除去。此後，按照要求，對基板表面實施焊料電鍍、鍍鎳、鍍金等表面處理，形成光致成像阻焊劑層，使用銀膏、薄膜等形成朝向電纜的外層側的保護(shield)層。通過進行外型加工，得到在外層具有電纜部34的多層布線基板35。
根據本實施方式1的具有電纜部的多層布線基板，由於電纜配置在沒有鍍層的準外層，即第2層，故能夠以間距0.3mm以下配置直徑50μm的通路29，能夠形成間距100μm以下的微細布線。因此，能夠提供一種廉價且穩定地製造具有能夠搭載狹小間距CSP的電纜部的多層布線基板的方法。此外，在CSP安裝區中沒有貫通孔，可充分確保CSP安裝的平坦性。
並且，如上所述，由於從CSP向電纜的布線引線的大部分，能夠通過第1層和第2層(準外層)供給，所以第3層及4層成為電源、接地層。
本發明中，雖然利用導電突起連接第3層、第4層，但該導電突起的直徑能夠任意改變，例如，也可以在考慮了其它的設計要素之後，選擇用於確保對電源的電流容量、特性阻抗的匹配、抑制連接部中的信號反射的最佳直徑。
(實施方式2)圖6至圖9是表示本發明實施方式2的剖面工序圖，首先，如圖6(1)所示，在製造兩面可撓生布線基板時，製備具有銅箔51(例如，厚度100μm)/鎳箔2(例如，厚度2μm)/銅箔53(例如，厚度12μm)的3層結構的金屬基材54。
接著，如圖6(2)所示，利用選擇蝕刻的方法在銅箔53上形成導電突起55。此時的腐蝕液，首先，使用在常規的銅腐蝕工序中採用的腐蝕液，例如含氯化銅的腐蝕液蝕刻銅箔1整體厚度的80～90％左右；接著使用對鎳腐蝕性低的、選擇地蝕刻銅的腐蝕液，例如含氨的鹼生腐蝕液蝕刻除去銅箔1的殘留部以露出鎳箔；接著，使用對銅腐蝕性低的、選擇地蝕刻鎳的腐蝕液，例如含過氧化氫或者硝酸的腐蝕液，通過蝕刻除去露出的鎳箔2。由此，得到圖16(2)所示的結構。
接著，如圖6(3)所示，通過壓力、層壓裝置等將B段狀態的預成型料56粘貼在垂直設置有導電突起的面上。代替預成型料56，可以使用兩面具有熱可塑性聚醯亞胺的聚醯亞胺膜等具有粘接生的絕緣樹脂。
然後，如圖6(4)所示，為了使導電突起的頂部57從預成型料56中露出，進行滾動研磨等機械研磨、CMP等化學研磨等。
通過此前的工序，得到導電突起55貫通了預成型料56的電路基材58。
接著，如圖6(5)所示，在金屬箔59上層疊導電突起55貫通了預成型料56的電路基材58。在此，使預成型料56完全熱固化，成為C段狀態。
此後，如圖6(6)所示，在層疊的基材的銅箔上形成電路圖形60，通過此前的工序得到具有成為多層布線基板的芯板的填充通路(filled via)結構的兩面芯板61。
如此實施方式2那樣，在具有由導電突起引起的層間通道的兩面芯板的情況下，由於不需要加厚鍍層，就能夠減薄芯板的布線層厚度，所以能夠使布線微細化。並且，對於此後的與組合層的粘接中所使用的粘接材料，由於能夠用厚度薄的材料填充，故流出量變少，並且，由於縮短了與組合層的層間連接距離，在鍍層厚度相同的情況下，就相對地提高了連接的可靠性。
填充通路結構不僅能夠適用通過蝕刻加工形成的金屬制的導電突起，還能夠適用包括採用電鍍法形成的金屬制突起、印刷導電膠、墨等形成的導電突起、還有通過在通路孔鍍層時增多向內壁析出的鍍層的通路填充電鍍所製造出的兩面芯板、以及將它們組合的情況。除此以外，由於芯板具有填充通路結構，所以在後工序中進行組合時，能夠在填充通路上獲得堆棧結構，有利於高密度化。此外，還能夠期待減少高速信號傳輸時的連接部的反射的效果。
接著，如圖7(7)所示，製備在可撓生絕緣基底材料62(在此為厚度25μm的聚醯亞胺)的兩面上具有厚度12μm的銅箔63的所謂單面銅箔層疊板64。可撓生絕緣基底材料62的材質和厚度並不限於25μm的聚醯亞胺，可按照要求分類使用。
例如，在需要降低高速信號傳輸時的電介質損失的適用例中，能夠使用以低介質損耗角正切的液晶聚合物等為基底的兩面銅箔層疊板；對於高彎曲的要求，可以選擇聚醯亞胺的膜厚為12.5μm等較薄的材料。
接著，如圖7(8)所示，在單面銅箔層疊板64的單面上，形成用於靠光處理法在單面銅箔層疊板64的銅箔63上形成內層電路圖形的抗蝕劑層65。優選銅箔63的厚度為5～12μm左右，如果是此厚度範圍內，就能夠形成狹小間距CSP的搭載中所需的內層間距在100μm以下的微細布線，並能夠作為以後雷射加工時的雷射遮蔽用掩膜起作用。
並且，對於此後的蓋層的粘接材料而言，由於在確保平坦性的前提下能夠用厚度薄的材料來填充，就能夠縮短與組合層的層間連接距離，在相同鍍層厚度的情況下，能夠相對地提高連接可靠性。
接著，如圖7(9)所示，使用抗蝕劑層65，通過光處理法，形成包含導通孔形成部位的開口的電路圖形66，接著剝離抗蝕劑層。按照要求，進行用於提高與組合粘接材料的密接生的粗化處理。
再有，為了在導電突起上形成封閉的盲導孔時，組合後容易進行通過雷射等形成的導通孔的檢查，緩和雷射的熱所造成的影響，與黑化處理或者經黑化還原處理相比，優選通過使用了酸的蝕刻進行粗化。通過此前的工序，得到多層布線基板的組合層67。
此後，如圖7(10)所示，製備在例如12μm厚的聚醯亞胺膜68上具有厚15μm的丙烯酸、環氧樹脂等粘接材料69的所謂蓋層70。
接著，同圖(11)所示，利用真空壓力、層壓裝置等在多層布線基板的組合層67的內層側粘貼蓋層70。通過此前的工序，得到帶蓋層的組合層71。再有，圖7(7)～(11)之前的工序，能夠通過滾動條式方法實施，由此希望進一步提高生產率。
其次，如圖8(12)所示，接著，預先起模用於在兩面芯板61上組合帶蓋層的組合層71的粘接材料72，進行對位。作為粘接材料72，優選低流動性型的預成型料或者粘結片等流出少的材料。粘接材料72的厚度，即使考慮填充性和平坦性，也能夠選擇為15～20μm的較薄厚度。
接著，如圖8(13)所示，經由粘接材料72利用真空壓力等層疊帶蓋層的組合層71和兩面芯板61。通過此前的工序，得到多層電路基材73。
接著，如圖9(14)所示，對成為導通孔的位置進行雷射加工，形成3種導通孔74、75、76。在形成導通孔75時，將預先製作的電路圖形66的導通孔形成部位的開口作為雷射加工時的雷射遮光用掩膜進行雷射加工。在雷射加工法中，可選擇使用UV-YAG雷射器、碳酸雷射器、受激準分子雷射器等。按以下設定各導通孔的直徑。首先，導通孔74，在可撓性絕緣基底材料62中使用了25μm厚的聚醯亞胺的情況下，即使直徑50μm也能夠製造，基於用於確保可靠性所需的鍍層厚度是10μm左右，在此設直徑為50μm。
雖然導通孔75、76存在集成度和層間連接可靠性的問題，但此實施方式2中，導體層6層中，由於從第2層到第5層，不需要進行與導體層厚度的增加有關係的電鍍，就能夠減薄導體層，所以能夠減薄填充所需的粘接材料69或者粘接材料72的厚度，即使比較薄的鍍層厚度也能夠確保可靠性。
作為在鍍層厚度15～20μm左右能夠確保可靠性的孔徑，導通孔75中，設下孔徑為150μm，上孔徑考慮到與下孔的對位，在下孔徑上加上50μm，設為200μm；導通孔76的孔徑為150μm。由此，在能夠進行微細布線形成的同時，提高了集成度，能夠與導通孔一起形成為狹小間距。
並且，進行用於通過電解電鍍取得層間連接的去鑽汙處理、導電化處理。再有，雷射加工中，除使用上述的保形掩膜的加工外，還能夠適用直接通過雷射使銅箔及樹脂貫通的直接雷射法。
此外，也可以組合使用了上述保形掩膜的加工和直接雷射法。再有，使用直接雷射法的情況下，優選銅箔的厚度為20μm以下。
接著，如圖9(15)所示，對具有導通孔74、75、76的多層電路基材73進行15～20μm左右的電解電鍍，獲取層間導通。通過此前的工序，即1次雷射加工及電鍍工序，就能夠形成由導通孔74得到的通路77、由導通孔75得到的步進通路78、由導通孔76得到跳躍通路79，能夠獲得從外層到內層的所有的層間導通。
此外，在需要插接元件等安裝用的貫通孔的情況下，在導通孔形成時利用NC穿孔機等形成貫通孔，能夠在上述通路孔電鍍時同時形成通孔。
導電化處理後，通過常規的光處理法形成幹膜抗蝕劑等鍍層抗蝕劑層，通過電鍍形成通路孔及外層圖形，利用除去導電化處理被膜的所謂半添加法獲得層間導通的同時，能微細地形成電路圖形80，因此，與實施方式1相比，能夠搭載柵格數更多的狹小間距CSP。
再有，作為形成外層圖形的方法，利用平板電鍍進行上述的通路孔電鍍，此後，通過常規的光處理法形成外層圖形是可能的。此時，如果在位於組合層71的內層側的覆蓋膜68上存在析出的電鍍層，則也將其除去。
此後，按照要求，對基板表面實施焊料電鍍、鍍鎳、鍍金等表面處理，形成光致成像阻焊劑層，使用銀膏、薄膜等形成向電纜的外層側的保護層(shield)，進行外型加工，得到在外層側具有電纜部81的多層布線基板82。
具有根據本實施方式2的電纜部的多層布線基板，由於電纜配置在沒有鍍層的準外層(第2層)上，故能夠以狹小間距配置通路，能夠形成微細布線，因此，能夠廉價且穩定地製造具有能夠搭載狹小間距CSP的電纜部的多層布線基板。此外，在CSP安裝區中沒有貫通孔，可充分確保CSP安裝的平坦性。
並且，如上所述，由於從CSP向電纜的布線引線的大部分，能夠用第1層和準外層(第2層)供給，所以第3層及4層成為電源、接地層。本發明中，雖然利用導電突起連接第3層、第4層，但該導電突起的直徑能夠任意改變，例如，也可以在考慮了其它的設計要素之後，選擇用於確保對電源的電流容量、特性阻抗的匹配、抑制連接部中的信號反射的最佳直徑。
權利要求
1.一種在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法，其特徵在於，包括如下工序a)製造內層芯板；b)在具有可撓性的兩面型銅箔層疊板中的外層側的導通孔形成部位形成銅箔的開口，並且在上述兩面型銅箔層疊板的內層側形成含有導通孔形成部位的開口的電路圖形；c)在上述電路圖形上形成蓋層作為外層組合層；d)使形成了上述蓋層的一側朝向上述內層芯板的一側，隔著粘接材料在上述內層芯板上層疊上述外層組合層，形成層疊電路基材；e)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，通過上述銅箔的開口進行雷射加工，形成導通孔；f)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，將上述銅箔的開口及上述電路圖形中的上述導通孔形成部位的開口作為雷射遮光用的掩膜進行雷射加工，形成導通孔；以及g)對上述導通孔進行導電化處理，實施電解電鍍形成通路孔。
2.根據權利要求1所述的在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法，其特徵在於，上述內層芯板是具有填充通路結構的層間連接的兩面布線基板。
3.一種在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法，其特徵在於，包括如下工序a)製造內層芯板；b)在具有可撓性的單面型銅箔層疊板的銅箔層形成含有導通孔形成部位的開口的電路圖形；c)在上述電路圖形上形成蓋層作為外層組合層；d)使形成了上述蓋層的一側朝向上述內層芯板的一側，隔著粘接材料在上述內層芯板上層疊上述外層組合層，形成層疊電路基材；e)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，進行雷射加工，形成導通孔；f)相對於上述層疊電路基材，將上述外層側的導通孔形成部位及上述電路圖形中的上述導通孔形成部位的開口作為雷射遮光用的掩膜進行雷射加工，形成導通孔；以及g)對上述導通孔進行導電化處理，實施電解電鍍形成通路孔的工序。
4.根據權利要求3所述的在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法，其特徵在於，上述內層芯板是具有填充通路結構的層間連接的兩面布線基板。
全文摘要
本發明提供一種可廉價且穩定地製造集成度高、具有能夠搭載狹小間距CSP的電纜部的多層布線基板的方法。在至少一個準外層中具有電纜部的多層柔性布線基板的製造方法中，包括a)製造內層芯板(8，58)的工序；b)在具有可撓性的兩面型銅箔層疊板中的外層側的導通孔形成部位形成銅箔的開口，並且在上述兩面型銅箔層疊板的內層側形成含有導通孔形成部位的開口的電路圖形(10、60)的工序；c)在上述電路圖形上形成蓋層(22、70)作為外層組合層(23、67)的工序；d)使形成了上述蓋層的一側朝向上述內層芯板的一側，隔著粘接材料在上述內層芯板上層疊上述外層組合層，形成層疊電路基材(25、73)的工序；e)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，通過上述銅箔的開口進行雷射加工，形成導通孔(26、27、28、74、75、76)的工序；f)相對於上述層疊電路基材，朝向上述外層側的導通孔形成部位，將上述銅箔的開口及上述電路圖形中的上述導通孔形成部位的開口作為雷射遮光用的掩膜進行雷射加工，形成導通孔的工序；以及g)對上述導通孔進行導電化處理，實施電解電鍍形成通路孔(29、30、31、77、78、79)的工序。兩面型銅箔層疊板可用單面型銅箔層疊板替換。
文檔編號H05K3/42GK1972571SQ20061017183
公開日2007年5月30日 申請日期2006年11月1日 優先權日2005年11月1日
發明者松田文彥 申請人:日本梅克特隆株式會社