功率mos器件及功率mos器件製造方法
2023-06-14 01:34:21 1
專利名稱：功率mos器件及功率mos器件製造方法
技術領域：
本發明涉及半導體領域，更具體地說，本發明涉及一種功率MOS器件以及一種功率MOS器件製造方法，其能夠提高功率MOS器件可靠性。
背景技術：
現如今，功率MOS (金屬氧化物半導體)器件已經在消費類電子及通信類電子產品中得到了廣泛的應用。圖1示意性地示出根據現有技術的功率MOS器件的結構示圖。並且，圖2示意性地示出圖1所示的根據現有技術的功率MOS器件的製造方法的流程圖。如圖2所示，在現有技術的功率MOS器件的製造過程中，首先執行有源區形成步驟 Si，用於在襯底中形成有源區。有源區具體包括例如圖1所示的高壓P井HVPW，高壓P井 HVPW中的源極區域和漏極區域。源極區域包括低壓P井SPW。隨後，執行柵極多晶矽澱積步驟S2，用於沉積柵極多晶矽。此後，執行柵極刻蝕步驟S3，用於對柵極多晶矽進行刻蝕。在柵極刻蝕步驟S3之後執行N型漂移區離子注入步驟S4，以形成漏極區域區域中的N型漂移區NGRD。此後，可進行柵極電極沉積，觸點CT1、CT2、CT3的形成等步驟。並且，可選地，還可在低壓P井SPW中形成淺溝槽隔離STI，用於對器件或者器件的各個部分進行隔離。此外，還可在低壓P井SPW中形成N型淺摻雜漂移區NLDD2，以及在N 型漂移區NGRD中形成N型淺摻雜漂移區NLDDl。圖1示出了由此得到的功率MOS器件的結構。如圖1所示，襯底(未示出)中布置有高壓P井HVPW，高壓P井HVPW中布置了低壓P井SPW以及N型淺摻雜漂移區NGRN。並且，低壓P井SPW中布置了 N型淺摻雜漂移區 NLDD2。柵極GATE布置在低壓P井SPW和N型淺摻雜漂移區NGRN上部之間的位置。需要說明的是，圖1中，SAB僅僅用於示出被製造過程中在N型漂移區離子注入步驟S4中採用來保護矽片表面的矽化物阻止層，在其保護下，矽片不與其它Ti，Co之類的金屬形成不期望的矽化物。矽化物阻止層SAB不是功率MOS器件的結構，僅僅用於示意性地說明製造過程中採用的矽化物阻止層。但是，現有技術的功率MOS器件的柵極氧化層可靠性不高。因此，希望能夠提出一種能夠提高功率MOS器件的柵極氧化層可靠性的技術方案。
發明內容
本發明所要解決的問題是如何提高功率MOS器件的柵極氧化層可靠性。為此，本發明提供了一種功率MOS器件及功率MOS器件製造方法。根據本發明的第一方面，提供了一種功率MOS器件。根據本發明第一方面的功率 MOS器件製造方法包括有源區形成步驟，用於在襯底中形成有源區，有源區具體包括源極
3區域和漏極區域；第一 N型漂移區離子注入步驟，用於在漏極區域中形成第一 N型漂移區。 柵極多晶矽澱積步驟，用於沉積柵極多晶矽；執行柵極刻蝕步驟，用於對柵極多晶矽進行刻蝕；第二 N型漂移區離子注入步驟，用於在漏極區域中形成第二 N型漂移區，所述第二 N型漂移區位於所述第一 N型漂移區下方。本發明有利地通過兩次N型漂移區離子注入步驟形成了兩個摻雜區域，使得柵極下電場消弱，保護柵極氧化矽，改善器件可靠性。優選地，在上述功率MOS器件製造方法中，柵極中的柵極氧化物的厚度為120A。優選地，在上述功率MOS器件製造方法中，第一 N型漂移區離子注入步驟採用的離子劑量低於第二 N型漂移區離子注入步驟採用的離子劑量。優選地，在上述功率MOS器件製造方法中，第一 N型漂移區離子注入步驟採用的能量低於第二 N型漂移區離子注入步驟採用的能量。優選地，在上述功率MOS器件製造方法中，第一 N型漂移區離子注入步驟與第二 N 型漂移區離子注入步驟採用相同的掩膜。根據本發明的第二方面，提供了一種採用本發明第一方面所述的方法製成的功率 MOS器件，所述功率MOS器件包括有源區形，所述有源區形包括源極區域、漏極區域以及柵極，漏極區域中布置有第一 N型漂移區和第二 N型漂移區，其中所述第二 N型漂移區位於所述第一 N型漂移區下方。優選地，在上述功率MOS器件中，柵極中的柵極氧化物的厚度為120A。優選地，在上述功率MOS器件中，所述源極區域和漏極區域被布置在高壓P井中。由於採用了根據本發明第一方面所述的功率MOS器件及功率MOS器件製造方法， 因此，本領域技術人員可以理解的是，根據本發明第二方面的功率MOS器件同樣能夠實現根據本發明的第一方面的功率MOS器件製造方法所能實現的有益技術效果。S卩，本發明有利地通過兩次N型漂移區離子注入步驟形成了兩個摻雜區域，使得柵極下電場消弱，保護柵極氧化矽，改善器件可靠性。
結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解並且更容易地理解其伴隨的優點和特徵，其中圖1示意性地示出根據現有技術的功率MOS器件的結構示圖。圖2示意性地示出圖1所示的根據現有技術的功率MOS器件的製造方法的流程圖。圖3示意性地示出根據本發明實施例的功率MOS器件的結構示圖。圖4示意性地示出圖3所示的根據本發明實施例的功率MOS器件的製造方法的流程圖。需要說明的是，附圖用於說明本發明，而非限制本發明。注意，表示結構的附圖可能並非按比例繪製。並且，附圖中，相同或者類似的元件標有相同或者類似的標號。
具體實施例方式為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。圖3示意性地示出根據本發明實施例的功率MOS器件的結構示圖。並且圖4示意性地示出圖3所示的根據本發明實施例的功率MOS器件的製造方法的流程圖。如圖4所示，根據本發明實施例的功率MOS器件製造方法包括如下步驟有源區形成步驟Si，用於在襯底中形成有源區，有源區具體包括源極區域和漏極區域。同樣，優選的，源極區域和漏極區域布置在高壓P井HVPW中。源極區域包括低壓P 井 SPW。第一 N型漂移區離子注入步驟S41，用於在漏極區域中形成第一 N型漂移區 NGRD1。柵極多晶矽澱積步驟S2，用於沉積柵極多晶矽。執行柵極刻蝕步驟S3，用於對柵極多晶矽進行刻蝕。第二 N型漂移區離子注入步驟S42，用於在漏極區域中形成第二 N型漂移區 NGRD2，所述第二 N型漂移區NGRD2位於所述第一 N型漂移區下方NGRDl下方。此後，可進行柵極電極沉積，觸點CT1、CT2、CT3的形成等步驟。並且，可選地，還可在低壓P井SPW中形成淺溝槽隔離STI，用於對器件或者器件的各個部分進行隔離。此外，還可在低壓P井SPW中形成N型淺摻雜漂移區NLDD2，以及在N 型漂移區NGRD中形成N型淺摻雜漂移區NLDDl。 本發明上述製造方法有利地通過兩次N型漂移區離子注入步驟(第一 N型漂移區離子注入步驟S41和第二 N型漂移區離子注入步驟S4》形成了兩個摻雜區域(第一 N型漂移區下方NGRDl和所述第二 N型漂移區NGR^)，使得柵極下電場消弱，保護柵極氧化矽， 改善器件可靠性。優選地，在上述功率MOS器件製造方法中，第一 N型漂移區離子注入步驟S41採用的離子劑量低於第二 N型漂移區離子注入步驟S42採用的離子劑量。優選地，在上述功率 MOS器件製造方法中，第一 N型漂移區離子注入步驟S41採用的能量低於第二 N型漂移區離子注入步驟S42採用的能量。這樣，由於，第二 N型漂移區離子注入步驟S42採用的離子劑量和/或能量高於第一 N型漂移區離子注入步驟S41，所以可以有效地確保所形成的第二 N 型漂移區NGRD2位於第一 N型漂移區下方NGRDl下方。此外，優選地，在上述功率MOS器件製造方法中，第一 N型漂移區離子注入步驟S41 與第二 N型漂移區離子注入步驟S42採用相同的掩膜。這樣，節省了掩膜數量，降低了製造成本。圖3示出了由此得到的功率MOS器件的結構。如圖3所示，襯底(未示出)中布置有高壓P井HVPW，高壓P井HVPW中布置了低壓P井SPW以及N型淺摻雜漂移區NGRN。並且，低壓P井SPW中布置了 N型淺摻雜漂移區 NLDD2。柵極GATE布置在低壓P井SPW和N型淺摻雜漂移區NGRN上部之間的位置。與現有技術圖1所示的結構不同的是，在圖3所示的結構中，漏極區域中布置有第一 N型漂移區下方NGRDl和所述第二 N型漂移區NGRD2，其中所述第二 N型漂移區NGRD2位於所述第一 N 型漂移區NGRDl下方。由於形成了兩個摻雜區域(第一 N型漂移區下方NGRDl和所述第二 N型漂移區 NGRD》，使得柵極下電場消弱，保護柵極氧化矽，改善器件可靠性。
優選地，，柵極中的柵極氧化物的厚度為120A。並且，需要說明的是，將所述源極區域和漏極區域被布置在高壓P井HVPW中的方式僅僅是優選的，當然可以在不使用高壓P井HVPW的情況下直接將源極區域和漏極區域布置在襯底中。本領域技術人員來說可以理解的是，在某些應用下，實際上源極與漏極的名字可以互換，源極可用作漏極，漏極可用作源極，源極與漏極的命名不對本發明造成限制。此外，本領域技術人員來說可以理解的是，雖然以上述流程中的各個步驟說明了本發明，但是本發明並不排除除了上述步驟之外其它步驟的存在。本領域技術人員來說可以理解的是，可在不脫離本發明的範圍的情況下，可以在所描述的步驟中加入其它步驟以形成其它結構或者實現其它目的。可以理解的是，雖然本發明已以較佳實施例披露如上，然而上述實施例並非用以限定本發明。對於任何熟悉本領域的技術人員而言，在不脫離本發明技術方案範圍情況下， 都可利用上述揭示的技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
權利要求
1.一種功率MOS器件製造方法，其特徵在於包括有源區形成步驟，用於在襯底中形成有源區，有源區具體包括源極區域和漏極區域；第一 N型漂移區離子注入步驟，用於在漏極區域中形成第一 N型漂移區。柵極多晶矽澱積步驟，用於沉積柵極多晶矽；執行柵極刻蝕步驟，用於對柵極多晶矽進行刻蝕；第二 N型漂移區離子注入步驟，用於在漏極區域中形成第二 N型漂移區，所述第二 N型漂移區位於所述第一 N型漂移區下方。
2.根據權利要求1所述的功率MOS器件製造方法，其特徵在於，柵極中的柵極氧化物的厚度為120A。
3.根據權利要求1或2所述的功率MOS器件製造方法，其特徵在於，第一N型漂移區離子注入步驟採用的離子劑量低於第二N型漂移區離子注入步驟採用的離子劑量。
4.根據權利要求1或2所述的功率MOS器件製造方法，其特徵在於，第一N型漂移區離子注入步驟採用的能量低於第二N型漂移區離子注入步驟採用的能量。
5.根據權利要求1或2所述的功率MOS器件製造方法，其特徵在於，第一N型漂移區離子注入步驟與第二 N型漂移區離子注入步驟採用相同的掩膜。
6.一種採用權利要求1至5之一所述的方法製成的功率MOS器件，其特徵在於所述功率MOS器件包括有源區形，所述有源區形包括源極區域、漏極區域以及柵極，漏極區域中布置有第一 N型漂移區和第二 N型漂移區，其中所述第二 N型漂移區位於所述第一 N型漂移區下方。
7.根據權利要求6所述的功率MOS器件，其特徵在於，柵極中的柵極氧化物的厚度為 120A。
8.根據權利要求6或7所述的功率MOS器件，其特徵在於，所述源極區域和漏極區域被布置在高壓P井中。
全文摘要
本發明提供了一種功率MOS器件及功率MOS器件製造方法。根據本發明的功率MOS器件製造方法包括有源區形成步驟，用於在襯底中形成有源區，有源區具體包括源極區域和漏極區域；第一N型漂移區離子注入步驟，用於在漏極區域中形成第一N型漂移區。柵極多晶矽澱積步驟，用於沉積柵極多晶矽；執行柵極刻蝕步驟，用於對柵極多晶矽進行刻蝕；第二N型漂移區離子注入步驟，用於在漏極區域中形成第二N型漂移區，所述第二N型漂移區位於所述第一N型漂移區下方。本發明有利地通過兩次N型漂移區離子注入步驟形成了兩個摻雜區域，使得柵極下電場消弱，保護柵極氧化矽，改善器件可靠性。
文檔編號H01L21/336GK102214696SQ201110142180
公開日2011年10月12日 申請日期2011年5月27日 優先權日2011年5月27日
發明者令海陽 申請人:上海宏力半導體製造有限公司