埋置電容器的印刷電路板及其製造方法

2023-06-14 09:38:36

專利名稱：埋置電容器的印刷電路板及其製造方法
技術領域：
本發明涉及一種電容器埋置的疊層結構，並且更具體地涉及一 種埋置電容器的印刷電路板及其製造方法，該埋置電容器的印刷電 路板適合於改善電極和絕緣樹脂層之間的粘結強度，並還可以防止 在雷射打孔過程中由4喿作7>差引起的缺陷。
背景技術：
近來，隨著電子產品向小型化、高功能化、以及高頻率性能發 展的趨勢，已經引入埋置無源器件技術，其中無源器件不是簡單地 安裝在印刷電路板(PCB)上，而是埋入PCB中。這種技術適合於 將佔據總表面積的50。/。或更大面積的無源器件(通常，它們中一半 是電容器)埋入PCB或類似器件中，從而有助於產品的小型化和增 加i殳計靈活性。此外，這種技術由於減少了焊4妄連4妻而可以改善4吏 用可靠性，並且通過減少噪音和連^妾通^各而可以進一步降低寄生電 感。尤其是，去耦電容器被設置在集成電路(IC)附近，用於供給 電力和通過切換操作消除噪音。同時，由於IC晶片的高速性能而
日益需要具有更高電容和更低等效串聯電感(ELS)的去耦電容器。
然而，典型的埋入式去耦電容器4吏用預浸料(半固化片)型絕 緣樹脂層(其兩個面附著有銅膜)作為介電層。因此，存在一種限 制，埋入式去耦電容器由於其低電容密度的緣故而很難用於期望的 用途。現在正在開發另一種技術，以通過將鐵電填料分散到絕緣樹 脂層中並減少厚度而改善電容密度。這種技術還不能充分保證每個 佔據區域的電容密度，因此通過這種技術製備的電容器不適用於去 耦電容器。
為了克服這樣的限制，已經在積極開展採用高介電常數薄膜的 埋入式薄膜電容器的研究。埋入式薄膜電容器由於它的較小的厚度
可以實5見高電容和4氐ESL特性。
傳統的埋入式薄膜電容器是通過這樣的方法製備的，包括在 具有幾十微米厚度的銅膜上或在沉積在疊層板的附加絕緣樹脂上 的底電一及上形成介電層；以及在介電層上形成頂電糹及。考慮到電容 器的特性，傳統的形成頂電極的方法可以使用薄膜沉積法如濺射法 來實施。
然而，在形成約1 pm厚度的層時，薄膜沉積法需要4艮長的處 理時間和較高的製造成本。在頂電極和底電極較薄的情況下，由於 由電4及引起的損失的增加，獲得高Q值是4艮困難的，並且將薄膜沉 積法應用於採用厚膜形成法的PCB的製造方法也是很困難的。
特別地，為了增加絕緣樹脂和導體(如銅膜和電極)之間的物 理粘結力，需要在導體表面上進4亍粗化處理。然而，當電才及具有專交
小的厚度時，不可能實施粗化處理，這樣會導致如圖1A所圖解說 明的分層。這在可靠性上會引起嚴重的問題。
因為介電層和電極層形成得非常薄，因此它們由於其固有的特 性而在物理和化學上非常弱。因此，當將薄介電層和電極用於PCB 時，它們可能易於受到破壞，這是因為它們在塗覆過程中由於酸或 石鹹性溶液的緣故而可能^皮暴露。因為這些原因，4吏用塗覆工藝或類 似工藝直接在介電薄膜上形成頂電極是很困難的。
而且，為了在用於將層間電路連接至先前已經形成的薄膜電容
器的雷射打孔工藝過程中防止介電層的破壞(參見圖1B的箭頭)， 考慮到絕緣樹脂層的厚度偏差和雷射打孔工藝的誤差，需要具有至 少幾孩t米厚度的電極。然而，如上所述，使用薄膜沉積法將電極形 成至幾微米的厚度是很困難的。

發明內容
本發明的 一個方面才是供了 一種用改進的電4及形成法製造埋置 電容器的印刷電路板(PCB)的方法，以解決由厚膜形成法引起的 介電層的石皮壞和/或分層問題，同時保證薄膜電容器的電性能。
本發明的 一 個方面還提供了 一種具有改善電極結構的埋置電 容器的PCB，其可以有利地用於厚膜形成法同時保證薄膜電容器的 優異的電性 能。
根據本發明的 一 個方面，提供了 一種製造埋置電容器的印刷電 路板(PCB)的方法，包括製備包括疊層板的疊層體，該疊層板 在其兩個面上具有第一和第二銅膜，在至少一個面上i殳置至少一個 底電才及；在該至少一個底電才及上形成介電層；在該介電層的待形成 電容器的上表面區i或上形成金屬層；在該金屬層的上表面的至少一
個區域上形成導電膠層，該導電月交層和該金屬層一皮設置作為頂電
極；在該疊層板的兩個面上分別形成絕緣樹脂層；以及在絕緣樹脂 層中形成導電通3各(導電通孑L， conductive via )以4更連才妾至該頂電 極的該導電膠層。
該導電膠層的形成可以包括在該金屬層的上表面的基本上整 個區域上形成導電月交層。在這種情況下，可以充分保^正導電月交和樹 脂之間的粘結力，這與沒有<壬<可附加粗化處理的傳統#支術相比可以 使粘結力提高几十倍或者更大。
考慮到電容器特性和處理時間，頂電極的金屬層可以具有約50 nm至約300 nm範圍的厚度。頂電極的金屬層可以包括選自由金 (Au)、 4艮(Ag)、柏(Pt)以及銅(Cu)糹且成的組的金屬。頂電 才及的金屬層的形成可以通過物理沉積法或化學沉積法來實施。
頂電才及的導電3交層可以具有至少約2 iam的厚度。頂電4及的導 電膠層可以包括Ag或Cu。
在形成介電層之前，該方法可以進一步包括在底電極的上表面 上形成第一金屬隔離層。此外，在頂電4及的金屬層形成之前，該方 法可以進一步包括在介-電層的上表面上形成第二金屬隔離層。
第一和第二金屬隔離層可以包括選自由鉭(Ta)、鈥(Ti)、鉻 (Cr)以及鎳(Ni)組成的組的金屬。第一和第二金屬隔離層可以 具有約5nm至約100nm範圍的厚度。
在絕緣樹脂層中形成導電通^各可以包括使用雷射打孔工藝在 絕蟲彖樹脂層中形成通^各孔(導通孔，via hole),該通^各孔部分地暴 露導該電膠層；以及將導電材料施加至該通路孔以形成層間電路。
電層的石皮壞，與 敫光4妾觸所必然產生的去鑽汙(desmear)，以及在 塗覆工藝中由化學腐蝕所引起的破壞。
薄膜電容器的埋置區域可以設置至PCB的適當的層間區域。 在一種實施方式中，底電極可以是疊層板的第一和第二銅膜中的至 少一個。在可替換的實施方式中，該疊層體可以包括設置在該疊層 板的 一個面上的附加絕緣樹脂層，並且該底電極可以設置在薄膜電 容器的i裡置區i或中。如果有必要，該方法可以採用上述兩種實施方 式的結合。
根據本發明的另 一方面，提供了 一種由上述方法製造的埋置電 容器的PCB。
該埋置電容器的PCB包括包括疊層板的疊層體，該疊層板 在其兩個面上具有第一和第二銅膜，在至少一個面上設置至少一個
底電極；在該至少一個底電極的上表面上的介電層；包括金屬層和 導電膠層的頂電極，其中該金屬層是採用薄膜沉積法設置在介電層 上表面的待形成電容器的區域上，而該導電"交層是在該金屬層的上 表面的至少一個區域上；以及在該疊層體上的絕緣樹脂層，該絕緣 樹脂層具有連接至該頂電極的導電膠層的導電通路。
本發明不限於PCB，而可以有利;也應用於i裡入各種疊層結構的 薄膜電容器的製造技術。
才艮據本發明的又一方面，提供了 一種製造埋入式電容器 (embedded capacitor)的方法，包括製備疊層體，該疊層體在其 至少一個面上具有第一電4及層；在該第一電才及層上形成介電層；採 用薄力莫沉積法在該介電層上形成金屬層；以及在該金屬層上形成導 電月交層，該導電l交層和金屬層糹皮i殳置作為第二電極。
在這種情況下，該方法可以進一步包糹舌在該疊層體的至少一個 面上形成絕緣層；以及在該絕緣層中形成導電通路，使得該導電通 ^各連^妄至該第二電才及層。


根據以下結合附圖的詳細描述，將會更清楚地理解本發明的上
述和其它方面、特點以及其它4尤點，其中
圖1A是說明在傳統的埋置電容器的印刷電路板(PCB)中分 層現象的顯^f啟照片；
圖1B是說明在傳統的埋置電容器的PCB中由雷射打孔工藝引 起的缺陷的顯孩i照片；
圖2A至圖2E是說明根據本發明的製造埋入式薄膜電容器的方 法的剖—見圖3是說明根據本發明 一 實施例製備的薄膜電容器的頂電極的 掃描電鏡(SEM )顯微照片；以及
圖4是說明由各實施例和比較例製備的薄膜電容器的電容和損 4毛因tt的曲線圖。
具體實施例方式
現在將參照附圖對本發明的示例性具體實施方式
進行詳細描述。
圖2A至圖2E是說明根據本發明的一種製造埋入式薄膜電容器 的方法的剖一見圖。
參照圖2A,提供一種疊層板，該疊層板包括相當於芯層的絕 緣樹脂層11，以及在絕緣樹脂層11的兩個面上的第一和第二銅膜
12a和12b。雖然本文中未示出， <旦(未示出)可以在4寺形成介電 層(參見圖2B的13)的第一銅膜12a的上表面上形成金屬隔離層。 該隔離層可以改善介電層13和第一銅力莫12a之間的粘結強度，並 且還防止第一銅膜12a的銅擴散入介電層13中，從而避免電容器 特性的惡化。例如，金屬隔離層可以包括選自由鉭(Ta)、鈥(Ti)、 鉻(Cr)以及鎳(Ni)組成的組的金屬，並且可以具有約5 nm至 約100 nm範圍的厚度。
參照圖2B,介電層13形成在第一銅"莫12a上用作底電才及。如 果有必要，第一銅膜12a可以與介電層13 —起選4奪性地〗皮除去以 便具有期望的電^各圖案。雖然在該具體實施方式
中電^各圖案的形成 是與介電層13同時實施的，但本發明不限於這樣的實施方式。可 替換地，介電層13可以在形成期望的電^各圖案後選4,性地沉積在 目標區域上。
可以根據需要的電容不同地設計介電層13的厚度td。典型地， 介電層13可以具有幾十納米至幾百納米範圍的厚度td,並且可以 通過熟知的薄"莫沉積法如原子層沉積法(ALD)、物理沉積法和4匕 學;冗積法形成。
參照圖2C,通過使用薄膜沉積法，使金屬層14a形成在待形 成電容器的介電層13的上表面上。用於本發明的金屬層14a被設 置作為頂電4及的底層。金屬層14a通過薄膜沉積法形成以便具有致 密的微觀結構，從而可靠地保證電容器的性能。為此，金屬層14a 可以具有至少約50nm的厚度ts。此外，考慮到薄力莫沉積法的處理 時間和製造成本，金屬層14a可以形成至約300 nm或更小的厚度。
用於該具體實施方式
的金屬層14a可以包括選自由金(Au )、 4艮(Ag)、鉑(Pt)以及銅(Cu)組成的組的金屬。理想地，金屬 層14a可以由Cu形成。金屬層14a的形成可以4吏用熟知的薄膜沉 積法如物理沉積法如濺射法、和化學沉積法來實施。
類似於如上所述的圖2A的方法，可以在介電層13和金屬層 14a之間形成金屬隔離層(未示出)以改善其間的粘結強度並防止 不希望的擴散。金屬隔離層(未示出)可以包括選自由Ta、 Ti、 Cr 和Ni ia成的ia的金屬，並且可以形成至約5 nm至約100 nm範圍
的厚度。
參照圖2D, 4吏導電力交層14b形成在金屬層14a的上表面上乂人 而完成薄膜電容器的頂電極14。可以理解，本文中所述的"導電膠 層14b，，指的是通過固化導電膠材料獲得的層。可以通過典型的厚 膜形成法使導電膠層14b形成至期望的厚度，例如，在幾微米至幾 十樣i米的範圍內。因此，導電膠層14b可以用作鈍化層，該鈍化層 在可能破壞介電層13的工序如塗覆工序和雷射打孔工序中可以保 護介電層13和金屬層14a。
考慮到這種因素，導電l交層14b可以形成至至少約2 (im的厚 度te。可替換地，如果層間距(interlay er space)允許，則導電膠層 14b可以4艮才居情況具有約100pm或更大的厚度te。更理想i也，導電 膠層14b可以在約5 )am至約30 pm的範圍內。導電膠層14b可以 包括含Ag或Cu的導電膠。用於本發明的導電膠層14b可以通過 厚膜形成法如絲網印刷法來實施。
導電膠層14b提供這樣的有利的優點，即，該導電膠層14b的
表面具有與後續工序中、在沒有附加粗化處理而藉助於樹脂粘合設 置在其上的絕緣樹脂層之間的很強的結合力。例如，在拉脫試驗的 情況下，雖然根據傳統的沉積在頂電極和絕緣樹脂層之間存在不能
測量的弱的粘結強度，但用於本發明的導電膠層14b可以表現出與
絕糹彖樹脂層的高粘結強度如20 kgf/cm2或更大。
參照圖2E，在疊層板的兩個面上形成絕緣樹脂層15之後，形 成包括導電通路16a和16b的層間電路。具體而言，導電通路16a 和16b可以這j羊形成形成分別部分i也暴露第一和第二銅力莫12a和 12b和導電"交層14b的通^各孔，然後通過熟知的工藝如塗^1工序將 導電材料填充入該通路孔中。導電通路16b的形成使得其連接至電 容器的頂電才及14。在這種情況下，即4吏部分頂電才及14由於在〖敫光 打孔工序中的工藝誤差而被破壞，但藉助於具有很大厚度導電膠層 14b可以防止介電層13的石皮壞。
雖然該具體實施方式
示例性i也i兌明了在其兩個面上具有銅膜 的疊層才反，其中第一銅膜12a的兩個區域一皮i殳置作為頂電極，但本 發明不限於此，所以圖2A至圖2E的本發明方法可以應用於將薄膜 電容器埋入多種結構的頂電極製造衝支術。
例如，製造薄膜電容器的方法可以應用於另一疊層結構，其中 第二銅膜12b被設置作為底電極或附加絕緣樹脂層被設置在疊層板 的一個面上。可替換地，可以通過多種疊層結構的組合來實現PCB。
而且，雖然圖2D示例性地說明了在金屬層14a的上表面的基 本上整個區域上形成導電月交層14b， ^旦導電月交層14b可以i殳置在待 形成導電通^各16b的金屬層14a的特定區i或上，因為金屬層14a可 以充分用作薄膜電容器的頂電極14。
然而，因為將並且化處理應用於金屬層14a本身是很困難的，所 以期望的是導電膠層14b設置在如圖2D所示的金屬層14a的基本 上整個區域中，以便改善與絕緣樹脂層15的粘結力。
在下文中，將通過特定的具體實施方式
更充分地說明本發明的 電容器的有利的效果。
實施例1
為了證實根據本發明的薄膜電容器的改善效果，使用濺射法在
矽片上將用於底電極的鉑(Pt)沉積至約150 nm的厚度，並且在底 電極上將用於金屬隔離層的鎳(Ni)沉積至約100nm的厚度。
使用ALD法在金屬隔離層上將八1203的介電薄膜沉積至約70 nm至約100 nm範圍的厚度。通過使用光刻法的濺射技術，將Pt 金屬層在待形成電容器的期望區域(例如，約25mm3)中沉積至約 300nm的厚度。其後，將含80 %重量的Ag的導電膠施加在具有約 2mrr^面積(考慮到^f寺形成導電通^^的面積)的部分該金屬層上。 然後，在約180。C下固〗匕該導電力交約1小時以形成具有約15 iam厚 度的導電膠層，從而獲得薄膜電容器(稱為樣品A)。
圖3是說明根據本發明該該實施例製備的薄膜電容器的頂電極 的掃描電鏡(SEM)顯微照片。可以觀察到，薄膜電容器包括設有 薄金屬層和其上很厚的導電膠層的頂電極。
實施例2
根據與上述實施例相同的方法和條件，製備第二實施例的薄膜 電容器(稱為^"品B)，不同之處在於將導電力交施加在Pt金屬層 的整個區域上，然後固4匕以形成導電月交層。比較例1
通過與上述實施例相同的方法和條件，製備比較例1的薄膜電 容器(稱為樣品C)，不同之處在於如同傳統衝支術，通過僅形成 Pt金屬層而沒有導電膠層來製備頂電極。
比較例2
通過與上述實施例相同的方法和條件，製備比較例2的薄膜電 容器(稱為樣品D),不同之處在於通過在介電層上^L形成導電 月交層而沒有Pt金屬層來製備頂電才及。
為了比較通過實施例1和2與比較例1和2製備的薄膜電容器 的特性，在10MHz下測量電容和損^^因悽t,其示於圖4中。
參照圖4,其中頂電極僅設有導電膠層的比較例2的薄膜電容 器D表現出低損耗因數，但它的電容極其小。因此，可以觀察到， 比較例2的薄膜電容器D不能可靠地用作薄膜電容器。換言之，因 為導電膠層與存在於金屬間的樹脂不具有緻密的微觀結構，所以在 導電膠層用作直接接觸薄膜電介質的頂電極的情況下，薄膜電容器 D不具有需要的電容。相反，實施例1和2的薄膜電容器A和B表 現出與比較例1相同的電容和損耗因數。特別地，其中導電膠施加 至金屬層的整個表面的實施例2的薄膜電容器B表現出相對低的損 耗因數。根據以下事實可以很容易理解這個結果，即，當僅使用導 電膠作為頂電極時，比較例2的薄膜電容器D表現出最低的電阻損 耗。
雖然示例性地說明了將本發明應用於PCB及其製造方法，但 本領域普通4支術人員應當理解，本發明可以有效地應用於具有埋入 式薄膜電容器的其它結構。
才艮據本發明，埋入式薄膜電容器的頂電極設有緻密地沉積在下 面的介電層上的金屬層，並且在金屬層上厚厚地i殳有導電爿交層，,人
而可以可靠地保持電容器的電性能。而且，可以有效地解決在PCB 述，^f旦對本領域普通技術人員來"i兌顯而易見的是，可以在不偏離如
所附權利要求限定的本發明的精神和範圍的情況下，進行各種改進 和變4匕。
權利要求
1.一種製造埋置電容器的印刷電路板(PCB)的方法，所述方法包括製備包括疊層板的疊層體，所述疊層板在其兩個面上具有第一和第二銅膜，在至少一個面上設置至少一個底電極；在所述至少一個底電極上形成介電層；在所述介電層的待形成電容器的上表面區域上形成金屬層；在所述金屬層的上表面的至少一個區域上形成導電膠層，所述導電膠層和所述金屬層被設置作為頂電極；在所述疊層板的兩個面上分別形成絕緣樹脂層；以及在所述絕緣樹脂層中形成導電通路以便連接至所述頂電極的所述導電膠層。
2. 根據權利要求1所述的方法，其中，所述導電膠層的形成包括 在所述金屬層的上表面的基本上整個區域上形成所述導電膠 層。
3. 根據權利要求1所述的方法，其中，所述頂電極的所述金屬層 具有約50 nm至約300 nm範圍的厚度。
4. 才艮據權利要求1所述的方法，其中，所述頂電才及的所述金屬層 包含選自由金(Au)、 4艮(Ag)、柏(Pt)以及銅(Cu)組成 的糹且的金屬。
5. 4艮據一又利要求1所述的方法，其中，所述頂電極的所述金屬層 的形成是通過物理沉積法或化學沉積法來實施。
6. 根據權利要求1所述的方法，其中，所述頂電極的所述導電膠 層具有至少約2 jam的厚度。
7. 根據權利要求1所述的方法，其中，所述頂電極的所述導電膠 層包含Ag或Cu。
8. 根據權利要求1所述的方法，進一步包括，在形成所述介電層 之前，在所述底電極的上表面上形成第一金屬隔離層。
9. 根據權利要求1所述的方法，進一步包括，在形成所述頂電極 的所述金屬層之前，在所述介電層的上表面上形成第二金屬隔 離層。
10. 根據權利要求8或9所述的方法，其中，所述第一和第二金屬 隔離層中的至少一個包含選自由鉭(Ta)、鈥(Ti)、鉻(Cr) 以及鎳(Ni)組成的組的金屬。
11. 根據權利要求8或9所述的方法，其中，所述第一金屬隔離層 和第二金屬隔離層中的至少一個具有約5 nm至約100 nm範圍的厚度。
12. 根據權利要求1所述的方法，其中，在所述絕緣樹脂層中形成 所述導電通^各包括使用雷射打孔工藝在所述絕緣樹脂層中形成通路孔，所 述通路孔部分地暴露所述導電膠層；以及將導電材料施加至所述通路孔以便形成層間電路。
13. 才艮據4又利要求1所述的方法，其中，所述底電才及是所述疊層々反 的兩個面上的所述第 一銅膜和第二銅膜中的至少 一個。
14. 根據權利要求1所述的方法，其中，所述疊層體包括設置在所 述疊層板的 一個面上的附加絕緣樹脂層，所述底電極形成在所 述附加絕糹彖樹脂層上。
15. —種埋置電容器的PCB，包括包括疊層板的疊層體，所述疊層板在其兩個面上具有第 一銅月莫和第二銅膜，在至少一個面上i殳置至少一個底電極；在所述至少一個底電極的上表面上的介電層；頂電極，包括採用薄膜沉積法設置在所述介電層上表 面的待形成電容器的區域上的金屬層，以及在所述金屬層的上 表面的至少一個區域上的導電"交層；以及在所述疊層體上的絕緣樹脂層，所述絕緣樹脂層包括連 接至所述頂電極的所述導電膠層上的導電通路。
16. 根據權利要求15所述的埋置電容器的PCB，其中，所述導電 膠層設置在所述金屬層的基本上整個區域上。
17. 根據權利要求15所述的埋置電容器的PCB，其中，所述頂電 極的所述金屬層具有約50 nm至約300 nm範圍的厚度。
18. 根據權利要求15所述的埋置電容器的PCB，其中，所述頂電 極的所述金屬層包含選自由Au、 Ag、 Pt以及Cu組成的組的金屬。
19. 根據權利要求15所述的埋置電容器的PCB,其中，所迷頂電 ;f及的所述導電"交層具有至少約2 pm的厚度。
20. 根據權利要求15所述的埋置電容器的PCB，其中，所述頂電 極的所述導電膠層包括Ag或Cu。
21. 根據權利要求15所述的埋置電容器的PCB，進一步包括在所 述底電極和所述介電層之間的第 一金屬隔離層。
22. 根據權利要求15所述的埋置電容器的PCB，進一步包括在所 述介電層和所述頂電極之間的第二金屬隔離層。
23. 根據權利要求21或22所述的埋置電容器的PCB，其中，所 述第一金屬隔離層和第二金屬隔離層中的至少一個含有選自 由Ta、 Ti、 Cr以及Ni組成的組的金屬。
24. 根據權利要求21或22所述的埋置電容器的PCB，其中，所 述第一金屬隔離層和第二金屬隔離層中的至少一個具有約5 nm至約100 nm範圍的厚度。
25. 根據權利要求15所述的埋置電容器的PCB,其中，所述底電 極是所述疊層板的兩個面上的所述第一銅膜和第二銅膜中的 至少一個。
26. 才艮據;K利要求15所述的埋置電容器的PCB，其中，所述疊層 體包括設置在所述疊層板的一個面上的附加絕緣樹脂層，所述底電極設置在所述附加絕緣樹脂層上。
27. —種製造i裡入式電容器的方法，所述方法包4舌製備疊層體，所述疊層體在其至少一個面上具有第一電 極層；在所述第一電才及層上形成介電層； 採用薄膜沉積法在所述介電層上形成金屬層；以及在所述金屬層上形成導電月交層，所述導電月交層和所述金 屬層被設置作為第二電極。
28. 根據權利要求27所述的方法，進一步包括在所述疊層體的至少一個面上形成絕緣層；以及在所述絕糹彖層中形成導電通^各以4吏所述導電通^各連^妻至 所述第二電極層。
全文摘要
本發明提供了一種製造埋置電容器的印刷電路板的方法。在該方法中，製備包括疊層板的疊層體，該疊層板在其兩個面上具有第一和第二銅膜，其中在至少一個面上設置至少一個底電極。在該至少一個底電極上形成介電層。在介電層的待形成電容器的上表面上形成金屬層。在該金屬層的上表面的至少一個區域上形成導電膠層，其中該導電膠層和金屬層被設置作為頂電極。在疊層板的兩個面上分別形成絕緣樹脂層。在該絕緣樹脂層中形成導電通路以便於使其連接至該導電膠層。
文檔編號H05K1/16GK101170869SQ20071016552
公開日2008年4月30日 申請日期2007年10月26日 優先權日2006年10月27日
發明者孫升鉉, 林成澤, 鄭慄教, 鄭炯美 申請人:三星電機株式會社