數據存儲系統和數據存儲控制裝置的製作方法

2023-06-17 14:17:41 6

專利名稱：數據存儲系統和數據存儲控制裝置的製作方法
技術領域：
本發明涉及一種用作計算機的外部存儲設備的數據存儲系統和一種數據存儲控制裝置的構成，更具體地，涉及一種數據存儲系統和一種數據存儲控制裝置，該數據存儲系統組合併且連接多個單元以構成連接多種盤設備的性能高和靈活性好的數據存儲系統。
背景技術：
近年來，由於各種數據被構造成電子形式並由計算機處理，因此獨立於處理數據的主計算機的能夠以良好的效率和高的可靠性存儲大量數據的數據存儲裝置(外部存儲裝置)的重要性增加。
作為這種數據存儲裝置，由大量盤設備(例如，磁碟驅動器和光碟驅動器)和用於控制上述大量盤設備的盤控制器構成的盤陣列裝置已投入使用。盤陣列裝置可以通過同時接收來自多個主計算機的盤訪問請求而控制所述大量盤設備。近年來，已提供了這樣一種盤陣列裝置，通過使用單個盤陣列裝置能夠控制幾千或更多數量的盤設備、或者在存儲容量方面為幾百兆兆或更大的盤設備組。
這種盤陣列裝置結合有起盤緩存作用的存儲器。由此，可以減少當從主計算機接收到讀請求或寫請求時所需的數據訪問時間，從而可以獲得高性能。
通常，盤陣列裝置由多種主要單元構成，即，設置在至主計算機的連接部分中的通道適配器、設置在至盤驅動器的連接部分中的盤適配器、用於整體控制緩存存儲器和盤陣列裝置的控制單元、以及大量盤驅動器。
圖15示出了根據本發明第一種傳統示例的盤陣列裝置100的構成圖。如圖15所示，傳統的盤陣列裝置100由多個主要單元構成，包括控制管理器(在圖中表示為CM)10，每個均具有緩存存儲器和緩存控制單元；通道適配器(圖中表示為CA)11，用於與主計算機(圖中未示出)相接口；盤櫃(disk enclosure)12，每個均具有多個盤驅動器；以及盤適配器(圖中表示為DA)13，用於與上述盤櫃12相接口。
另外，設置有路由選擇器(圖中表示為RT)14，用於在控制管理器10、通道適配器11和盤適配器13之間互連以在這些主要單元之間進行數據傳送和通信。
在上述盤陣列裝置100中設置有四個控制管理器10。此外，與控制管理器10相對應地設置四個路由選擇器14。上述控制管理器10和路由選擇器14一一對應地互連。這樣，所述多個控制管理器10之間的連接被冗餘，從而增加了可用性(例如，日本未審專利特開2001-256003號公報)。
即，在其中一個路由選擇器14出故障的情況下，通過使數據經過另一路由選擇器14而可以保證所述多個控制管理器10之間的連接。因此，即使在這種情況下盤陣列裝置100也可以繼續正常操作。
另外，在上述盤陣列裝置100中，兩個通道適配器11和兩個盤適配器13連接至各路由選擇器14。通道適配器11和盤適配器13可以通過控制管理器10與路由選擇器14之間的相互連接而與任一控制管理器10通信。
而且，通道適配器11通過例如Fibre Channel(光纖通道)和Ethernet(註冊商標)與處理數據的主計算機(未示出)連接。同時，盤適配器13通過例如Fiber Channel線纜與盤櫃12(通常為盤驅動器組)連接。
另外，在通道適配器11與控制管理器10之間、以及在盤適配器13與控制管理器10之間進行各種信息的交換(例如，在多個緩存存儲器之間的數據鏡像處理)，來保持盤陣列裝置100中的操作的一致性以及來自主計算機的用戶數據的一致性。
在上述盤陣列裝置100中，基於所安裝的各個盤的各個地址預先分配負責緩存功能的控制管理器。因此，當接收到來自主機的盤訪問請求時，首先盤陣列裝置100需要執行用於確定負責所請求的地址的控制管理器的操作。另外，由於緩存存儲器由易失性存儲器構成，因此有必要進行鏡像，即將相同的數據存儲在另一控制管理器的緩存存儲器中，以備出現故障。
即，在來自主計算機的寫操作的情況下，首先將來自主計算機的數據接收在通道適配器11中。通道適配器11詢問一個控制管理器10哪個控制管理器10負責主機所請求的盤。之後，通道適配器11將數據寫入設置在該負責的控制管理器10中的緩存存儲器中。當寫操作正常完成時，通道適配器11向主計算機發送完成通知。
同樣地，當接收到來自主計算機的讀請求時，通道適配器11詢問一個控制管理器10哪個控制管理器10負責所請求的數據。之後，通道適配器11請求該負責的控制管理器10發送所讀數據。
如果所關心的數據存在於緩存存儲器中，則所接收的控制管理器10立即將所讀數據通知給通道適配器11。相反，如果所關心數據不存在於緩存存儲器中，則控制管理器10請求盤適配器13從盤中讀取數據。
盤適配器13從盤中讀取數據，然後盤適配器13將該數據寫入負責的控制管理器10的緩存存儲器中。響應於上述數據寫入，該負責的控制管理器10通知通道適配器11可以讀取數據。在接收到上述通知時，通道適配器11從緩存存儲器讀取數據，而後將所讀數據傳送給主計算機。
圖16示出了第二種傳統技術的解釋圖。圖16中所示的盤陣列裝置102包括四(4)個控制管理器(緩存存儲器和控制單元)10。各控制管理器(CM)10與通道適配器(CA)11和盤適配器(DA)13連接。
另外，四個控制管理器10通過一對路由選擇器14互連，從而相互之間可以通信。通道適配器11通過Fibre Channel或Ethernet(註冊商標)與(一個或多個)主計算機(未示出)連接。此外，盤適配器13通過例如Fiber Channel線纜與盤櫃12中的盤驅動器連接。
另外，盤櫃12具有兩個與不同盤適配器13連接的埠(例如，光纖通道埠)。這樣，在構成中提供了冗餘，從而增加了容錯性。
通過上述路由選擇器14，進行各種類型信息的交換(例如，在多個緩存存儲器之間的數據鏡像處理)，以保持盤陣列單元102內操作的一致性。
在上述第二種傳統示例中，通道適配器11接收來自主計算機的寫數據，並在連接的狀態下將寫數據傳送給控制管理器10。當接收到寫數據時，控制管理器10確認負責的控制管理器10，如果接收到數據的控制管理器正在負責，則所關心控制管理器10通知通道適配器11已完成數據寫處理。同時，如果另一控制管理器10負責相應數據，則將數據傳送給該負責的其它控制管理器10，並向通道適配器11通知數據處理的完成。當從該負責的控制管理器10接收到通知時，通道適配器11向主機發送寫完成通知。
在接收到來自主計算機的讀請求的情況下，通道適配器11首先同樣在連接的狀態下向控制管理器10發出請求。當接收到上述請求時，控制管理器10確定負責的控制管理器。如果接收該請求的控制管理器正在負責，則所關心的控制管理器10從緩存存儲器提取數據，或通過盤適配器13從盤中讀取數據，而後將所讀取的數據傳送給通道適配器11。
另一方面，在另一控制管理器10負責的情況下，向該負責的相應控制管理器10發送請求。該負責的控制管理器10然後通過與上述相似的讀操作向通道適配器11發送返回數據。通道適配器11然後將從控制管理器10接收的數據傳送給主計算機。
隨著近年來電子數據的傳播的盛行，存在著對大容量和高速度的數據存儲系統的需求。在上述兩個傳統示例所示的各個存儲單元中，已實現高的可用性和靈活性。然而，在一些方面，不足以支持多個主機接口類型。
即，支持類型根據主機接口的協議和吞吐量的不同而不同。例如，對於Fibre Channel和iSCSI(網際網路小型計算機系統接口)，它們是用於例如UNIX(註冊商標)伺服器或IA(網絡應用)伺服器的所謂開放系統主計算機的接口，需要200MB/s或更高的高吞吐量。相反，在用於大型主計算機的接口的FICON(註冊商標)和ESCON(註冊商標)中，如果提供20MB/s至200MB/s或該級別的吞吐量就足夠了。
主機所期望的響應時間也不同。在開放系統主機的情況下，在發送請求之後，至存儲設備的連接立即斷開，同時執行其它處理。另一方面，在大型主機的情況下，在大多數情況下執行從第一次請求發送、數據傳送到狀態接收等的一系列處理，為此保持至存儲設備的連接。因此，大型主機需要較短的用於一次數據傳送的響應時間。
在待支持這些具有不同類型的協議或吞吐量的多個主機接口的情況下，根據使用第一種傳統技術的構成，因為通道適配器至控制管理器之間、盤適配器與控制管理器之間、以及各個控制管理器之間的全部路徑都經過路由選擇器，所以在路由選擇器中易於產生吞吐量瓶頸。簡而言之，可以說通過這種構成，難以提供具有足夠吞吐量的通道適配器。
另外，根據使用第二種傳統技術的構成，因為通道適配器與控制管理器之間、盤適配器與控制管理器之間、以及各個控制管理器之間連接的總線全部獨立，所以不會出現吞吐量問題。然而，在有些情況下難以滿足主機所需的響應速度。
下面將以產生相當低的響應速度為例來描述上述情況。考慮用來自主機的數據重寫盤上的部分數據的情況，由於盤數據受到基於一定數據單元的檢驗碼的保護，因此當要重寫部分數據時，有必要使用數據單元的剩餘部分以及要重寫的確切部分來重新生成檢驗碼。如果剩餘數據並不存在於緩存中，則即使在寫處理的情況下也必須從盤中進行讀取操作，這需要相當長的響應時間。
具體地，根據第二種傳統技術，存在負責主機所請求的數據的控制管理器沒有與接收該來自主機的請求的通道適配器連接的情況。在這種情況下，響應時間仍然較長。在下面描述中，為說明起見，將接收了來自主機的請求的通道適配器與之連接的控制管理器稱為CM-R(接收CM)，將負責所關心數據的控制管理器稱為CM-M(主CM)，並將具有緩存數據的鏡像數據的控制管理器稱為CM-S(從CM)。
(1)通道適配器11接收來自主機的寫數據。
(2)為了生成檢驗碼，盤適配器13從盤中讀取剩餘數據。
(3)盤適配器13將數據寫入控制管理器CM-M。
(4)控制管理器CM-M將數據傳送給控制管理器CM-R。
(5)通道適配器11將數據寫入控制管理器CM-R。
(6)控制管理器CM-R生成對應於新數據的檢驗碼，並將所生成的檢驗碼傳送給控制管理器CM-M、CM-S。
另外，根據上述第二種傳統的盤陣列裝置，為了增加容量和/或速度，當要附加安裝一組或多組控制管理器10、通道適配器11和/或盤適配器13時，需要增加盤櫃12的埠數量，並且還要增加盤適配器13與盤櫃12之間連接線纜的數量。
當增加盤櫃12的埠數量時，還要增加數量與連接至一個盤櫃的盤適配器的數量相對應的線纜。這需要較大的安裝空間，並因此帶來較大設備尺寸。另外，由於就冗餘構造而言，一個盤櫃有兩個路徑系統就足夠了，因此並不建議增加埠數量。另外，由於所連接的盤適配器的數量並不恆定而是根據用戶請求而改變，因此如果增加大數量的埠，則對於小數量的盤適配器變得浪費。另一方面，如果增加小數量的埠，則不可能應付大數量的盤適配器。即，喪失了通用性。
同時，在第一種傳統的盤陣列單元中，當構造設置有多個主要單元的大型盤陣列單元時，在控制管理器10與路由選擇器14之間連接線的數量急劇增加。這樣產生複雜的連接關係，從而難以進行物理安裝。
例如，在圖15所示的構造中，如圖17所示，盤陣列裝置具有這樣的安裝結構，即四(4)個控制管理器10與四(4)個路由選擇器14通過背板15連接。在這種情況下，如前所述，信號線的數量變為4×4×[每路徑信號線的數量]，如圖15所示。例如，如前所述，當一個路徑連接由64位PCI(並聯總線)構成時，在背板15上包括控制線在內的信號線的數量變為大約1600(＝4×4×100)。為了對上述信號線進行布線，用於背板15的印刷板需要六個信號層。
在例如由通過背板15連接的八(8)個控制管理器(四片)10和八(8)個路由選擇器(四片)14構成的大型構成的情況下，所需信號線的數量達到大約6400(＝8×8×100)。在這種情況下用於背板15的印刷板需要上述的四倍，即24層。這是難以實現的。
代替64位PCI總線，當假設通過減少了信號線的4道PCI-Express總線連接的情況時，所需的信號線數量變為1024(＝8×8×16)。與66MHz的PCI總線相比，PCI-Express總線在速度方面為2.5Gbps的高速總線。為了保持高速總線的信號質量，對於基底有必要使用昂貴的材料。
另外，當使用低速總線時，可以使用過孔在布線層之間互換。另一方面，在高速總線中使用過孔會使信號質量變差，這是要避免的。因此，當使用高速總線時，有必要將全部信號線分配為相互不相交。與具有相同數量的信號線的低速總線相比，基底需要大致二倍之多的信號層，例如十二個信號層。另外，基底要用昂貴材料構成，這是不實際的。
另外，在第一種傳統的盤陣列裝置100中，如果在其中一個路由選擇器14中出現故障，則與出故障的路由選擇器14從屬連接的通道適配器11和盤適配器13在路由選擇器14中出現故障時立即不可用。

發明內容
因此，本發明的一個目的是提供一種數據存儲系統和一種數據存儲控制裝置，用於改善對大型主機的響應時間和開放系統主機的吞吐量這兩者。
本發明的另一目的是提供一種數據存儲系統和一種數據存儲控制裝置，用於在與大型主機和開放系統主機的各個接口中實現適當的吞吐量。
本發明的又一目的是提供一種數據存儲系統和一種數據存儲控制裝置，用於容易地實現小型至大型的結構而不會產生安裝問題，確保大型主機和開放系統主機兩者的高吞吐量和高冗餘性。
為了實現上述目的，一種根據本發明的數據存儲系統包括用於存儲數據的多個存儲器設備；多個控制模塊，它們根據來自主機單元和開放系統單元的訪問指令而訪問所述存儲器設備；第一通道適配器，其執行對所述主機單元的接口控制；以及切換單元，其與所述第一通道適配器和所述多個控制模塊連接，用於選擇地切換所述第一通道適配器和所述多個控制模塊之間的連接。上述各個控制模塊包括緩存存儲器，其存儲在所述存儲器設備中存儲的數據的一部分；第二通道適配器，其執行對所述開放系統單元的接口控制；盤適配器，用於執行對所述多個存儲器設備的接口控制；以及控制單元，其響應於所述訪問而控制所述緩存存儲器，並經由所述盤適配器訪問所述存儲器設備。
另外，根據本發明，一種數據存儲控制單元裝置，包括多個控制模塊，它們根據來自主機單元和開放系統單元的訪問指令而訪問用於存儲數據的多個存儲器設備；第一通道適配器，其執行對上級主機單元的接口控制；以及切換單元，其與所述第一通道適配器和所述多個控制模塊連接，用於選擇地切換所述第一通道適配器和所述多個控制模塊之間的連接。上述各個控制模塊包括緩存存儲器，其存儲在所述存儲器設備中存儲的數據的一部分；第二通道適配器，其執行對所述開放系統單元的接口控制；盤適配器，用於執行對所述多個存儲器設備的接口控制；以及控制單元，其響應於所述訪問而控制所述緩存存儲器，並經由所述盤適配器訪問所述存儲器設備。
另外，根據本發明，優選地，所述第一通道適配器響應於來自所述主機單元的寫訪問，並行地訪問負責作為寫訪問的目標的寫數據的控制模塊與具有該負責的控制模塊的鏡像數據的另一控制模塊，以執行鏡像。
另外，根據本發明，優選地，所述負責的控制模塊確定目標寫數據塊是否存在於控制模塊的緩存存儲器中，並且當確定了目標寫數據不存在的寫未命中(miss)時，所述負責的控制模塊和所述另一控制模塊二者都訪問存儲目標數據塊的存儲器設備，並讀取所述目標數據塊。
另外，根據本發明，優選地，根據所述主機單元的協議，所述第一通道適配器從開始訪問到結束訪問與所述主機單元連接，同時根據所述開放系統單元的協議，所述第二通道適配器在接收到來自所述開放系統單元的訪問時斷開與所述開放系統單元的連接。
另外，根據本發明，優選地，在所述多個控制模塊與所述多個存儲器設備之間設置有多個其它切換單元，並在各個控制模塊的盤適配器與所述多個存儲器設備之間選擇性地切換，並且所述多個控制模塊和所述多個其它切換單元通過背板連接。
另外，根據本發明，優選地，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第二通道適配器連接，並且所述第二通道適配器藉助於所述背板通過串行總線與所述多個其它切換單元連接。
另外，根據本發明，優選地，各控制模塊和所述其它切換單元通過所述背板連接，並且所述其它切換單元和所述多個存儲器設備通過線纜連接。
另外，根據本發明，優選地，各控制模塊和所述切換單元通過所述背板連接，並且所述切換單元和所述第一通道適配器通過所述背板連接。
另外，根據本發明，優選地，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第二通道適配器連接。
另外，根據本發明，優選地，各個控制模塊中的所述控制單元確定通過所連接的第二通道適配器而來自所述開放系統單元的數據訪問的目標是否是該控制單元負責的數據，並且當數據訪問的目標不是該控制單元負責的數據時，所述控制單元經由所述切換單元請求負責該數據的另一控制單元訪問由所述開放系統單元請求的數據。
從下面結合附圖對實施例的描述，將更清楚本發明的進一步範圍和特徵。


圖1示出了根據本發明一個實施例的數據存儲系統的結構圖。
圖2示出了圖1中所示的控制模塊的結構圖。
圖3示出了圖1和圖2中所示的後端路由選擇器和盤櫃的結構圖。
圖4示出了圖1和圖3中所示的盤櫃的結構圖。
圖5示出了說明根據本發明一個實施例的控制模塊的安裝結構的視圖。
圖6示出了根據圖5中所示的實施例的存儲系統的框圖。
圖7示出了根據本發明一個實施例大型主機的讀/寫處理的解釋圖。
圖8示出了圖7中所示的「寫命中(hit)」處理的解釋圖。
圖9示出了圖7中所示的「寫未命中」處理的解釋圖。
圖10示出了圖7中所示的讀處理的解釋圖。
圖11示出了圖7中所示的「讀命中」處理的解釋圖。
圖12示出了圖7中所示的「讀未命中」處理的解釋圖。
圖13示出了根據本發明一個實施例的開放系統主機的讀/寫處理的解釋圖。
圖14示出了圖7和圖13中所示的結構中回寫(write back)處理的解釋圖。
圖15示出了第一種傳統存儲系統的結構圖。
圖16示出了第二種傳統存儲系統的結構圖。
圖17示出了說明圖15中所示的第一種傳統存儲系統的安裝結構的視圖。
具體實施例方式
下面將按著數據存儲系統、安裝結構、由大型主機訪問的讀/寫處理、由開放系統主機訪問的讀/寫處理這樣的順序來描述本發明的優選實施例以及其它實施例。
數據存儲系統圖1示出了根據本發明一個實施例的數據存儲系統的結構圖；圖2示出了圖1中所示的控制模塊的結構圖；圖3示出了圖1中所示的後端路由選擇器和盤櫃的結構圖；而圖4示出了圖1和圖3中所示的盤櫃的結構圖。
在圖1中，顯示了具有四(4)個控制模塊的中型存儲系統的示例。如圖1所示，存儲系統1包括多個用於保持數據的盤櫃2-0至2-n；多個(這裡為四個)控制模塊(或控制管理器)4-0至4-3；多個(這裡為兩個)後端路由選擇器(第一切換單元，在圖中顯示為BRT，以下也稱為BRT)5-0至5-1，它們設置在所述多個控制模塊4-0至4-3與所述多個盤櫃2-0至2-n之間；以及多個(這裡為兩個)前端路由選擇器(第二切換單元，在圖中顯示為FRT，以下也稱為FRT)6-0、6-1。
每個控制模塊4-0至4-3都包括控制管理器(控制單元)40、通道適配器(第二上級接口部，在圖中顯示為CA-O)41、以及盤適配器(下級接口部，在圖中顯示為DA)42。上述通道適配器41直接連接至控制管理器40，並且還連接至開放系統主機(未示出)。同時，盤適配器42具有一對分別與BRT 5-0、5-1連接的埠。
另外，每個FRT 6-0、6-1連接至相應控制管理器40，並且還連接至第二通道適配器(第一上級接口部，圖中顯示為CA-M)44。上述各個第一通道適配器44連接至大型主機(未示出)。
即，根據本發明的優選實施例，設置有用於大型主機的第一上級接口部44和用於開放系統主機的第二上級接口部41。各控制管理器40通過FRT 6-0、6-1連接至第一上級接口部44，並且還直接連接至第二上級接口部41。
參照圖2，下面將描述各控制模塊4-0至4-3。控制管理器40設置成用於基於來自主計算機的處理請求(讀請求或寫請求)執行讀/寫處理。控制管理器40包括緩存存儲器40b和緩存控制單元40a。
緩存存儲器40b保持在盤櫃2-0至2-n中的多個盤上保持的數據的一部分，並起到所述多個盤的所謂緩存的作用。緩存控制單元40a控制緩存存儲器40b、通道適配器41、盤適配器42和DMA(直接存儲器存取)部43。為此，緩存控制單元40a包括一個或多個(這裡為兩個)CPU 400、410以及存儲器控制器420。存儲器控制器420控制各個存儲器的讀/寫操作，並且還切換路徑。
存儲器控制器420通過存儲器總線434連接至緩存存儲器40b，通過CPU總線430、432連接至CPU 400、410。另外，存儲器控制器420通過後面將描述的4道高速串行總線(例如，PCI-Express總線)440、442連接至盤適配器42(42a、42b)。同樣地，存儲器控制器420通過4道高速串行總線(例如，PCI-Express)443、444、445、446連接至第二通道適配器41(41a、41b、41c、41d)，並且還通過4道高速串行總線(例如，PCI-Express)447、448連接至DMA橋接電路43-a、43-b。
如後面將描述的，通過分組進行通信並提供多道串行總線，即使減少信號線的數量，上述高速總線(例如，PCI-Express總線)也可以以高響應速度和小延遲(所謂的低等待時間)進行通信。
第二通道適配器41a至41d是用於開放系統主機的接口。第二通道適配器41a至41d連接至不同的主計算機。另外，優選地，第二通道適配器41a至41d中的每一個通過總線(例如，Fibre Channel或iSCSI)與相應主計算機的接口部連接。在這種情況下，使用光纖或同軸電纜作為總線。
另外，第二通道適配器41a至41d中的每一個被構造成各控制管理器4-0至4-3的一部分。此外，作為與相應主計算機和相應控制模塊的接口部，有必要支持多種協議。由於取決於相應主計算機，待加載的協議並不相同，因此必要的是各個通道適配器41a至41d可以根據需要容易地交換。為此，各個通道適配器41a至41d安裝在與用於控制管理器40的印刷板不同的印刷板上，控制管理器40是各個控制模塊4-0至4-3的主要單元，這將在後面圖6中描述。
例如，作為待在與主計算機接口的第二通道適配器41a至41d中支持的協議，如上所述可利用與Ethernet(註冊商標)兼容的Fibre Channel和iSCSI(網際網路小型計算機系統接口)。另外，如前所述，各通道適配器41a至41d通過設計成用於在LSI(大規模集成電路)和印刷板之間連接的總線(例如，PCI-Express總線)直接與控制管理器40連接。這樣，可以在各個通道適配器41a至41d與控制管理器40之間獲得所需的高吞吐量。
盤適配器42a、42b是用於盤櫃2-0至2-n中的盤驅動器的接口。盤適配器42a、42b與連接至盤櫃2-0至2-n的BRT 5-0至5-1連接，這裡它們具有四個Fiber-Channel(FC)埠。
另外，如前所述，各個盤適配器42a、42b通過被設計成用於在LSI(大規模集成電路)和印刷板之間連接的總線(例如，PCI-Express總線)直接與控制管理器40連接。這樣，可以在各個盤適配器42a、42b與控制管理器40之間獲得所需的高吞吐量。
第一通道適配器44是用於大型主機的接口，各與不同的主計算機連接。另外，優選地，每個第一通道適配器44通過例如FICON(註冊商標)或ESCON(註冊商標)的總線與相應主計算機的接口部連接。在這種情況下，使用光纖或同軸電纜作為總線。
另外，每個上述第一通道適配器44通過FRT 6-0、6-1與控制管理器40的各個DMA橋接部43-a、43-b連接。上述DMA橋接部43-a、43-b由具有DMA電路和橋接電路的DMA橋接電路構成。
此外，作為與相應大型主計算機和控制模塊4-0至4-3的接口部，有必要支持多種協議。由於取決於相應主計算機，待加載的協議不同，因此必要的是各個第一通道適配器44可以根據需要容易地交換。為此，各個第一通道適配器44安裝在與用於控制管理器40的印刷板不同的印刷板上，控制管理器40是各個控制模塊4-0至4-3的主要單元，這將在後面圖6中描述。
例如，作為由第一通道適配器44支持的待與大型主計算機接口的協議，如上所述有FICON、ESCON等。另外，如圖1和圖3所示，BRT 5-0至5-1是多埠切換器，用於在控制模塊4-0至4-3的各個盤適配器42a、42b與各個盤櫃2-0至2-n之間有選擇地切換和連接路徑，使它們之間能夠通信。
如圖3所示，各個盤櫃2-0至2-n與多個(這裡為兩個)BRT 5-0、5-1連接。如圖4所示，均具有兩個埠的多個盤驅動器200安裝在各個盤櫃2-0至2-n上。上述各個盤櫃2-0至2-n包括多個單元盤櫃20-0至23-0，每個均具有四個連接埠210、212、214和216。為了擴大容量，將上述單元盤櫃串聯連接。
在盤櫃20-0至23-0內部，通過來自兩個埠210、212的一對FC線纜，各個盤驅動器200的埠與這兩個埠210、212連接。如已在圖3中描述，上述兩個埠210、212與不同的BRT 5-0、5-1連接。
如圖1和圖3所示，各個控制模塊4-0至4-3中的各盤適配器42a、42b與全部盤櫃2-0至2-n連接。更具體地，各個控制模塊4-0至4-3中的盤適配器42a與連接至盤櫃2-0至2-n的BRT 5-0連接(參照圖3)，並且還與連接至盤櫃2-0至2-n的BRT 5-1連接。
這樣，多個(這裡為兩個)BRT 5-0、5-1與各個盤櫃2-0至2-n連接。同時，各個相同控制模塊4-0至4-3中的不同盤適配器42a、42b與連接至各個相同盤櫃2-0至2-n的兩個BRT 5-0、5-1中的每一個連接。
利用這種結構，各個控制模塊4-0至4-3可以通過任一盤適配器42a、42b訪問全部盤櫃(盤驅動器)2-0至2-n。
另外，各個上述盤適配器42a、42b構造成各個控制模塊4-0至4-3的一部分，並安裝在控制管理器40(各個控制模塊4-0至4-3的主要單元)的電路板上。此外，各個盤適配器42a、42b通過例如PCI(外圍元件互連)總線直接與控制管理器40耦合。這樣，可以在各個盤適配器42a、42b與控制管理器40之間獲得所需的高吞吐量。
另外，如圖2所示，各個盤適配器42a、42b通過Fibre Channel和Ethernet(註冊商標)與各個相應的BRT 5-0至5-1連接。在這種情況下，如後面描述，通過電力布線在背板的印刷板上設置總線。
如前所述，各個控制模塊4-0至4-3的盤適配器42a、42b與BRT 5-0至5-1之間的連接由一對一網形連接構成，從而與全部盤櫃連接。因此，當控制模塊4-0至4-3的數量(或者盤適配器42a、42b的數量)增加時，連接的數量增加。這導致複雜的連接關係，使得難以進行物理安裝。然而，通過採用具有少量的信號線的Fibre Channel構成接口，盤適配器42a、42b與BRT 5-0至5-1之間的連接可以安裝在印刷板上。
此外，當各個盤適配器42a、42b通過Fibre Channel與相應BRT 5-0至5-1連接時，BRT 5-0至5-1用作Fibre Channel的切換器。同樣地，例如由Fibre Channel構成各個BRT 5-0至5-1與相應盤櫃2-0至2-n之間的連接。在這種情況下，因為模塊不同，所以通過使用光纜500、510構成上述連接(參見圖3)。
如圖1和圖2所示，DMA橋接部43設置成經由前端(FRT)6-0、6-1與第一通道適配器44和其它控制模塊4-0至4-3相互通信。DMA橋接部43負責向/從通道適配器44和其它控制模塊4-0至4-3的通信和數據傳輸處理。
各個控制模塊4-0至4-3的各個DMA橋接部43構造成各個控制模塊4-0至4-3的一部分，並安裝在控制管理器40(各個控制模塊4-0至4-3的主要單元)的電路板上。另外，各個DMA橋接部43通過上述高速串行總線直接與控制管理器40耦合，並且還經由FRT 6-0、6-1與第一通道適配器44和其它控制模塊4-0至4-3的DMA橋接部43通信。
FRT 6-0、6-1與多個(具體為三個或更多，這裡為四個)控制模塊4-0至4-3的DMA橋接部43連接，並還與多個第一通道適配器44連接。FRT 6-0和6-1有選擇地切換上述連接，以在它們之間進行通信。利用這種結構，各個第一通道適配器44在來自主計算機的訪問請求等起動的情況下，經由FRT 6-0、6-1執行向/從多個控制管理器40的通信和數據傳送處理(例如，鏡像)。
而且如圖2所示，各個控制模塊4-0至4-3的各個DMA橋接部43由多個(這裡為兩個)DMA橋接部43-a、43-b構成。這兩個DMA橋接部43-a、43-b中的每一個使用兩個FRT 6-0、6-1。另外，如前所述，DMA橋接部43-a、43-b通過例如PCI-Express總線與控制管理器40連接，因此實現低的等待時間。
另外，在第一通道適配器44與各個控制模塊4-0至4-3(即，各個控制模塊4-0至4-3中的控制管理器40)之間的通信和數據傳輸處理中，數據傳輸量較大，因此期望獲得縮短了的通信時間。因此，需要高吞吐量和低等待時間(即，高響應速度)。因此，如圖1和圖2所示，由設計成同時滿足高吞吐量和低等待時間要求的高速串行傳輸總線(例如，PCIExpress和Rapid-I/O)構成各個控制模塊4-0至4-3的DMA橋接部43與FRT 6-0、6-1之間的連接。
這些PCI Express總線和Rapid-IO總線採用2.5Gbps的高速串行傳輸。作為為此的總線接口，採用稱為LVDS(低壓差分信令)的低幅度差接口。
安裝結構圖5示出了說明根據本發明一個實施例的控制模塊的安裝結構的示例的視圖。而圖6示出了具有上述安裝結構的數據存儲系統的框圖。
在圖5中，顯示了存儲單元櫃的下半部的安裝視圖。即，在存儲單元櫃的上側安裝有多個盤櫃2-0至2-3。同時，在其下半部安裝有控制電路。如圖5所示，通過背板7將下半部劃分為前部和後部。在背板7的前後分別設置有槽。在圖6所示的中型結構的存儲系統中，在前側布置有四片(四單元)CM(控制模塊)4-0至4-3，同時在後部布置有兩片(兩單元)FRT 6-0、6-1、四片(四單元)BRT 5-0至5-3、以及八片第一上級接口部或通道適配器CA-044。這裡，儘管為便於說明在圖5中示出了兩個BRT 5-0和5-1，但是以相似的方式設置有另兩個BRT 5-2和5-3。
在圖5中，四片CM 4-0至4-3和兩片FRT 6-0、6-1經由背板7通過四道PCI-Express總線而連接。PCI-Express總線具有四個信號線(因為差分和雙向結構)，因此對於四(4)道有十六(16)個信號線。這樣，信號線的數量為128(＝16×8)線。另外，四片CM 4-0至4-3通過背板7經由Fibre Channel與四片BRT 5-0至5-3連接。由於Fibre Channel因差分和雙向結構而具有4(＝1×2×2)個信號線，因此在該部分中信號線的數量為128(＝4×8×4)線。
另外，八(8)片CA-M 44通過背板7經由4道PCI-Express總線與兩片FRT 6-0、6-1連接。由於每PCI-Express總線的信號線數量為四(因差分和雙向結構)，因此對於4道有16個信號線。因此，在該部分中信號線的數量為128(＝16×8)。
這樣，通過對不同連接點使用不同類型的總線，即使在圖9所示的大型存儲系統中，通過384個信號線也可獲得在四片CM 4-0至4-3、兩片FRT 6-0、6-1、四片BRT 5-0至5-3以及八片CA-M 44之間的連接。可以在背板7上充分地安裝該數量的信號線。而且，板具有六個信號線層就足夠了，在成本方面，這也在可應用的範圍內。
另外，控制模塊4-0至4-3的各個盤適配器42a、42b通過BRT 5-0至5-3與全部盤驅動器200連接。各個控制模塊4-0至4-3可以通過任何盤適配器42a、42b訪問整個盤驅動器。
另外，各個盤適配器42a、42b安裝在各控制管理器40(各個控制模塊4-0至4-3的主要單元)的電路板上。此外，各個盤適配器42a、42b可以通過低等待時間總線(例如，PCI-Express)直接與控制管理器40耦合，從而可以實現高吞吐量。
此外，各個控制模塊4-0至4-3的盤適配器42a、42b與BRT 5-0至5-3之間的連接由一對一網形連接構成。因此，即使當在系統中設置的控制模塊4-0至4-3的數量(或者各個盤適配器42a、42b的數量)增加時，對於盤適配器42a、42b與BRT 5-0至5-3之間的連接，也可以採用具有少量的信號線的Fibre Channel構成接口。因此，可以解決安裝問題。
而且，在各個控制模塊4-0至4-3(即，各個控制模塊4-0至4-3中的控制管理器40)之間、以及控制模塊4-0至4-3與第一接口部44之間的通信和數據傳輸處理中，傳輸大量數據，因此期望通信時間較短。因此，需要高吞吐量和低等待時間(即，高響應速度)。因此，如圖2所示，通過使用設計成同時滿足高吞吐量和低等待時間的高速串行傳輸的PCI-Express總線，來構成在各個控制模塊4-0至4-3的DMA橋接部43與FRT 6-0、6-1之間、以及在FRT 6-0、6-1與第一接口部44之間的連接。
大型主機的讀/寫處理接下來將描述由大型主機起動的、圖1至圖4所示的數據存儲系統的寫處理；圖7示出了在圖1和圖2所示的結構中的寫操作的解釋圖；圖8示出了圖7中所示的寫命中操作的解釋圖；而圖9示出了圖7中所示的寫未命中處理的解釋圖。
下面將參照圖8和圖9來描述圖7中所示的操作。在所述圖中，符號「40-1」定義為從主機通道適配器44看的主控制管理器，而符號「40-2」定義為從控制管理器。下面的描述基於假設主控制管理器40-1的鏡像數據保持在從控制管理器40-2中。
(1)主機通道適配器44接收來自大型主機的寫數據。
(1′)通道適配器44通過前端路由選擇器FRT 6-0(6-1)詢問控制管理器40-1該寫數據將寫入其中的緩存存儲器40b的地址。控制管理器40-1確定包括寫數據的目標塊是否存在於緩存存儲器40b中。
(2)在目標數據不存在於緩存存儲器40b中的情況下(即，圖9中所示的「寫未命中」)，控制管理器40-1經由盤適配器42將包括寫數據的塊從盤驅動器200讀取至緩衝器。
(2′)此外，從(鏡像)控制管理器40-2還經由盤適配器42將包括寫數據的塊從盤驅動器200讀取至緩衝器(參見圖9)。
(3)然後，當通道適配器44接收到來自控制管理器40-1、40-2的響應時，通道適配器44經由前端路由選擇器FRT 6-0(6-1)將寫數據寫入控制管理器40-1的緩衝器中。控制管理器40-1使用寫入到緩衝器(在「寫未命中」的情況下)或緩存存儲器(在圖8所示的「寫命中」的情況下)中的寫數據、以及關於存在於緩存存儲器中的所關心的塊的其餘數據，而生成新的檢驗碼(參見圖8和圖9)。
(3′)此外，通道適配器44經由前端路由選擇器FRT 6-0(6-1)將寫數據寫入從控制管理器40-2的緩衝器(在寫未命中的情況下)或緩存存儲器(在圖8所示的寫命中的情況下)中。即，將寫數據寫入不同於所關心的控制管理器40-1的至少一個控制管理器40-2中的緩存存儲器40b中。控制管理器40-2還使用寫入緩衝器中的寫數據和緩存存儲器中的其餘塊數據而生成新的檢驗碼。
(4)控制管理器40-1將增加有檢驗碼的寫入塊寫入緩存存儲器40b中，而後通知通道適配器44寫處理完成。
(4′)同樣地，控制管理器40-2將增加有檢驗碼的寫入塊寫入緩存存儲器40b中，並通知通道適配器44寫處理完成。
(5)通道適配器44通知主機寫處理完成。
這樣，主機通道適配器44經由前端路由選擇器FRT 6-0(6-1)與多個控制管理器40連接。因此，可以並行地進行寫處理中的鏡像。因此，可以獲得高速的主機寫處理，其中保持連接直到處理完成。具體地，即使在寫未命中的情況下，也可以並行地進行讀盤處理，這有助於在寫未命中的情況下高速處理。
另外，由於盤適配器42直接與控制管理器40連接，因此可以高速地執行與盤驅動器的讀處理。下面參照圖10描述上述讀處理。
(1)控制管理器40中的控制單元40a(CPU)在緩存存儲器40b中的描述符區中生成FC頭部和盤描述符。描述符是向數據傳輸電路請求數據傳輸的指令，其包括FC頭部的緩存存儲器地址、待傳輸數據的緩存存儲器地址及其數據字節計數、和用於數據傳輸的盤的邏輯地址。
(2)起動盤適配器42中的數據傳輸電路。
(3)盤適配器42中的被起動的數據傳輸電路從緩存存儲器40b讀取描述符。
(4)盤適配器42中的被起動的數據傳輸電路從緩存存儲器40b讀取FC頭部。
(5)盤適配器42中的被起動的數據傳輸電路對描述符進行解碼，並獲得所請求的盤、頂端地址和字節計數。然後，將FC頭部從FibreChannel 500(510)傳輸給目標盤驅動器200。盤驅動器200讀取所請求的目標數據，並經由Fibre Channel 500(510)將目標數據傳送給盤適配器42中的數據傳輸電路。
(6)當完成所請求的目標數據的讀取和傳送時，盤驅動器200經由Fibre Channel 500(510)向盤適配器42中的數據傳輸電路傳送完成通知。
(7)當完成接收時，盤適配器42中的被起動的數據傳輸電路從盤適配器42中的存儲器中讀取讀數據，並將該讀數據存儲在緩存存儲器40b中。
(8)當完成讀數據傳輸時，盤適配器42中的被起動的數據傳輸電路通過中斷將完成通知控制管理器40。
(9)控制管理器40中的控制單元40a獲得來自盤適配器42的中斷原因，並確認讀傳輸。
(10)控制管理器40中的控制單元40a檢查盤適配器42的完成指針，並確認讀傳輸完成。
為了獲得足夠的性能，有必要在全部連接中提供高吞吐量。同時，由於通過控制單元40a與盤適配器42之間的連接交換(在圖中為七次)大量信號，因此尤其有必要採用具有低等待時間的總線。
在上述實施例中，同時採用PCI-Express(4道)和Fibre Channel(4G)作為高吞吐量連接。儘管由PCI-Express構成的連接產生低等待時間，但是由Fibre Channel提供的連接產生比較大的等待時間(即，在數據傳輸中消耗了相當長的時間)。
在第一種傳統技術中，在CM 10與DA 13/CA 11之間的RT 14(參見圖15)中不能採用產生大等待時間的Fibre Channel。相反，根據本發明，因為圖1中所示的結構，所以對於BRT 5-0至5-1可以採用FibreChannel。
即，為了獲得低等待時間，不可能大於一定程度地減少總線的信號線的數量。根據本發明，在盤適配器42與BRT 5-0之間的連接中可以採用具有減少了信號線數量的Fibre Channel。這樣通過背板可以減少信號線，從而在安裝方面有效。
接下來將描述由主機起動的讀處理。圖11示出了在讀命中的情況下的解釋圖。圖12示出了在讀未命中的情況下的解釋圖。
(1)主機通道適配器44接收來自大型主機的讀命令。
(2)通道適配器44經由前端路由選擇器FRT 6-0(6-1)詢問控制管理器40-1關於其中存在讀數據的緩存存儲器40b的地址。控制管理器40-1確定包括讀數據的目標塊是否存在於緩存存儲器40b中。
(3)在目標數據不存在於緩存存儲器40b中的情況下(即，讀未命中的情況)，控制管理器40-1經由盤適配器42將包括所關心讀數據的塊從盤驅動器200讀取至緩衝器(參見圖12)。而且，從控制管理器40-2經由盤適配器42將包括讀數據的塊從盤驅動器200讀取至緩衝器(參見圖12)。
(4)控制管理器40-1、40-2將讀出的塊寫入緩存存儲器40b中。控制管理器40-1然後將所讀數據通知通道適配器44。
(5)通道適配器44將所讀數據傳輸給主機。
開放系統主機的讀/寫處理圖13示出了根據本發明一個實施例的開放系統主機的讀/寫處理的解釋圖。
(1)開放系統通道適配器41接收來自開放系統主機的寫數據。
(2)開放系統通道適配器41通知連接的控制管理器40-3。連接的控制管理器40-3確定該控制管理器是否負責寫數據處理。
(3)接收到數據的控制管理器40-3確認負責的控制管理器。如果該控制管理器40-3不是負責的控制管理器，則所關心的控制管理器40-3詢問負責的控制管理器40-1(CM-M)該狀態是否是「寫命中」。
(4)在該狀態不是「寫命中」的情況下，負責的控制管理器40-1(CM-M)經由盤適配器42從盤中讀取其餘數據以生成檢驗碼。盤適配器42將該數據寫入控制管理器40-1(CM-M)中。
(5)負責的控制管理器40-1(CM-M)將數據傳輸給接收的控制管理器40-3(CM-R)。
(6)開放系統通道適配器41將該數據寫入接收的控制管理器40-3(CM-R)中。接收的控制管理器40-3(CM-R)生成用於該新數據的檢驗碼。
(6′)該接收的控制管理器40-3(CM-R)經由FRT 6-0(或6-1)將增加有檢驗碼的寫數據同時傳輸給控制管理器40-1(CM-M)和具有其鏡像數據的控制管理器40-2(CM-S)。然後，接收的控制管理器40-3向通道適配器41通知寫處理完成。當接收到來自控制管理器40-3的通知時，通道適配器41向開放系統主機發送寫完成通知。
另外，在上述(3)中寫命中的情況下，接收的控制管理器40-3(CM-R)經由FRT 6-0(或6-1)將寫數據同時傳輸給控制管理器40-1(CM-M)和具有其鏡像數據的控制管理器40-2(CM-S)，而代替步驟(4)、(5)、(6)和(6′)。各個控制管理器40-1和40-2生成檢驗碼。然後向通道適配器41發送數據的寫完成通知。當接收到來自控制管理器40-3的通知時，通道適配器41向開放系統主機通知寫完成。
如圖10中所述，也可以以低等待時間執行讀盤，從而有助於提高吞吐量。
當接收到來自主計算機的讀請求時，首先通道適配器41向連接的控制管理器40-3發送請求。接收到該請求的控制管理器40-3確認負責的控制管理器。如果接收到該請求的控制管理器是正在負責，則所關心的控制管理器或者從緩存存儲器中提取數據，或者經由盤適配器42從盤中讀取數據，而後將數據傳輸給通道適配器41。
同時，在另一控制管理器40-2負責的情況下，控制管理器40-3請求負責的控制管理器40-2。通過相似的讀操作從負責的控制管理器40-2返回給接收的控制管理器40-3的數據被傳輸給通道適配器41。通道適配器41然後將從控制管理器40-3接收的數據傳輸給開放系統主計算機。
接下來，有必要將上述寫數據回寫到目標盤驅動器(回寫)。根據內部調度，緩存控制單元40a將緩存存儲器40b中的寫數據回寫到保持所關心的目標數據的盤驅動器200。下面將參照圖14來描述對於盤驅動器執行的寫處理。
(1)控制管理器40中的控制單元40a(CPU)在緩存存儲器40b中的描述符區中生成FC頭部和描述符。描述符是向數據傳輸電路請求數據傳輸的指令，其包括FC頭部的緩存存儲器地址、待傳輸數據的緩存存儲器地址及其數據字節計數、和用於數據傳輸的盤的邏輯地址。
(2)起動盤適配器42中的數據傳輸電路。
(3)盤適配器42中的被起動的數據傳輸電路從緩存存儲器40b中讀取描述符。
(4)盤適配器42中的被起動的數據傳輸電路從緩存存儲器40b中讀取FC頭部。
(5)盤適配器42中的被起動的數據傳輸電路對描述符進行解碼，並獲得請求的盤、頂端地址和字節計數，並從緩存存儲器40b中讀取數據。
(6)在完成讀取之後，盤適配器42中的數據傳輸電路將FC頭部和數據從Fibre Channel 500(510)傳輸給目標盤驅動器200。盤驅動器200然後將所傳輸的數據寫入其中結合的盤中。
(7)在完成寫數據時，盤驅動器200經由Fibre Channel 500(510)向盤適配器42中的數據傳輸電路發送完成通知。
(8)當接收到完成通知時，盤適配器42中的被起動的數據傳輸電路通過中斷將通知控制管理器40所述完成。
(9)控制管理器40中的控制單元40a獲得來自盤適配器42的中斷原因，並確認寫操作。
(10)控制管理器40中的控制單元40a檢查盤適配器42的完成指針，並確認寫操作完成。
在圖14中，與圖10相似，箭頭表示例如數據的分組傳輸，而U形箭頭表示讀數據，通過該箭頭顯示了對於來自一側的數據請求返回的數據狀態。這樣，由於需要在盤適配器42的控制電路中確認起動和完成狀態，因此在控制管理器40與盤適配器42之間執行每一個數據傳輸7次交換。而在盤適配器42與盤驅動器200之間執行兩次交換。
這樣，應理解在控制管理器40與盤適配器42之間的連接中需要低等待時間，並且可以在盤適配器42與盤驅動器200之間使用具有少量信號線的接口。
其它實施例在上述實施例的描述中，使用PCI-Express說明了在控制模塊4-0內的信號線。然而，也可以使用其它高速串行總線，例如Rapid IO。可以根據需要增加或減少通道適配器41、44和/或盤適配器42的數量。
作為盤驅動器，可以應用例如硬碟驅動器、光碟驅動器、磁光碟驅動器等的存儲設備。用於開放系統主機和大型主機的協議並不限於上述說明中的協議。可以應用其它協議。
上述實施例的描述並不旨在將本發明限於所說明示例的具體細節。任何合適的修改和等價物都應該視為本發明的範圍。落在本發明範圍內的本發明的所有特徵和優點都由所附權利要求覆蓋。
相關申請的交叉參考本申請基於2005年11月28日提交的在先日本專利申請2005-342081號並要求其優先權，這裡通過引用併入其全部內容。
權利要求
1.一種數據存儲系統，包括用於存儲數據的多個存儲器設備；多個控制模塊，它們根據來自主機單元和開放系統單元的訪問指令而訪問所述存儲器設備；第一通道適配器，其執行對所述主機單元的接口控制；以及切換單元，其與所述第一通道適配器和所述多個控制模塊連接，並且用於有選擇地切換所述第一通道適配器和所述多個控制模塊之間的連接，其中各所述控制模塊包括緩存存儲器，其存儲在所述存儲器設備中存儲的數據的一部分；第二通道適配器，其執行對所述開放系統單元的接口控制；盤適配器，用於執行對所述多個存儲器設備的接口控制；以及控制單元，其響應於所述訪問而控制所述緩存存儲器，並經由所述盤適配器訪問所述存儲器設備。
2.根據權利要求1所述的數據存儲系統，其中，所述第一通道適配器響應於來自所述主機單元的寫訪問，並行地訪問負責作為寫訪問的目標的寫數據的控制模塊與具有該負責的控制模塊的鏡像數據的另一控制模塊，以執行鏡像。
3.根據權利要求2所述的數據存儲系統，其中，所述負責的控制模塊確定目標寫數據塊是否存在於該控制模塊的緩存存儲器中，並且當確定寫未命中、即目標寫數據不存在於所述緩存存儲器中時，所述負責的控制模塊和所述另一控制模塊二者都訪問存儲所述目標數據塊的存儲器設備，並讀取所述目標數據塊。
4.根據權利要求1所述的數據存儲系統，其中，根據所述主機單元的協議，所述第一通道適配器從開始訪問到結束訪問都與所述主機單元連接，並且其中根據所述開放系統單元的協議，所述第二通道適配器在接收到來自所述開放系統單元的訪問時斷開與所述開放系統單元的連接。
5.根據權利要求1所述的數據存儲系統，還包括多個其它切換單元，設置在所述多個控制模塊與所述多個存儲器設備之間，並在各個控制模塊的盤適配器與所述多個存儲器設備之間有選擇地切換，其中所述多個控制模塊和所述多個其它切換單元通過背板連接。
6.根據權利要求5所述的數據存儲系統，其中，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第一通道適配器連接，並且所述第二通道適配器利用所述背板通過串行總線與所述多個其它切換單元連接。
7.根據權利要求6所述的數據存儲系統，其中，每個控制模塊和所述其它切換單元通過所述背板連接，並且所述其它切換單元和所述多個存儲器設備通過線纜連接。
8.根據權利要求5所述的數據存儲系統，其中，每個控制模塊和所述切換單元通過所述背板連接，並且所述切換單元和所述第一通道適配器通過所述背板連接。
9.根據權利要求1所述的數據存儲系統，其中，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第二通道適配器連接。
10.根據權利要求1所述的數據存儲系統，其中，各個控制模塊中的所述控制單元確定通過所連接的第二通道適配器來自所述開放系統單元的數據訪問的目標是否是該控制單元負責的數據，並且當所述數據訪問的目標不是該控制單元負責的數據時，該控制單元經由所述切換單元請求負責該數據的另一控制單元訪問由所述開放系統單元請求的數據。
11.一種數據存儲控制裝置，包括多個控制模塊，根據來自主機單元和開放系統單元的訪問指令而訪問用於存儲數據的多個存儲器設備；第一通道適配器，其執行對所述主機單元的接口控制；以及切換單元，其與所述第一通道適配器和所述多個控制模塊連接，並且用於有選擇地切換所述第一通道適配器和所述多個控制模塊之間的連接，其中各個控制模塊包括緩存存儲器，其存儲在所述存儲器設備中存儲的數據的一部分；第二通道適配器，其執行對所述開放系統單元的接口控制；盤適配器，用於執行對所述多個存儲器設備的接口控制；以及控制單元，其響應於所述訪問而控制所述緩存存儲器，並經由所述盤適配器訪問所述存儲器設備。
12.根據權利要求11所述的數據存儲控制裝置，其中，所述第一通道適配器響應於來自所述主機單元的寫訪問，並行地訪問負責作為寫訪問的目標的寫數據的控制模塊與具有該負責的控制模塊的鏡像數據的另一控制模塊，以執行鏡像。
13.根據權利要求12所述的數據存儲控制裝置，其中，所述負責的控制模塊確定目標寫數據塊是否存在於該控制模塊的緩存存儲器中，並且當確定為寫未命中、即所述目標寫數據不存在於該緩存存儲器中時，所述負責的控制模塊和所述另一控制模塊二者都訪問存儲目標數據塊的存儲器設備，以讀取目標數據塊。
14.根據權利要求11所述的數據存儲控制裝置，其中，根據所述主機單元的協議，所述第一通道適配器從開始訪問到結束訪問都與所述主機單元連接，並且其中根據所述開放系統單元的協議，所述第二通道適配器在接收到來自所述開放系統單元的訪問時斷開與所述開放系統單元的連接。
15.根據權利要求11所述的數據存儲控制裝置，還包括多個其它切換單元，設置在所述多個控制模塊與所述多個存儲器設備之間，用於在各個控制模塊的盤適配器與所述多個存儲器設備之間有選擇地切換，其中所述多個控制模塊和所述多個其它切換單元通過背板連接。
16.根據權利要求15所述的數據存儲控制裝置，其中，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第二通道適配器連接，並且所述第二通道適配器利用所述背板通過串行總線與所述多個其它切換單元連接。
17.根據權利要求16所述的數據存儲控制裝置，其中，每個控制模塊和所述其它切換單元通過所述背板連接，並且所述其它切換單元和所述多個存儲器設備通過線纜連接。
18.根據權利要求15所述的數據存儲控制裝置，其中，每個控制模塊和所述切換單元通過所述背板連接，並且所述切換單元和所述第一通道適配器通過所述背板連接。
19.根據權利要求11所述的數據存儲控制裝置，其中，所述控制模塊使所述控制單元通過低等待時間的高速串行總線與所述第二通道適配器連接。
20.根據權利要求11所述的數據存儲控制裝置，其中，各個控制模塊中的所述控制單元確定通過所連接的第二通道適配器來自所述開放系統單元的數據訪問的目標是否是該控制單元負責的數據，並且當該數據訪問的目標不是該控制單元負責的數據時，所述控制單元經由所述切換單元請求負責該數據的另一控制單元訪問由所述開放系統單元請求的數據。
全文摘要
一種存儲系統，具有用於控制存儲設備的多個控制模塊，所述存儲設備用於供分別支持不同協議的大型主機和開放系統單元進行訪問。分立地提供開放通道適配器和主機通道適配器。該主機通道適配器經由前端路由選擇器與多個控制管理器連接，並且並行地執行來自大型主機的寫訪問用於鏡像。在對於大型主機的寫處理中，保持連接直到完成處理。具體地，即使在寫未命中的情況下，也可以並行地執行讀盤處理，因此有助於在寫未命中情況下的高速處理。另外，對於來自開放系統主機的訪問，可以獲得高吞吐量。
文檔編號G06F3/06GK1975654SQ20061007236
公開日2007年6月6日 申請日期2006年4月14日 優先權日2005年11月28日
發明者小原成介, 增山和則 申請人:富士通株式會社