一種射頻模塊與智慧卡模塊的通信方法及射頻智慧卡的製作方法

2023-06-06 12:10:26 1

專利名稱：一種射頻模塊與智慧卡模塊的通信方法及射頻智慧卡的製作方法
一種射頻模塊與智慧卡模塊的通信方法及射頻智慧卡方法
技術領域：
本發明屬於智慧卡技術領域，尤其涉及一種射頻模塊與智慧卡模塊的通信方法及射頻智慧卡。背景技木
目前，在智慧卡晶片上實現射頻功能的形式有三種，其一為射頻模塊與智慧卡晶片綁定在一起的雙界面晶片模塊，其ニ為射頻模塊與智慧卡模塊分離，模塊間通過SWP接ロ通信，其三為射頻模塊與智慧卡模塊分離模式，模塊間通過S2C接ロ通信。第一種形式為兩模塊綁定，其通信速度快，但擴展應用受到限制，用戶選擇自由度受限；第二、三種形式為兩模塊分離模式，但智慧卡上需要支持特定的SWP接ロ或S2C接ロ，同樣智慧卡模塊的選擇受到限制，且一旦智慧卡模塊內置SWP接ロ 或S2C接ロ，智慧卡模塊的應用場合也受到限制。
發明內容
為了解決現有技術中存在的上述技術問題，本發明提供了ー種CPU利用率高，通信步驟簡化，智慧卡結構簡單，通用性、擴展性強的射頻模塊與智慧卡模塊的通信方法及射頻智倉泛ー本發明解決現有技術問題所採用的技術方案為:
一種射頻模塊與智慧卡模塊的通信方法，通過智慧卡模塊的SPI擴展接ロ及中斷接ロ，將射頻模塊輸出的數位訊號數據直接傳輸到智慧卡模塊，由智慧卡模塊的CPU進行處理，處理後再通過SPI擴展接ロ，傳輸到射頻模塊。進ー步地，本通信方法包括有以下步驟:
將射頻模塊的SPI接口和智慧卡模塊的SPI擴展接ロ分別定義成主模式和從模式，同時在其之間添加一條輔助信號線及將SPI接ロ的數據接收緩衝區映射到CPU的內存地址空間；
b.射頻模塊感應到射頻場信號，將接收到的射頻數據經解調後通過其主模式SPI接ロ發出；
C.智慧卡模塊的從模式SPI接ロ接收到有效的主模式SPI接ロ發出的晶片選擇信號後，進入工作狀態，通過時鐘信號與從模式的輸入信號接收射頻數據，同時經中斷接ロ向CPU發出中斷信號；
d.CPU接收到INT中斷信號後，CPU通過地址總線ABUS與數據總線DBUS訪問接收FIFO緩衝區的數據，將處理完成的待發送的數據放置在發送FIFO緩衝區，並設置Datajnt信號，通知射頻模塊智慧卡模塊數據已準備好，當射頻模塊通過從模式SPI接ロ的輸出信號與時鐘信號取走回應數據後，智慧卡模塊將Datajnt信號設置為無效。一種射頻智慧卡，包括有射頻模塊和智慧卡模塊，所述射頻模塊設有主模式SPI接ロ，所述智慧卡模塊設有導通連接的從模式SPI接ロ、CPU和內存，所述主模式SPI接ロ和從模式SPI接ロ之間通過輔助信號線相互導通連接，且所述內存內設置有接收FIFO緩衝區和發送FIFO緩衝區。本發明的有益效果如下:通過本發明所述的射頻模塊與智慧卡模塊的通信方法及射頻智慧卡，來自CPU外圍設備SPI接ロ的數據可以直接被應用程式使用，無需進行數據的搬移操作，節省數據搬移的時間及功耗，CPU利用率高，也無需專門射頻協議處理單元，通信步驟簡化，智慧卡結構簡單，而且此輔助信號不影響傳統的SPI接ロ通信，即在傳統的SPI接ロ通信中可不使用，通用性和擴展性強。

圖1是本發明所述射頻模塊與智慧卡模塊的通信方法實施例的流程 圖2是本發明所述射頻智慧卡的結構示意圖。
具體實施方式
為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一歩詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。如圖1中所示:
本發明實施例提供了一種射頻模塊與智慧卡模塊的通信方法，通過智慧卡模塊的SPI擴展接ロ及中斷接ロ，將射頻模塊輸出的數位訊號數據直接傳輸到智慧卡模塊，由智慧卡模塊的CPU進行處理，處理後再通過SPI擴展接ロ，傳輸到射頻模塊。具體包括有以下步驟:
步驟Al.將射頻模塊的SPI接口和智慧卡模塊的SPI擴展接ロ分別定義成主模式和從模式，同時在其之間添加一條輔助信號線及將SPI接ロ的數據接收緩衝區映射CPU的內存地址空間。 步驟A2.射頻模塊感應到射頻場信號，將接收到的射頻數據經解調後通過其主模式SPI接ロ發出。步驟A3.智慧卡模塊的從模式SPI接ロ接收到有效的主模式SPI接ロ發出的晶片選擇信號後，進入工作狀態，通過時鐘信號與從模式的輸入信號接收射頻數據，同時經中斷接ロ向CPU發出中斷信號。步驟A4.CPU接收到INT中斷信號後，CPU通過地址總線ABUS與數據總線DBUS訪問接收FIFO緩衝區的數據，將處理完成的待發送的數據放置在發送FIFO緩衝區，並設置Datajnt信號，通知射頻模塊智慧卡模塊數據已準備好，當射頻模塊通過從模式SPI接ロ的輸出信號與時鐘信號取走回應數據後，智慧卡模塊將Datajnt信號設置為無效。如圖2中所示:
本發明提供了一種射頻智慧卡，包括有射頻模塊I和智慧卡模塊2，所述射頻模塊I設有主模式SPI接ロ 11，所述智慧卡模塊2設有從模式SPI接ロ 21、CPU 22和內存23，所述從模式SPI接ロ 21經中斷接ロ與CPU 22導通連接，內存23經地址總線(ABUS)和數據總線(DBUS)與內存23導通連接，所述主模式SPI接ロ 11和從模式SPI接ロ 21之間通過一條輔助信號線相互導通連接，且內存23內設置有接收FIFO緩衝區231和發送FIFO緩衝區232。本發明所述射頻智慧卡的工作原理為:首先，射頻模塊I經感應天線感應到射頻場信號，將接收到的射頻數據經解調後通過其主模式SPI接ロ 11發送給智慧卡模塊2 ;接著，智慧卡模塊2的從模式SPI接ロ 21接收射頻數據，同時經中斷接ロ向CPU 22發出中斷信號；然後，CPU 22接收到中斷信號後，通過地址總線與數據總線訪問接收FIFO緩衝區231的數據，並對該數據進行處理，處理完成後將待發送的數據放置在發送FIFO緩衝區232，同時向射頻模塊I發送Datajnt信號，通知其智慧卡模塊數據已準備好；最後，射頻模塊I通過從模式SPI接ロ 21的輸出信號與時鐘信號取走回應數據後，智慧卡模塊將Datajnt信號設置為無效。這樣，通過本發明所述的射頻模塊與智慧卡模塊的通信方法及射頻智慧卡，來自CPU 22外圍設備SPI接ロ的數據可以直接被應用程式使用，無需進行數據的搬移操作，節省數據搬移的時間及功耗，(PU利用率高，也無需專門射頻協議處理單元，通信步驟簡化，智慧卡結構簡單，而且此輔助信號不影響傳統的SPI接ロ通信，即在傳統的SPI接ロ通信中可不使用，通用性和擴展性強。以上內容是結合具體的優選技術方案對本發明所作的進ー步詳細說明，不能認定本發明的具體實施只局限於這些說明。對於本發明所屬技術領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬於本發明的保護範圍。
權利要求
1.一種射頻模塊與智慧卡模塊的通信方法，其特徵在於，通過智慧卡模塊的SPI擴展接ロ及中斷接ロ，將射頻模塊輸出的數位訊號數據直接傳輸到智慧卡模塊，由智慧卡模塊的CPU進行處理，處理後再通過SPI擴展接ロ，傳輸到射頻模塊。
2.根據權利要求1所述的射頻模塊與智慧卡模塊的通信方法，其特徵在於，包括有以下步驟: a.將射頻模塊的SPI接口和智慧卡模塊的SPI擴展接ロ分別定義成主模式和從模式，同時在其之間添加一條輔助信號線及將SPI接ロ的數據接收緩衝區映射到CPU的內存地址空間； b.射頻模塊感應到射頻場信號，將接收到的射頻數據經解調後通過其主模式SPI接ロ發出； c.智慧卡模塊的從模式SPI接ロ接收到有效的主模式SPI接ロ發出的晶片選擇信號後，進入工作狀態，通過時鐘信號與從模式的輸入信號接收射頻數據，同時經中斷接ロ向CPU發出中斷信號； d.CPU接收到INT中斷信號後，CPU通過地址總線ABUS與數據總線DBUS訪問接收FIFO緩衝區的數據，將處理完成的待發送的數據放置在發送FIFO緩衝區，並設置Datajnt信號，通知射頻模塊智慧卡模塊數據已準備好，當射頻模塊通過從模式SPI接ロ的輸出信號與時鐘信號取走回應數據後，智慧卡模塊將Datajnt信號設置為無效。
3.一種射頻智慧卡，包括有射頻模塊(I)和智慧卡模塊(2)，其特徵在幹，所述射頻模塊(I)設有主模式SPI接ロ(11)，所述智慧卡模塊(2)設有導通連接的從模式SPI接ロ(21),CPU (22)和內存(23)，所述主模式SPI接ロ(11)和從模式SPI接ロ(21)之間通過輔助信號線相互導通連接，且所述內存(23)內設置有接收FIFO緩衝區(231)和發送FIFO緩衝區(232)。
全文摘要
本發明提供了一種射頻模塊與智慧卡模塊的通信方法及射頻智慧卡，將射頻模塊的SPI接口和智慧卡模塊的SPI擴展接口分別定義成主模式和從模式，同時在其之間添加一條輔助信號線及將SPI接口的數據接收緩衝區映射到CPU的內存地址空間，通過智慧卡模塊的SPI擴展接口及中斷接口，將射頻模塊輸出的數位訊號數據直接傳輸到智慧卡模塊，由智慧卡模塊的CPU進行處理後再通過SPI擴展接口，傳輸到射頻模塊。這樣來自CPU外圍設備SPI接口的數據可直接被應用程式使用，無需進行數據的搬移操作，CPU利用率高，也無需專門射頻協議處理單元，通信步驟簡化，智慧卡結構簡單，且此輔助信號不影響傳統的SPI接口通信，通用性和擴展性強。
文檔編號H04B1/38GK103117765SQ20131005544
公開日2013年5月22日 申請日期2013年2月21日 優先權日2013年2月21日
發明者曾華新, 黃小鵬 申請人:東信和平科技股份有限公司