給出具有高溝道密度的半導體器件的低成本方法
2023-06-06 05:04:56 4
專利名稱：給出具有高溝道密度的半導體器件的低成本方法
技術領域：
本發明一般涉及半導體器件，尤其涉及給出低成本、高溝道密度的溝槽柵電晶體。
背景技術：
溝槽功率金屬氧化物半導體場效應電晶體(MOSFET)器件有許多應用，包括電源、電池充電器、計算機以及行動電話。溝槽功率MOSFET的一個重要特徵在於其導通電阻(RDS(ON))。對於給定的器件面積，希望使功率MOSFET的RDS(ON)最小化。溝槽功率MOSFET通常用大量原胞製成。每個單獨的原胞是一個小的溝槽柵電晶體。通過並聯這些原胞，有可能獲得器件的高電流承載能力，和低RDS(ON)。典型的溝槽功率MOSFET通常具有1000至1000000個原胞。每個原胞包含一個處於溝槽中的柵結構、處於相鄰溝槽之間給出溝道的擴散基區、與每個溝槽和頂表面姓藺的擴散源區，以及在頂表面上的基極接觸區。原胞中的基極接觸區是必須的，以避免基極條件漂移，後者會反過來影響器件的擊穿電壓和雪崩能量。
獲得器件低RDS(ON)的一條途徑是增大溝道密度，即器件每單位面積的有效溝道寬度。通常通過減小每個原胞的尺寸來增大原胞密度。然而，隨著原胞尺寸的縮小，源區的寬度變小，而且要使用低成本光刻設備來製造更為困難。這樣，為了減小原胞尺寸，需要更昂貴和複雜的光刻設備和工藝來保持對原胞尺寸的控制以避免引入缺陷，缺陷反過來會影響電晶體性能。
為了獲得小的原胞尺寸，以前對更昂貴的光刻設備和複雜的工藝的需求導致了製造功率MOSFET器件整個成本的增加。
因此，需要具有小的原胞尺寸的功率溝槽MOSFET半導體器件以及以低成本製造該器件的方法。
發明內容
總之，本發明給出製造半導體器件10的方法，如下在襯底上形成第一介電層140；腐蝕穿透第一介電層以在半導體襯底中形成溝槽150，在溝槽側壁上具有溝道區135；側向去除相鄰於溝道上方的溝槽側壁160的部分第一介電層，以確定半導體器件的源區280。
圖1為半導體器件在第一製造階段之後的剖面圖；圖2為半導體器件在第二製造階段之後的剖面圖；圖3為半導體器件在第三製造階段之後的剖面圖；圖4為半導體器件在第四製造階段之後的剖面圖；以及圖5為半導體器件一個替代實施方案的剖面圖。
具體實施例方式
在附圖中，具有相同參考號的要素具有類似的功能。
圖1為半導體器件在第一製造階段之後的剖面圖，該半導體器件為電晶體10，具有半導體襯底100。
半導體襯底100包括n+摻雜的層110，厚度大約為六百二十五微米。在某一實施方案中，層110重摻雜以具有n+型電導，電阻率為大約0.001-0.02歐姆-分米，用作半導體器件10的導電電極。在某一實施方案中，層110包含單晶矽。
在層110上生長外延層，其厚度在層110上為大約二至二十微米之間，以形成漏區120。在某一實施方案中，外延層120包含摻雜為n-型電導的單晶矽，電阻率在大約0.1至大約10.0歐姆-分米之間。
然後將襯底100進行離子注入以形成導電類型相反的基區，標為層130。在某一實施方案中，層130厚度為大約一至三微米，摻雜為p-型電導，表面處大約為1.0×1017cm-3至大約5×1017cm-3之間。
在層130上形成介電層140，厚度在大約兩千至大約五千埃之間，以形成厚掩模。在某一實施方案中，介電層140由熱生長的二氧化矽形成。
在介電層140上形成介電層170。在某一實施方案中，介電層170由低壓化學氣相沉積(LPCVD)的氮化矽形成，厚度為大約一千至兩千埃。
用光刻膠構圖襯底100的表面13以進行一系列標準步驟，去除介電層170和介電層140的暴露部分。然後進行標準的各向異性矽腐蝕以去除層30的暴露部分和一部分漏區或層120，以同時形成用於形成電晶體和其它有源器件的溝槽150。
然後在溝槽150的表面上生長厚度大約為五百至兩千埃的犧牲氧化層(未示出)，以去除被各向異性腐蝕破壞的表面。
圖2示出電晶體10在第二製造階段之後的剖面圖。使用標準的溼法化學腐蝕或各向同性等離子體腐蝕來選擇去除犧牲氧化層(未示出)和部分介電層140，留下在介電層170下的介電140的掩模部分141，如圖所示。
標準的溼法化學腐蝕或各向同性等離子體腐蝕在支配性側向或水平方向211上從介電層140上去除材料，從每個側壁160上去除的總量基本相等。因此，介電層140被下切了基本相等的距離220和221，該距離由標準溼法化學腐蝕或各向同性等離子體腐蝕步驟的持續時間來決定。這樣，通過改變溼法化學腐蝕或各向同性等離子體腐蝕的時間，經側向腐蝕介電層140以在基區130表面產生受控的側向尺寸230，形成了掩模部分141，如圖所示。
所以，利用上述工藝和光刻工藝，獲得了掩模部分141的小的、恰當控制的特徵尺寸，光刻工藝只需解決相鄰溝槽150之間的間距，即，尺寸220、230和221之和。這樣的光刻工藝只需更為便宜的設備和更簡單的工藝，卻能以低製造成本形成精確定位的掩模部分141。
這樣使用上述簡單的定時腐蝕來確定尺寸230、220和221。另外，由於尺寸220和尺寸221基本類似，掩模部分141在相鄰溝槽150之間自對準。
在上述腐蝕過程中，「下切」或「支配性水平方向」指的是，通過選擇合適的腐蝕化學，溼法化學腐蝕或各項同性等離子體腐蝕對介電層140的材料——在某一實施方案中，即二氧化矽——將能具有很高的選擇性。因此，即使能從層130或介電層170上去除材料，也只是去掉一點點。在層170由氮化矽形成、層140由二氧化矽形成，而層130為基區的實施方案中，使用10∶1的氫氟酸(HF)溶液和氟化氨(NH4F)來進行定時溼法化學腐蝕。在替代實施方案中，用定時各向同性等離子體腐蝕來代替上面的溼法腐蝕以選擇腐蝕上表面或平面195或下表面或平面190，以去除部分層140，其中腐蝕主要發生在垂直於溝槽150側壁160的方向211上。
圖3示出電晶體10在第三製造階段之後的剖面圖。利用定時腐蝕去除了介電材料170。在某一實施方案中，利用溼法化學腐蝕進行定時腐蝕處理，溼法化學腐蝕的特徵在於熱的磷酸溶液。
然後在襯底100上生長介電材料240。在某一實施方案中，介電材料240包括在氧氣環境中熱生長的二氧化矽，在大約八百至一千攝氏度的溫度下生長大約三十至六十分鐘。介電材料240的介電常數通常為大約3.9，厚度為大約一百至一千埃，用作電晶體100的柵氧化物。
然後在襯底100上沉積導電材料250，覆蓋襯底並填充溝槽150。在某一實施方案中，導電材料250包括利用化學氣相沉積來沉積的多晶矽。然後，使用標準的平面化技術去除溝槽150上的導電材料250。在某一實施方案中，利用反應離子刻蝕來進行平面化。在替代實施方案中，利用化學機械拋光(CMP)來進行平面化。
然後，利用掩模部分141作為注入掩模對襯底進行離子注入，在基區130中注入n+型摻雜劑260，以形成源區280。這樣，注入掩模或掩模部分141防止摻雜劑進入阻擋注入或基極接觸區270。由於精確控制了掩模部分141的尺寸230且掩模部分141是自對準的，因此源區280或基極接觸區270可做得很小，而無須為未對準區域留下附加空間。另外，由於無需額外的光刻步驟來確定掩模部分141，因而可進一步降低製造成本。
此外，由於掩模部分141的厚度142在形成過程中可以改變，可以容易地對該部分的掩模特性進行可控改變，以使其有注入阻擋作用，其中摻雜物質只在掩模部分141中穿透很淺的深度，或其中摻雜物質穿透更大的深度而保持所有上述優點。
圖4示出電晶體10在第四製造階段之後的剖面圖。在襯底上形成內層介電(ILD)材料245，例如二氧化矽，其厚度為大約0.5微米。然後進行接觸光刻步驟以確定接觸腐蝕。利用標準腐蝕技術從暴露的接觸區去除ILD材料和掩模部分141。在接觸腐蝕之後，進行p+增強注入290，以給出低阻基極接觸275。然後將源在八百至一千攝氏度下退火大約三十分鐘。在器件10開啟時，溝道區或溝道135在源和漏之間傳導電流。然後在襯底上形成金屬——例如鋁——作為電極，然後利用照相步驟來構圖金屬以形成電晶體的源和柵電極。然後通過研磨背面將晶片減薄至所需厚度，然後在背面上沉積金屬形成電晶體的漏電極。這樣，形成了具有溝道135、源285、漏120和柵250的電晶體10。
圖5示出電晶體10一個替代實施方案的剖面圖，其中利用掩模部分141來部分掩蓋源，這樣在掩模部分141下可以有源注入部分，以形成具有相鄰於溝槽側壁160的深部285的源276結，以及處在中間的淺部276，以改善工作特性。進行p+增強注入，它深於源的淺中心部分，但淺於源靠近溝槽側壁的深部。以上述方式形成的源的深部防止了p+注入對溝道中摻雜濃度的影響，從而防止了閾值電壓(VTH)受到不利影響。此外，源區中心的p+注入降低了基電阻，改善了雪崩能量特性。儘管沒有示出，上述氧化物阻擋可阻擋中心部分的所有源注入，從而p+增強注入將延伸至表面。
上述簡單方法與標準半導體工藝是兼容的，導致了具有精確定位的基極接觸和源區的低成本、高溝道密度的溝槽功率MOSFET。
權利要求
1.製造半導體器件的方法，其特徵在於包括下列步驟在襯底上形成第一介電層；腐蝕穿透第一介電層以形成溝槽，在溝槽側壁上具有溝道區；以及側向去除相鄰於溝道上方的溝槽側壁的第一介電層的一部分，以確定半導體器件基極接觸或源區。
2.根據權利要求1的方法，其特徵進一步在於下列步驟在第一介電層上形成第二介電層；以及腐蝕穿透第二介電層以形成溝槽。
3.根據權利要求2的方法，進一步包括下列步驟側向去除相鄰於溝道上方的溝槽側壁的第一介電層的一部分的步驟之後，去除第二介電層，以留下第一介電層的掩模部分；以及利用掩模部分在源形成過程中阻擋摻雜劑，以形成電晶體的源區。
4.根據權利要求1的方法，其中腐蝕穿透第一介電層的步驟包括以下步驟腐蝕穿透第一導電類型的半導體襯底的基區。
5.根據權利要求4的方法，其中腐蝕穿透基區的步驟包括以下步驟腐蝕進具有第二導電類型的電晶體的漏區。
6.根據權利要求1的方法，其中側向去除第一介電層的一部分包括進行溼法化學腐蝕或各向異性等離子體腐蝕，以在第一介電層橫向相對側去除大致相等的量。
7.根據權利要求1的方法，其中形成第一介電層的步驟包括熱生長二氧化矽。
8.根據權利要求2的方法，其中形成第二介電層的步驟包括沉積氮化矽。
9.製造電晶體的方法，其特徵在於腐蝕穿透第一介電層以在半導體襯底中形成溝槽，其中沿溝槽的側壁形成電晶體的溝道區；以及在垂直於側壁的方向上腐蝕第一介電層，留下掩模部分以確定電晶體的源區或基極接觸。
10.根據權利要求9的方法，其中腐蝕穿透介電層的步驟包括以下步驟腐蝕穿透第一導電類型的半導體襯底的基區。
11.根據權利要求10的方法，其中腐蝕穿透基區的步驟包括以下步驟腐蝕進具有第二導電類型的電晶體的漏區。
12.根據權利要求9的方法，其特徵進一步在於下列步驟在第一介電層上形成第二介電層；以及腐蝕穿透第二介電層以形成溝槽。
13.根據權利要求12的方法，進一步包括下列步驟在沿垂直於側壁方向腐蝕第一介電層的步驟之後，去除第二介電層，留下第一介電層的掩模部分；以及利用掩模部分在源形成過程中阻擋摻雜劑，以形成電晶體的源區。
14.製造電晶體的方法，其特徵在於腐蝕穿透第一材料和第二材料，以在半導體襯底中形成溝槽，其中沿溝槽的側壁形成電晶體的溝道區；以及側向去除第二材料下的第一材料，以掩模電晶體的源區。
15.根據權利要求14的方法，其中腐蝕穿透第一材料和第二材料的步驟包括以下步驟腐蝕穿透第一導電類型的半導體襯底的基區。
16.根據權利要求15的方法，其中腐蝕穿透基區的步驟包含以下步驟腐蝕進具有第二導電類型的電晶體的漏區。
17.根據權利要求14的方法，進一步包括下列步驟在腐蝕第二材料下的第一材料的步驟之後，去除第二材料，留下第一材料的掩模部分；以及利用掩模部分阻擋摻雜劑，以形成電晶體的源區。
18.根據權利要求14的方法，其中第一材料包括熱生長或沉積的二氧化矽。
19.根據權利要求14的方法，其中第二材料包括沉積的氮化矽。
20.根據權利要求14的方法，其中側向去除第二材料下的第一材料的步驟包括定時溼法化學腐蝕。
全文摘要
一種製造半導體器件10的方法，通過如下步驟進行在襯底上形成第一介電層140；腐蝕穿透第一介電層以形成溝槽150，在溝槽側壁160上具有溝道區135；側向去除相鄰於溝道上方的溝槽側壁的部分第一介電層，以確定半導體器件的源區280。
文檔編號H01L21/336GK1469443SQ0314940
公開日2004年1月21日 申請日期2003年6月20日 優先權日2002年6月27日
發明者普拉塞德·文卡特拉曼, 普拉塞德 文卡特拉曼 申請人:半導體元件工業有限責任公司