基於統計模型最差情況的建模方法
2023-06-26 04:24:41 1
專利名稱：：基於統計模型最差情況的建模方法
技術領域：
：本發明涉及半導體設計SPICE仿真和建模領域，且特別涉及一種基於統計模型最差情況的建模方法。
背景技術：
：現代的集成電路經常是由超過一百萬個電晶體所構成的，用來仿真複雜的集成電路系統的仿真方法是設計與生產集成電路的工藝的必要部分，沒有這樣的仿真系統與方法，集成電路的設計與生產成本會變得很高。為了設計集成電路，第一步是集成電路的功能描述與規格描述，然後在此基礎上提出電路圖。一般，檢查電路圖的性能是使用電路仿真器(CircuitSimulator)為輔助的，如果經過電路仿真器仿真後確定電路圖不能滿足功能描述與規格，需要對電路圖進行修改，並且由電路仿真器再次地仿真修改後的電路圖的特性，這樣的修改與仿真的循環過程會持續直到電路圖的特性滿足了早期所定的功能要求與規格要求。根據傳統的方法，在使用電子組件模型輔助的電路仿真器以計算包含在集成電路中的電子組件的特性(如對應於功能描述與^見格的相關聯的電路數量)，例如，電晶體(Transistor)模型提供相關的電路參數以作為在集成電路中的電晶體的端點(如源極、漏極、閘極及基極)，電晶體才莫型的品質決定了通過電路仿真器所計算得到的特性，與隨著製造的集成電路的實際運作特性的匹配程度。例如為數眾多的電路仿真器(也稱為電路仿效程序，CircuitEmulationPrograms)存在包括SPICE、ELDO、SMASH、SABER、VERILOG及VHDL，在UniversityofCaliforniaatBerkeley發展的SPICE(仿真程序強調在電路的仿效)是集成電路仿真程序，其仿效單一電路組件(如電晶體)的運作，在電路中SPICE也能用來仿真一個或更多電晶體的運作。一般而言，現代的IC設計中會應用到多種仿真程序，例如SPICE、SMASH、SABER、VERILOG及VHDL等，其中由UniversityofCaliforniaatBerkeley最早發明的SPICE(SimulationProgramwithIntegratedCircuitEmphasis)是一種側重於IC電路仿真的仿真程序，他能仿效單一電路組件(如電晶體)的運作，也能用來仿真由大量電晶體組成的線路的運作。與SPICE仿真軟體相對應的是SPICE器件模型，器件模型的品質決定了集成電路通過仿真得到的特性與將要實際製造出來的產品的特性的匹配程度，只有高度精確的器件模型才能成功的仿真集成電路的特性，使得產品的設計過程高效率和低成本。不僅如此，在集成電路製程中會產生製程波動及器件尺寸的變化，這些都將導致器件或者電路性能的不穩定。因此檢驗產品是否如預計的那樣工作是非常有必要的。例如產品的性能如何、性能的統計分布情況又是怎樣的，這些指標的仿真結果都將對於製程產生一個反饋的作用。基於此，精確地反映製程性能的變化情況就是現今器件建模中關注的又一個重要問題。因而衍生出一種通過離散情況模型仿真反映性能變化的方法。現有技術採用蒙特卡羅模型(MonteCarlomethod),又稱統計模擬法、隨機抽樣技術。蒙特卡羅模型的基本思想是，為了求解數學、物理、工程技術以及管理等方面的問題，首先建立一個概率模型或隨機過程，使它們的參數，符合概率分布或數學期望；然後通過對模型或過程的觀察或抽樣試^r來計算所求參數的統計特徵，並用算術平均值作為所求解的近似值。對於隨機性問題，有時還可以根據實際物理背景的概率法則，用電子計算機直接進行抽樣試驗，從而求得問題的解答。從理論上來說，蒙特卡羅方法需要大量的仿真次數。仿真次數越多，所得到的結果才越精確。應用該方法的SPICE仿真，隨機選取多個電路參數代入SPICE統計才莫型進行運算，例如進行高斯分布運算，該SPICE仿真器多次隨機產生預先設定在模型卡中的參數值進行運算，最終得出對應的電路參數特性分布。蒙特卡羅模型的缺點是他是對整個工藝線波動的一個統計描述，在真正運用的時候需要作大量的取樣仿真才能有實際意義，這就意味著需要大量的仿真時間，很多情況下這種對時間的需求是為實際應用所不允許的。而且他多數情況下是反應工藝線中最常出現的情況但不是最差情況，因此作為最差情況分析時並不能真正反應線路對工藝線波動的容差。基於它有這樣的缺陷，本發明在蒙特卡羅的基礎上闡述一種最差情況建模的方法。
發明內容本發明提出一種半導體設計仿真領域中基於統計模型最差情況的建模方法，應用該方法所得到的模型卡系列相比傳統的MonteCarlo模型為工藝生產線中真實的最差情況，在電路的仿真中能夠精確的判斷電路工藝線波動的容差，並且相對MonteCarlo的仿真方法仿真的過程耗時更短，效率更高。為了達到上述目的，本發明提出一種半導體設計仿真領域中基於統計模型的最差情況建模方法，在MonteCarlo模型之外，建立一個查表文件，該查表文件關聯器件特性和模型參數值，由此查表文件並聯繫實際工藝線器件特性的統計信息生成一套最差情況模型，該方法包括下列步驟測試器件特性建立被模擬器件的標準模型；收集工藝線器件特性的統計信息並建立MonteCarlo模型；在仿真器中作MonteCarlo仿真，記錄下每次仿真的器件特性和模型參數值從而得到器件特性和模型參數值的查表文件；應用查表的方法並聯繫實際工藝線器件特性的統計信息，查表得到所需的模型參數卡並應用到最差情況仿真中，其中所述MonteCarlo模型為標準的MonteCarlo模型，應用到集成電路的SPICE仿真之中，所述最差情況模型反應工藝線器件的一系列最差特性情況，用到仿真中測試電路對工藝線變動的容差能力。進一步的，所述MonteCarlo模型、最差情況模型和被模擬器件的標準模型包括所有可應用於SPICE仿真的模型。進一步的，所述最差情況模型為應用於SPICE仿真的模型，其包含工藝線器件特性的波動，波動量的大小和工藝線的真實情況完全一致。進一步的，所述與模型參數關聯的器件特性包括開啟電壓Vth、飽和電流Idsat、漏源電導Gds、跨導Gm、電阻值和電容值以及其他電學特性參數。進一步的，所述與器件特性關聯的模型參數為各SPICE模型中的參數，包括閥值電壓VthO、器件尺寸參數X1、Xw、衝冊氧化層厚度Tox這些與工藝線中相關聯的參數及其他模型參數。進一步的，所述仿真運算使用SPICE仿真軟體。進一步的，所述模型參數卡的數量按實際要求選擇。進一步的，所述才莫型參數卡的數量為大於等於4個。本發明提出一種半導體設計仿真領域中基於統計模型的針對金屬-氧化物-半導體場效應管的最差情況(WorstCaseModel)的建才莫方法，其基本原理是在傳統的MonteCarlo的統計學模型的基礎上預先生成一個才莫型參數與器件特性相關聯的查表文件(Lookuptable),基於該查表文件並聯繫實際工藝線上所生產的器件的特性選擇出所需的最差情況的模型，應用到線路仿真之中用於最差情況的分析。本發明提出的基於統計學原理的最差情況的建模方法，應用該方法所得到的模型卡系列相比傳統的MonteCarlo模型為工藝生產線中真實的最差情況，在電路的仿真中能夠精確的判斷電路工藝線波動的容忍度，並且相對MonteCarlo的仿真方法仿真的過程因為不需要做重複計算所以耗時更短，效率更高。圖1所示為本發明較佳實施例的基於統計模型的最差情況建模方法流程圖。具體實施例方式為了更了解本發明的技術內容，特舉具體實施例並配合所附圖式說明如下。本發明提出一種基於統計模型的最差情況建模方法，應用該方法所得到的模型卡系列相比傳統的MonteCarlo模型為工藝生產線中真實的最差情況，在電路的仿真中能夠精確的判斷電路工藝線波動的容差，並且相對MonteCarlo的仿真方法仿真的過程耗時更短，效率更高。本發明提出的半導體設計仿真領域中基於統計模型的最差情況建模方法，在MonteCarlo模型之外，建立一個查表文件，該查表文件關聯器件特性和模型參數值，由此查表文件並聯繫實際工藝線器件特性的統計信息生成一套最差情況模型，該方法包括下列步驟測試器件特性建立被模擬器件的標準模型；收集工藝線器件特性的統計信息並建立MonteCarlo模型；在仿真器中作MonteCarlo仿真，記錄下每次仿真的器件特性和模型參數值從而得到器件特性和模型參數值的查表文件；應用查表的方法並聯繫實際工藝線器件特性的統計信息，查表得到所需的模型參數卡並應用到最差情況仿真中，其中所述MonteCarlo模型為標準的MonteCarlo模型，應用到集成電路的SPICE仿真之中，所述最差情況模型反應工藝線器件的一系列最差特性情況，用到仿真中測試電路對工藝線變動的容差能力。根據本發明較佳實施例，所述MonteCarlo模型、最差情況模型和被模擬器件的標準模型包括所有可應用於SPICE仿真的才莫型。所述最差情況模型為應用於SPICE仿真的模型，其包含工藝線器件特性的波動，波動量的大小和工藝線的真實情況完全一致。所述與模型參數關聯的器件特性包括開啟電壓Vth、飽和電流Idsat、漏源電導Gds、跨導Gm、電阻值和電容值以及其他電學特性參數。所述與器件特性關聯的模型參數為各SPICE模型中的參數，包括閥值電壓VthO、器件尺寸參數X1、Xw、柵氧化層厚度Tox這些與工藝線中相關聯的參數及其他模型參數。所述仿真運算使用SPICE仿真軟體。所述才莫型參數卡的數量按實際要求選擇。所述模型參數卡的數量為大於等於4個。請參考圖1,圖l所示為本發明較佳實施例的基於統計模型的最差情況建模方法流程圖。本發明提出一種半導體設計仿真領域中基於統計模型最差情況的建模方法，包括下列步驟步驟S10:測量標準電晶體數據；步驟S20:提取標準模型得到標準模型卡；步驟S30:收集工藝線器件特性的統計信息；步驟S40:分析工藝線器件特性並關聯^莫型參數；步驟S50:用SPICE的格式寫工藝線器件特性的統計信息進標準模型，得到MonteCarlo模型；步驟S60:收集晶圓合格測試的數據，如開啟電壓Vth、飽和電流Idsat、漏源電導Gds、跨導Gm，漏電流Ioff及其它數據；步驟S70:作MonteCarlo仿真，得到查表文件；步驟S80:選出一系列模型卡並應用到最差情況仿真中，測試電路對工藝線變動的容差能力。本發明提出一種半導體設計仿真領域中基於統計模型的最差情況建模的方8法，基於傳統MonteCarlo模型，新建立一系列模型卡，該模型卡系列包含工藝線器件的波動信息，可以藉此來檢查電路對工藝波動的容忍能力，該方法包括下列步驟測試器件的特性建立被模擬器件的標準模型；收集工藝線的器件的統計信息建立MonteCarlo的^=莫型；在仿真器中作MonteCarlo仿真，記錄下每次仿真的器件特性和模型參數值從而得到器件特性和才莫型參數值的查表文件；應用查表的方法並聯繫實際工藝線的器件特性的統計信息，查表得到所需的模型參數卡並應用到最差情況仿真中。本發明提出的一種半導體設計仿真領域中基於統計模型的最差情況建模的方法，運用該方法生成的模型能夠精確的應用到判斷電路對工藝波動的容忍度是否在規定範圍之中，並且建模和仿真過程耗時更短，效率更高。綜上所述，本發明提出一種半導體設計仿真領域中基於統計模型的最差情況建模的方法，運用該方法生成的模型能夠精確的應用到判斷電路對工藝波動的容忍度是否在規定範圍之中，並且其不需要在仿真的過程中運用蒙特卡羅運算，而是直接根據給定的模型卡進行仿真運算，仿真的過程耗時更短，效率更差的判斷，為電路設計的可靠性和性能都帶來了極大的提升。雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬
技術領域：
中具有通常知識者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視權利要求書所界定者為準。9權利要求1.一種半導體設計仿真領域中基於統計模型的最差情況建模方法，其特徵在於，在MonteCarlo模型之外，建立一個查表文件，該查表文件關聯器件特性和模型參數值，由此查表文件並聯繫實際工藝線器件特性的統計信息生成一套最差情況模型，該方法包括下列步驟測試器件特性建立被模擬器件的標準模型；收集工藝線器件特性的統計信息並建立MonteCarlo模型；在仿真器中作MonteCarlo仿真，記錄下每次仿真的器件特性和模型參數值從而得到器件特性和模型參數值的查表文件；應用查表的方法並聯繫實際工藝線器件特性的統計信息，查表得到所需的模型參數卡並應用到最差情況仿真中，其中所述MonteCarlo模型為標準的MonteCarlo模型，應用到集成電路的SPICE仿真之中，所述最差情況模型反應工藝線器件的一系列最差特性情況，用到仿真中測試電路對工藝線變動的容差能力。2.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述MonteCarlo模型、最差情況模型和被模擬器件的標準模型包括所有可應用於SPICE仿真的模型。3.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述最差情況模型為應用於SPICE仿真的模型，其包含工藝線器件特性的波動，波動量的大小和工藝線的真實情況完全一致。4.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述與模型參數關聯的器件特性包括開啟電壓vth、飽和電流Idsat、漏源電導Gds、跨導Gm、電阻值和電容值以及其他電學特性參數。5.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述與器件特性關聯的模型參數為各SPICE模型中的參數，包括閥值電壓VthO、器件尺寸參數X1、Xw、柵氧化層厚度Tox這些與工藝線中相關聯的參數及其他模型參數。6.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述仿真運算^f吏用SPICE仿真軟體。7.根據權利要求1所述的基於統計模型的最差情況建模方法，其特徵在於，所述模型參數卡的數量按實際要求選擇。8.根據權利要求7所述的基於統計模型的最差情況建模方法，其特徵在於，所述模型參數卡的數量為大於等於4個。全文摘要本發明提出一種半導體設計仿真領域中基於統計模型的最差情況建模方法，包括下列步驟測試器件的特性建立被模擬器件的標準模型；收集工藝線的器件的統計信息建立MonteCarlo的模型；在仿真器中作MonteCarlo仿真，記錄下每次仿真的器件特性和模型參數值從而得到器件特性和模型參數值的查表文件；應用查表的方法並聯繫實際工藝線的器件特性的統計信息，查表得到所需的模型參數卡並應用到最差情況仿真中。本發明提出的基於統計模型的最差情況建模方法，所得到的模型卡系列相比傳統的MonteCarlo模型為工藝生產線中真實的最差情況，在電路的仿真中能夠精確的判斷電路工藝線波動的容忍度，並且相對MonteCarlo的仿真方法仿真的過程因為不需要做重複計算所以耗時更短，效率更高。文檔編號G06F17/50GK101655882SQ200910055390公開日2010年2月24日申請日期2009年7月24日優先權日2009年7月24日發明者吉遠倩,欣張申請人:上海宏力半導體製造有限公司