複合薄膜電晶體器件及其製造方法、顯示面板和顯示裝置與流程

2023-06-26 05:56:31

本發明涉及顯示技術領域，尤其涉及一種複合薄膜電晶體器件及其製造方法、顯示面板和顯示裝置。

背景技術：

現有技術中的顯示裝置至少可以包括兩種類型,一種是液晶顯示裝置,一種是有機發光顯示裝置。在顯示裝置中，薄膜電晶體器件是起到控制作用的關鍵器件，其可以用來控制像素電極、觸控電極、公共電極等。

對於液晶顯示裝置來說，薄膜電晶體器件除位於顯示區域外，還位於顯示區域外圍的非顯示區域。通常地，位於非顯示區域的薄膜電晶體器件是柵極驅動電路、源極驅動電路、防靜電電路等的重要組成部件。在柵極驅動電路、源極驅動電路或者防靜電電路中，通常包括多個用於控制信號導通與關斷的電路單元，例如反相器。

同樣地，對於有機發光顯示裝置來說，薄膜電晶體器件也分布於顯示區域和非顯示區域。特別地，有機發光顯示裝置因其發光原理和液晶顯示裝置不同，因此，需要通過比較複雜的像素電路控制子像素髮光與否以及子像素的發光程度(即亮度)。具體地，目前的有機發光顯示裝置的像素電路會包括數量大於等於6個的薄膜電晶體器件。

其中，在液晶顯示裝置中，位於非顯示區域的柵極驅動電路、源極驅動電路、防靜電電路包括多個薄膜電晶體器件，所述多個薄膜電晶體器件佔據區域面積較大，在顯示面板尺寸固定的情況下，會使得顯示區域佔據顯示面板的比例減小，難以實現窄邊框。而在有機發光顯示裝置中，像素電路中包括多個薄膜電晶體，由於像素電路中的薄膜電晶體比較多，佔據的面積較大，尤其是底發射型的有機發光顯示裝置，會導致開口率較低。

近年來，透明顯示技術能給觀察者提供一種穿過屏幕以「抓住」屏幕裡面內容的感覺，從而成為顯示技術領域的新一代研究熱點。有機發光顯示裝置因無需設置偏光片而成為透明顯示技術開發者親睞的選擇，但是，有機發光顯示裝置的像素電路包括的薄膜電晶體器件較多，從而導致開口率、透明度低。

因此，如何保證在多個薄膜電晶體器件正常工作的前提下，減小薄膜電晶體器件在整個顯示面板中佔據區域面積，是本領域技術人員亟需解決的問題。

技術實現要素：

本發明實施例提供一種複合薄膜電晶體器件及其製造方法、顯示面板和顯示裝置，減小了薄膜電晶體器件佔據區域面積。

一方面，本發明實施例提供了一種複合薄膜電晶體器件，包括：

襯底基板；

第一柵極金屬層、第二柵極金屬層；

在所述襯底基板的同一側沿遠離所述襯底基板的方向依次設置有第一有源層、第二有源層；

所述第一柵極金屬層設置在所述襯底基板與所述第一有源層之間，且所述第一柵極金屬層與所述第一有源層絕緣；

所述第二柵極金屬層設置在所述第二有源層遠離所述襯底基板的一側；

所述第二柵極金屬層分別與所述第一有源層以及所述第二有源層絕緣。

另一方面，本發明實施例提供一種複合薄膜電晶體器件，包括：

襯底基板；

在所述襯底基板的同一側沿遠離所述襯底基板的方向依次設置有第一有源層、柵極金屬層和第二有源層，所述柵極金屬層分別與所述第一有源層以及所述第二有源層絕緣；

所述第一有源層由多晶矽材料製成，所述第二有源層由銦鎵鋅氧化物材料製成；

或者，所述第一有源層由銦鎵鋅氧化物材料製成，所述第二有源層由多晶矽材料製成。

另一方面，本發明實施例提供一種顯示面板，包括：上述的複合薄膜電晶體器件。

另一方面，本發明實施例提供一種顯示裝置,包括上述的顯示面板。

另一方面，本發明實施例提供一種複合薄膜電晶體器件的製造方法，包括：

提供襯底基板；

在所述襯底基板上形成第一柵極金屬層；

在所述襯底基板上形成第一有源層；

在所述襯底基板上形成第二有源層；

在所述襯底基板上形成第二柵極金屬層；

所述第一柵極金屬層在所述襯底基板與所述第一有源層之間，且所述第一柵極金屬層與所述第一有源層絕緣；

所述第二柵極金屬層在所述第二有源層遠離所述襯底基板的一側；

所述第二柵極金屬層分別與所述第一有源層以及所述第二有源層絕緣。

本發明實施例提供的複合薄膜電晶體器件及其製造方法、顯示面板和顯示裝置，將多個沿平行於襯底基板設置的薄膜電晶體器件製作成層疊結構，具體地，可以在垂直於襯底基板的方向層疊設置第一有源層、第二有源層和柵極金屬層，第一有源層和第二有源層分別形成第一薄膜電晶體器件和第二薄膜電晶體器件，第一薄膜電晶體器件與第二薄膜電晶體器件均可以獨立工作，互相不受影響，將兩個薄膜電晶體器件製作成層疊結構形成複合薄膜電晶體器件，可以減小薄膜電晶體器件在整個顯示面板中佔據區域面積，進而使得液晶顯示器的邊框變窄，使得有機發光顯示裝置的開口率得到提高，解決了現有技術中多個薄膜電晶體器件佔據區域面積較大的問題。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例提供的一種複合薄膜電晶體器件的俯視圖；

圖2為圖1中沿aa'方向的第一種剖面示意圖；

圖3為圖1中沿aa'方向的第二種剖面示意圖；

圖4為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖；

圖5為圖4中沿bb』方向的剖面示意圖；

圖6為圖1中沿aa』方向的第三種剖面示意圖；

圖7為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖；

圖8為圖7中沿cc』方向的剖面示意圖；

圖9為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖；

圖10為圖9中沿dd』方向的剖面示意圖；

圖11為圖1所示的複合薄膜電晶體器件的等效電路圖；

圖12為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖；

圖13為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖；

圖14為圖13中沿ee』方向的剖面示意圖；

圖15為本發明實施例提供的一種顯示裝置的結構示意圖；

圖16為本發明實施例提供的薄膜電晶體器件的製造方法的第一種流程圖；

圖17為本發明實施例提供的薄膜電晶體器件的製造方法的第二種流程圖；

圖18為本發明實施例提供的薄膜電晶體器件的製造方法的第三種流程圖。

具體實施方式

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。

在本發明實施例中使用的術語是僅僅出於描述特定實施例的目的，而非旨在限制本發明。在本發明實施例和所附權利要求書中所使用的單數形式的「一種」、「所述」和「該」也旨在包括多數形式，除非上下文清楚地表示其他含義。

需要注意的是，本發明實施例所描述的「上」、「下」、「左」、「右」等方位詞是以附圖所示的角度來進行描述的，不應理解為對本發明實施例的限定。此外在上下文中，還需要理解的是，當提到一個元件被形成在另一個元件「上」或「下」時，其不僅能夠直接形成在另一個元件「上」或者「下」，也可以通過中間元件間接形成在另一元件「上」或者「下」。

圖1為本發明實施例提供的一種複合薄膜電晶體器件的俯視圖，圖2為圖1中沿aa'方向的第一種剖面示意圖，圖3為圖1中沿aa'方向的第二種剖面示意圖，如圖1-圖3所示，本發明實施例提供的複合薄膜電晶體器件，具體可以包括：襯底基板11、第一柵極金屬層12、第一有源層13、第二柵極金屬層14、第二有源層15，第一絕緣層16，第二絕緣層17。

在本發明實施例中，在襯底基板11的同一側沿遠離襯底基板11的方向依次設置有第一有源層13、第二有源層15，為了實現將多個薄膜電晶體器件製作成層疊結構，在第一有源層13與襯底基板11之間設置第一柵極金屬層12，第二柵極金屬層14設置在第二有源層15遠離襯底基板11的一側。使得第一柵極金屬層12與第一有源層13形成至少一個第一薄膜電晶體，第二柵極金屬層14與第二有源層15形成至少一個第二薄膜電晶體。

為了避免第一薄膜電晶體和第二薄膜電晶體在工作過程中產生互擾，第一柵極金屬層12分別與第一有源層13和第二有源層15絕緣，第二柵極金屬層14分別與第一有源層13和第二有源層15絕緣。如圖1和圖2所示，第一柵極金屬層12通過第一絕緣層16與第一有源層13絕緣，第二柵極金屬層14通過第二絕緣層17與第二有源層15絕緣。可以理解的是，第一柵極金屬層12與第二有源層15之間也可以通過第一絕緣層16絕緣，第二柵極金屬層14與第一有源層13之間也可以通過第二絕緣層17絕緣。在一個具體的實現過程中，第一柵極金屬層12中包括第一柵極121、第二柵極金屬層14中包括第二柵極141，並且，在垂直於襯底基板11的方向上，第一柵極121、第二柵極141在襯底基板11上的投影重合。第一柵極121與第一有源層13形成第一薄膜電晶體，第二柵極141與第二有源層15形成第二薄膜電晶體，可以理解的是，第一柵極121、第二柵極141在襯底基板11上的投影重合，表示為第一薄膜電晶體與第二薄膜電晶體形成層疊結構，相對比於現有技術中薄膜電晶體器件的平鋪方式，本發明實施例中提供的複合薄膜電晶體器件明顯的縮小了薄膜電晶體器件在整個顯示面板中佔據區域面積。

如圖2所示，在一個具體的實現過程中，第一有源層13與第二有源層15電連接。第一柵極121與第一有源層13形成第一薄膜電晶體，通過向第一柵極121輸送信號，使得第一薄膜電晶體導通或者截止，第二柵極141與第二有源層15形成第二薄膜電晶體，通過向第二柵極141輸送信號，使得第二薄膜電晶體導通或者截止。在本發明實施例中，當第一薄膜電晶體與第二薄膜電晶體為同型號時，例如，第一薄膜電晶體與第二薄膜電晶體均為n型薄膜電晶體，控制第一薄膜電晶體與第二薄膜電晶體導通的信號相同，第一有源層13與第二有源層15之間電連接不會發生幹擾。或者，當第一薄膜電晶體與第二薄膜電晶體為不同型號時，第一有源層13與第二有源層15之間電連接時產生的幹擾較小，也可以將第一有源層13與第二有源層15之間電連接。

如圖1和圖3所示，第一柵極金屬層12通過第一絕緣層16與第一有源層13絕緣，第二柵極金屬層14通過第二絕緣層17與第二有源層15絕緣。第一柵極121與第一有源層13形成第一薄膜電晶體，第二柵極141與第二有源層15形成第二薄膜電晶體，如圖3所示的薄膜電晶體器件中體現的技術原理參照前述說明，此處不在進行贅述。如圖3所示，在一個具體的實現過程中，第一有源層13與第二有源層15絕緣，在圖3中使用第四絕緣層20來表示第一有源層13與第二有源層15之間的絕緣層。當第一薄膜電晶體與第二薄膜電晶體為不同類型時，例如，第一薄膜電晶體為p型薄膜電晶體，第二薄膜電晶體均為n型薄膜電晶體，控制第一薄膜電晶體與第二薄膜電晶體導通的信號不相同，第一有源層13與第二有源層15之間電連接容易發生幹擾，因此需要將第一有源層13與第二有源層15絕緣。

圖2和圖3所示的複合型薄膜電晶體器件為雙層薄膜電晶體結構，在本發明實施例中，複合型薄膜電晶體器件還可以是三層薄膜電晶體結構，具體地，請參考圖4和圖5。圖4為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖，圖5為圖4中沿bb』方向的剖面示意圖，如圖4和圖5所示，在圖3的基礎上，還包括第三絕緣層18和第三有源層19，第三有源層19設置在第二柵極金屬層14遠離襯底基板11的一側，且第三有源層19與第二柵極金屬層14絕緣，即通過第三絕緣層18絕緣。如圖4所示，第二柵極金屬層14設置在第二有源層15與第三有源層19之間，使第二柵極金屬層14與第二有源層15形成至少一個第二薄膜電晶體，第二柵極金屬層14與第三有源層19形成至少一個第三薄膜薄膜電晶體，即，第二薄膜電晶體與第三薄膜電晶體共用第二柵極金屬層14。如圖4中所示的結構，其在圖2和圖3所示的結構基礎上，進一步的縮小了薄膜電晶體器件在整個顯示面板中佔據區域面積。

需要說明的是，在圖5所示的三層薄膜電晶體結構中，由於第二柵極金屬層14被第二薄膜電晶體和第三薄膜電晶體共用，因此，只要第二有源層15與第三有源層19的導通電壓不同，則可以控制給第二柵極金屬層14的電壓大小實現控制第二薄膜電晶體和第三薄膜電晶體中只打開一個還是全部打開。

可選地，第二有源層15與第三有源層19的材料不同。當第二有源層15與第三有源層19的材料不同時，第二有源層15與第三有源層19的導通電壓也不同。

圖6為圖1中沿aa』方向的第三種剖面示意圖，如圖6所示，本發明實施例提供的複合薄膜電晶體器件還包括遮光層25以及緩衝層26。在襯底基板11與第一柵極金屬層12之間，沿遠離襯底基板11的方向依次設置有遮光層25與緩衝層26。其中，遮光層25可以避免有源層材料受到光照導致性能下降。通常地，遮光層25採用金屬材料，緩衝層26為絕緣材料，從而使得遮光層25和薄膜電晶體器件之間呈電絕緣狀態。此外，緩衝層26可以分散薄膜電晶體所在的顯示面板受到的壓力，減小薄膜電晶體所在的顯示面板因受力不均勻而發生形變或者膜層發生破損等。

在一個具體的實現過程中，本發明實施例中提供的複合型薄膜電晶體器件，製作第一有源層13的材料可以選擇多晶矽材料或者銦鎵鋅氧化物材料，製作第二有源層15的材料可以選擇多晶矽材料或者銦鎵鋅氧化物材料，製作第三有源層19的材料可以選擇多晶矽材料或者銦鎵鋅氧化物材料。其中，使用多晶矽材料製作的有源層，利用多晶矽材料電子移動速度快，電子遷移率較高的特點，進而使得薄膜電晶體器件需要較大的開啟電流，而使用銦鎵鋅氧化物材料製作的有源層，利用銦鎵鋅氧化物材料電子移動速度比多晶矽材料較慢，電子遷移率較低的特點，進而使得薄膜電晶體器件具有較小的漏電流。

在一具體的實施例中，當複合薄膜電晶體器件只包括兩個薄膜電晶體時，有源層只包括第一有源層13和第二有源層15時，第一有源層13的材料和第二有源層15的材料不同，例如，第一有源層13為銦鎵鋅氧化物材料，第二有源層15為多晶矽材料。由於第一有源層13和第二有源層15的導通電壓不同，從而避免兩個薄膜電晶體之間相互幹擾。同樣地，當複合薄膜電晶體器件包括三個薄膜電晶體時，相鄰的兩個有源層的材料可選為互不相同，從而避免各個薄膜電晶體之間相互幹擾。

需要說明的是，當薄膜電晶體開啟時，柵極施加柵極電壓，柵極電壓在柵絕緣層中產生電場，電力線由柵極指向有源層表面，並在有源層的表面處產生感應電荷。隨著柵極電壓增加，有源層表面將由耗盡層轉變為電子積累層，形成反型層，當達到閾值電壓時，源電極和漏電極之間加上電壓就會有載流子通過導電溝道。當薄膜電晶體關斷時，由於自由電子的存在，使得源電極和漏電極之間存在漏電流，漏電流會導致薄膜電晶體的性能降低。因此，由於銦鎵鋅氧化物材料電子移動速度比多晶矽材料較慢，電子遷移率較低的，在處於光照或者高溫環境下較為穩定，即使在當薄膜電晶體處於光照或高溫等特殊環境下，仍能對漏電流保持高效的抑制作用，可以具有降低漏流的效果。

在一個具體的實現過程中，本發明實施例中提供的複合型薄膜電晶體器件，製作第一有源層13的材料可以選擇多晶矽材料，製作第二有源層13的材料可以選擇銦鎵鋅氧化物材料，使得複合型薄膜電晶體器件即可以有較大的開啟電流，又可以具有降低漏流的效果。

在本發明實施例中的複合型薄膜電晶體器件中，可以包括至少兩個薄膜電晶體，每個薄膜電晶體的型號可以相同，或者，也可以不同，或者，還可以部分相同，其餘部分不同。

例如，當複合型薄膜電晶體器件包括第一薄膜電晶體和第二薄膜電晶體時，第一薄膜電晶體和第二薄膜電晶體均可以是n型薄膜電晶體，或者均可以是p型薄膜電晶體，或者第一薄膜電晶體為n型薄膜電晶體，第二薄膜電晶體為p型薄膜電晶體。

又例如，當複合型薄膜電晶體器件包括第一薄膜電晶體、第二薄膜電晶體和第三薄膜電晶體時，第一薄膜電晶體和第二薄膜電晶體均可以是n型薄膜電晶體，第三薄膜電晶體為p型薄膜電晶體。

如圖2、圖3、圖5、圖6所示，複合薄膜電晶體器件還包括：第一源極21、第一漏極22、第二源極23以及第二漏極24；第一柵極金屬層12包括第一柵極121，第二柵極金屬層14包括第二柵極141；第一有源層13包括第一溝道區域131、第一源極區域132、第一漏極區域133，第一源極21與第一源極區域131連接，第一漏極22與第一漏極區域133連接，並且在垂直於襯底基板11的方向上，第一柵極121在第一有源層13的投影與第一溝道區域重合，形成第一薄膜電晶體。當第一有源層13為多晶矽材料時，在製作第一有源層13的具體的過程中，首先通過溝道摻雜工藝，在第一有源層13上形成溝道區域131，然後在位於溝道區域131相對兩側使用金屬離子沉積形成第一源極區域132、第一漏極區域133，舉例說明，當第一薄膜電晶體為n型薄膜電晶體時，且第一有源層13選擇多晶矽材料，可以使用磷離子進行摻雜，當第一薄膜電晶體為p型薄膜電晶體時，可以使用硼離子進行摻雜，其目的在於使得第一源極區域132、第一漏極區域133可以導電。

如圖2、圖3、圖5、圖6所示，第二有源層15包括第二溝道區域151、第二源極區域152、第二漏極區域153，第二源極23與第二源極區域152連接，第二漏極24與第二漏極區域153連接，並且在垂直於襯底基板11的方向上，第二柵極141在第二有源層14的正投影與第二溝道區域151重合，形成第二薄膜電晶體。其製作過程參照前述內容，此處不在進行贅述。需要說明的是，所述「重合」並非「完全重合」，是指兩者中有一者被另一者完全覆蓋或者兩者相互完全覆蓋。圖2、圖3、圖5、圖6所示結構僅僅示意出了本發明的部分實施例，在本發明的其他實施例中，第二有源層14在第二柵極141的正投影可以位於第二柵極141內。

在一個具體的過程中，本發明實施例可以將製作有源層時使用的銦鎵鋅氧化物材料置於氦氣的氣氛中進行處理，可以使其方阻降低到13kω/□左右；將銦鎵鋅氧化物置於sf6和he的氣氛中進行處理，可以使其方阻降低到900ω/□左右；將銦鎵鋅氧化物置於he的氣氛中進行處理，可以使其方阻降低到800ω/□左右。另外，考慮到銦鎵鋅氧化物與多晶矽會形成異質結，必要時，可以將銦鎵鋅氧化物置於sf6和he的氣氛進行處理，以進一步降低其方阻，優化器件性能，提高驅動電流。所謂方阻就是方塊電阻，指一個正方形的薄膜導電材料邊到邊之間的電阻。方塊電阻有一個特性，即任意大小的正方形邊到邊的電阻都是一樣的，不管邊長是1米還是0.1米，它們的方阻都是一樣，這樣方阻僅與導電膜的厚度等因素有關。例如，如圖2、圖3、圖5、圖6所示，第一有源層13包括第一源極區域132和第一漏極區域133，第二有源層15包括第二源極區域152和第二漏極區域153。若第一有源層13由多晶矽材料製成，第二有源層15由銦鎵鋅氧化物材料製成，則第二源極區域152和第二漏極區域153的銦鎵鋅氧化物材料為經過氦氣處理的銦鎵鋅氧化物材料；或者，若第一有源層13由銦鎵鋅氧化物材料製成，第二有源層15由多晶矽材料製成，則第一源極區域132和第一漏極區域133的銦鎵鋅氧化物材料為經過氦氣處理的銦鎵鋅氧化物材料。

如圖7和圖8所示，圖7為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖，圖8為圖7中沿cc』方向的剖面示意圖，第一有源層13由銦鎵鋅氧化物材料製成，第二有源層15由多晶矽材料製成；複合薄膜電晶體器件還包括位於第一有源層13遠離襯底基板11一側的第一源極21和第一漏極22，第一源極21和第一漏極22連接於第一有源層13；在垂直於襯底基板11的方向上，第一源極21和第一漏極22在襯底基板11上的投影位於第一柵極金屬層13在襯底基板11上的投影內。在垂直於襯底基板11的方向上，第一柵極金屬層12覆蓋於第一有源層13與第一源極21以及第一漏極22連接的位置，即延長了第一柵極121的寬度，在第一柵極金屬層12上施加柵極電壓時，在垂直於襯底基板11的方向，第一有源層13所有被第一柵極金屬層12覆蓋的部分均能夠形成溝道，即第一源極21和第二源極22在第一有源層13上直接形成溝道，以實現薄膜電晶體的功能，基於此，無需在第一有源層13上進行氦氣處理以在第一有源層13與第一源極21以及第二源極22連接的部分形成低電阻區域，節省了工藝流程，進而節約了成本。需要說明的是，在圖8中僅示意了第一有源層13和第二有源層15之間絕緣設置的結構，在另外的實現方式中，第一有源層13和第二有源層15也可以直接接觸，只要第一源極21和第一漏極22在襯底基板11上的投影位於第一柵極金屬層13在襯底基板11上的投影內即可。

如圖9和圖10所示，圖9為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖，圖10為圖9中沿dd』方向的剖面示意圖，第一有源層13由銦鎵鋅氧化物材料製成，第二有源層14由多晶矽材料製成，在垂直於襯底基板11的方向上，第一有源層13在襯底基板11上的投影在第一柵極金屬層12在襯底基板11上的投影內。在垂直於襯底基板11的方向上，第一柵極金屬層12覆蓋整個第一有源層13，而第一有源層13連接於第一源極21和第二源極22，因此，第一柵極金屬層12也覆蓋於第一有源層13與第一源極21以及第二源極22連接的位置，即延長了第一柵極121的寬度，在第一柵極金屬層12上施加柵極電壓時，在垂直於襯底基板11的方向，第一有源層13所有被第一柵極金屬層12覆蓋的部分均能夠形成溝道，即第一源極21和第二源極22在第一有源層13上直接形成溝道，以實現薄膜電晶體的功能，基於此，無需在第一有源層13上進行氦氣處理以在第一有源層13與第一源極21以及第二源極22連接的部分形成低電阻區域，節省了工藝流程，進而節約了成本。需要說明的是，在圖8中僅示意了第一有源層13和第二有源層15之間絕緣設置的結構，在另外的實現方式中，第一有源層13和第二有源層15也可以直接接觸，只要第一有源層13在襯底基板11上的投影在第一柵極金屬層12在襯底基板11上的投影內即可。

在本發明實施例中，複合薄膜電晶體器件在顯示面板中可以作為開關使用，本發明實施例中提供的複合薄膜電晶體器件可以通過與其他器件的連接形成cmos(complementarymetal-oxide-semiconductor，互補型金屬氧化物半導體)電路或者反相器。具體地，圖11為圖1所示的複合薄膜電晶體器件的等效電路圖，如圖1和圖11所示，第一薄膜電晶體m1包括第一柵極121、第一有源層13、第一源極21和第一漏極22，第二薄膜電晶體m2包括第二柵極141、第二有源層15、第二源極23和第二漏極24，在圖8中，第一薄膜電晶體m1中的第一柵極121與第二薄膜電晶體m2中的第二柵極141連接，第一源極21連接高電平端，第二源極23連接低電平端，第一漏極22和第二漏極24通過數據線(圖中未示出)連接。可以理解的是，當第一薄膜電晶體m1與第一薄膜電晶體m2共用同一個柵極時，即第一有源層13與第二有源層15之前設置有一個柵極，則第一薄膜電晶體m1中的柵極與第二薄膜電晶體m2中的柵極也可以為相同的柵極。第一薄膜電晶體m1為p型薄膜電晶體，第二薄膜電晶體為n型薄膜電晶體，第一柵極121與第二柵極141的連接處作為信號輸入端，第一漏極22與第二漏極24的連接處作為信號輸出端。當信號輸入端輸入低電平時，p型薄膜電晶體導通，n型薄膜電晶體截止，信號輸出端輸出高電平。當信號輸入端輸入高電平時，p型薄膜電晶體截止，n型薄膜電晶體導通，信號輸出端輸出低電平。

圖12為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖，如圖12所示，本發明實施例中的第一有源層13與第二有源層15可以製作成u型，第一有源層13的u型開口處的兩端分別為第一源極21和第一漏極22，第二有源層15的u型開口處的兩端分別為第二源極23和第二漏極24，在垂直於襯底基板的方向上，第一柵極金屬層12與第一有源層13具有兩個重疊部分，即實現具有雙柵結構的第一薄膜電晶體，類似的，第二柵極金屬層14與第二有源層15具有兩個重疊部分，實現具有雙柵結構的第二薄膜電晶體。其中，圖9所示複合薄膜電晶體器件結構與圖1所示結構類似，不同之處在於溝道的形狀，因此，相同之處不再贅述。需要說明的是，圖1、圖4、圖12隻是示意出常用的溝道結構形狀，即i型溝道、u型溝道，但是本發明實施例並非局限於此。本發明實施例中的溝道結構還可以是其他形狀，例如，s形、折線形、曲線形、梳齒狀等。

圖13為本發明實施例提供的另一種複合薄膜電晶體器件的俯視圖，圖14為圖13中沿ee』方向的剖面示意圖，如圖13和圖14所示，本發明實施例還提供一種複合薄膜電晶體器件，包括：襯底基板11；在襯底基板11的同一側沿遠離襯底基板11的方向依次設置有第一有源層13、柵極金屬層3和第二有源層15，柵極金屬層3分別與第一有源層13以及第二有源層15絕緣；第一有源層13由多晶矽材料製成，第二有源層15由銦鎵鋅氧化物材料製成；或者，第一有源層13由銦鎵鋅氧化物材料製成，第二有源層15由多晶矽材料製成。該複合薄膜電晶體器件還包括：第一源極21、第一漏極22、第二源極23和第二漏極24，第一源極21和第一漏極22分別在柵極金屬層3的相對兩側與第一有源層13連接，第二源極23和第二漏極24分別在柵極金屬層3的相對兩側與第二有源層15連接。第一源極21、第一漏極22、第一有源層13和柵極金屬層3共同構成該複合薄膜電晶體中的第一薄膜電晶體，第二源極23、第二漏極24、第二有源層15和柵極金屬層3共同構成該符合薄膜電晶體中的第二薄膜電晶體。

需要說明的是，與圖1和圖2中的複合薄膜電晶體器件不同，圖13和圖14中示意的複合薄膜電晶體，共用同一個柵極，由於第一有源層13和第二有源層15的材料不同，因此第一有源層13和第二有源層15的導通電壓也不同，雖然第一薄膜電晶體和第二薄膜電晶體共用一個柵極，但是仍然可以實現根據柵極電壓的不同對兩個薄膜電晶體分別進行控制。

本發明實施例中的複合薄膜電晶體器件，在垂直於襯底基板的方向層疊設置第一有源層、第二有源層和柵極金屬層，第一有源層和第二有源層分別與柵極金屬層形成第一薄膜電晶體器件和第二薄膜電晶體器件，第一薄膜電晶體器件與第二薄膜電晶體器件均可以獨立工作，互相不受影響，將兩個薄膜電晶體器件製作成層疊結構形成複合薄膜電晶體器件，可以減小薄膜電晶體器件在整個顯示面板中佔據區域面積，進而使得液晶顯示器的邊框變窄，使得有機發光顯示裝置的開口率得到提高，解決了現有技術中多個薄膜電晶體器件佔據區域面積較大的問題。

另一方面，本發明實施例中還提供一種顯示面板，包括前述的複合薄膜電晶體器件。

圖15為本發明實施例提供的一種顯示裝置的結構示意圖，如圖10所示，本發明實施例還提供一種顯示裝置，包括前述的顯示面板100。

本發明實施例提供的複合薄膜電晶體器件、顯示面板以及顯示裝置，在垂直於襯底基板的方向層疊設置第一有源層、第二有源層和柵極金屬層，第一有源層和第二有源層分別形成第一薄膜電晶體器件和第二薄膜電晶體器件，第一薄膜電晶體器件與第二薄膜電晶體器件均可以獨立工作，互相不受影響，將兩個薄膜電晶體器件製作成層疊結構形成複合薄膜電晶體器件，可以減小薄膜電晶體器件在整個顯示面板中佔據區域面積，進而使得液晶顯示器的邊框變窄，使得有機發光顯示裝置的開口率得到提高，解決了現有技術中多個薄膜電晶體器件佔據區域面積較大的問題。

本發明實施例中的薄膜電晶體器件製作過程由下面幾個實施例進行說明，具體地，圖16為本發明實施例提供的薄膜電晶體器件的製造方法的第一種流程圖，如圖16所示，本發明實施例還給出一種薄膜電晶體器件的製造方法，該方法包括以下步驟：

101、提供襯底基板。

102、在襯底基板上形成第一柵極金屬層。

首先，在襯底基板上沉積金屬層，並在沉積的金屬層上塗覆光刻膠，然後，使用掩膜版對塗覆的光刻膠進行曝光，接著，通過噴灑顯影液使光刻膠形成圖案，其中，掩膜版圖案中需要包括第一柵極金屬層的圖案，形成圖案後，按照光刻膠所形成的圖案對柵極金屬層進行刻蝕，最後剝離光刻膠，形成第一柵極金屬層。

103、在襯底基板上形成第一有源層。

首先，在形成有第一柵極金屬層的襯底基板上沉積有源層，並在沉積的有源層上塗覆光刻膠，然後，使用掩膜版對塗覆的光刻膠進行曝光，接著，通過噴灑顯影液使光刻膠形成圖案，其中，掩膜版圖案中需要包括第一有源層的圖案，形成圖案後，按照光刻膠所形成的圖案對有源層進行刻蝕，最後剝離光刻膠，形成第一有源層。

104、在襯底基板上形成第二有源層。

首先，在形成有第一有源層的襯底基板上沉積有源層，並在沉積的有源層上塗覆光刻膠，然後，使用掩膜版對塗覆的光刻膠進行曝光，接著，通過噴灑顯影液使光刻膠形成圖案，其中，掩膜版圖案中需要包括第二有源層的圖案，形成圖案後，按照光刻膠所形成的圖案對有源層進行刻蝕，最後剝離光刻膠，形成第二有源層。

105、在襯底基板上形成第二柵極金屬層。

首先，在形成有第二有源層的襯底基板上沉積金屬層，並在沉積的金屬層上塗覆光刻膠，然後，使用掩膜版對塗覆的光刻膠進行曝光，接著，通過噴灑顯影液使光刻膠形成圖案，其中，掩膜版圖案中需要包括第二柵極金屬層的圖案，形成圖案後，按照光刻膠所形成的圖案對金屬層進行刻蝕，最後剝離光刻膠，形成第二柵極金屬層。

在本發明實施例中，第一柵極金屬層、第一有源層、第二有源層以及第二柵極金屬層沿遠離襯底基板的方向依次設置，並且第一柵極金屬層與第一有源層絕緣、第一柵極金屬層與第二有源層絕緣，以及第二柵極金屬層與第二有源層絕緣、第二柵極金屬層與第二有源層絕緣。

在本發明實施例中，第一有源層、第二有源層之間既可以電連接，也可以絕緣設置。第一柵極金屬層與第一有源層之間形成第一薄膜電晶體，第二柵極金屬層與第二有源層之間形成第二薄膜電晶體。

在本發明實施例中，製作第一有源層的材料可以選擇多晶矽材料或者銦鎵鋅氧化物材料，製作第二有源層的材料可以選擇多晶矽材料或者銦鎵鋅氧化物材料。如果第一有源層為銦鎵鋅氧化物材料時，可以通過延長第一柵極的方式使得薄膜電晶體能夠正常工作，如圖7至圖10所示，此時，只需要對第一柵極金屬層圖案化獲得需要的形狀、大小即可。

然而，當第二有源層的材料為銦鎵鋅氧化物材料，或者當第一有源層的材料為銦鎵鋅氧化物材料且不希望延長柵極時，可以通過對第一有源層或者第二有源層的源極區域、漏極區域進行氣體處理，從而保證薄膜電晶體正常工作。

具體地，本實施例以第一有源層為銦鎵鋅氧化物材料為例進行說明。請參考圖17，圖17為本發明實施例提供的薄膜電晶體器件的製造方法的第二種流程圖，如圖17所示，在步驟104之前，還包括：

106、使用氦氣，或者六氟化硫氣體，或者氦氣和六氟化硫氣體的混合氣體對所述第一有源層進行處理。

採用這樣處理方式的目的在於，降低銦鎵鋅氧化物材料的電阻，並且第一有源層能夠形成柵極區域以及源極區域，使得當第一柵極金屬層施加柵極電壓，柵極電壓在柵絕緣層中產生電場，電力線由柵極指向第一有源層表面，並在第一有源層的表面處產生感應電荷，在本發明實施例中還包括第一源極與第一漏極，第一源極與源極區域連接，第一漏極與漏極區域連接，繼而使得第一源極與第一漏極可以通過第一有源層導通。

當第二有源層選擇由銦鎵鋅氧化物材料製成，需要對銦鎵鋅氧化物材料進行處理，具體地，圖18為本發明實施例提供的薄膜電晶體器件的製造方法的第三種流程圖，如圖18所示，在步驟105之前，還包括：

107、使用氦氣，或者六氟化硫氣體，或者氦氣和六氟化硫氣體的混合氣體對所述第二有源層進行處理。

參照步驟106中的描述，此處不在進行贅述。

需要說明的是，當第一有源層或者第二有源層為多晶矽材料時，第一有源層或者第二有源層按照現有技術中的製作工藝進行製作，例如，通過對第一有源層的不同區域進行不同程度的摻雜從而形成溝道區域、源極區域以及漏極區域。

最後應說明的是：以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。