一種接觸電阻的測試結構的製作方法
2023-06-26 13:20:46
一種接觸電阻的測試結構的製作方法
【專利摘要】本實用新型提供一種接觸電阻的測試結構，所述測試結構至少包括：製作在襯底中的主測試結構和參考結構；所述主測試結構至少包括：形成於所述襯底中的有源區；製作在所述有源區中的第一矽化物、第二矽化物以及第三矽化物；上述每一個矽化物表面製作接觸插塞和電極；所述參考結構至少包括：形成於所述襯底中的第四矽化物；分別製作所述第四矽化物兩側的第四接觸插塞和第五接觸插塞；分別製作在第四接觸插塞和第五接觸插塞表面的第四電極和第五電極。利用該測試結構可以獲得矽化物和矽之間的接觸電阻，並且該測試結構的製備工藝與CMOS工藝兼容，適合工業化生產。
【專利說明】—種接觸電阻的測試結構
【技術領域】
[0001]本實用新型涉及一種半導體測試【技術領域】，涉及一種接觸電阻的測試結構，特別是涉及一種矽與矽化物之間接觸電阻的測試結構。
【背景技術】
[0002]在半導體的生產工藝中，由於例如包括M0SFETS並且藉助MOS或CMOS工藝製造的器件集成度的不斷提高，半導體器件的小型化也正在面臨著挑戰。其中，隨著CMOS器件尺寸的不斷縮小，寄生外電阻(Rrart)成為限制電晶體性能的主要因素。寄生外電阻主要包括金屬和半導體(源區/漏區)之間的接觸電阻(Re)。
[0003]現有技術中，採用採用連結(Chain)方式或開爾文測試結構測得接觸電阻，其中連結方式的測試結構如圖1所示，在娃化物(silicide) 30A兩端各連一個接觸插塞(Contacplug)40A，並用金屬線50A和下個單元連接，用連結方式串聯起來，通過在兩端測試埠之間加電壓測電流方式，可以得出整個結構的電阻，再除以接觸插塞的個數，就可以得出單個孔加上接觸孔間矽化物電阻的一半，從而獲得單個孔(金屬和矽化物之間的接觸電阻)的電阻，圖1隻示意了一個單元。但是這種測試結構僅僅能測得金屬接觸插塞與矽化物之間的接觸電阻，不能測得矽化物與矽之間的接觸電阻,而矽化物與矽之間的接觸電阻是CMOS器件一個非常重要的參數。
[0004]因此提供一種能測得矽化物與矽之間的接觸電阻的測試結構實屬必要。
實用新型內容
[0005]鑑於以上所述現有技術的缺點，本實用新型的目的在於提供一種接觸電阻的測試結構，用於解決現有技術中測試結構不能測試矽與矽化物之間接觸電阻的問題。
[0006]為實現上述目的及其他相關目的，本實用新型提供一種接觸電阻的測試結構，所述測試結構至少包括:製作在襯底中的主測試結構和參考結構；
[0007]所述主測試結構至少包括:形成於所述襯底中的有源區；製作在所述有源區中的第一矽化物、第二矽化物以及第三矽化物；所述第一矽化物表面自下而上依次製作有第一接觸插塞和第一電極；所述第二矽化物表面自下而上依次製作有第二接觸插塞和第二電極；所述第三矽化物表面自下而上依次製作有第三接觸插塞和第三電極；
[0008]所述參考結構至少包括:形成於所述襯底中的第四矽化物；分別製作所述第四矽化物兩側的第四接觸插塞和第五接觸插塞；分別製作在第四接觸插塞和第五接觸插塞表面的第四電極和第五電極。
[0009]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一接觸插塞、第二接觸插塞間的距離SD1，所述第二接觸插塞、第三接觸插塞間的距離為D2，第四接觸插塞、第五接觸插塞間的距離為D3, D2 = 2D1； D1 = D3。
[0010]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一接觸插塞、第二接觸插塞、第三接觸插塞、第四接觸插塞以及第五接觸插塞之間通過第一鈍化層隔離開。
[0011]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一鈍化層的材料為氧化矽或者氮化矽。
[0012]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一電極、第二電極、第三電極、第四電極以及第五電極之間通過第二鈍化層隔離開。
[0013]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第二鈍化層的材料為低K或者超低K介質材料。
[0014]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一矽化物、第二矽化物、第三矽化物、第四矽化物為金屬矽化物。
[0015]作為本實用新型接觸電阻的測試結構的一種優化的結構，所述第一矽化物、第二矽化物、第三矽化物、第四矽化物為鎳矽化物或者鈦矽化物。
[0016]作為本實用新型接觸電阻的測試結構的一種優化的結構，所有接觸插塞與矽化物的接觸處均設置有粘附層。
[0017]如上所述，本實用新型的接觸電阻的測試結構，所述測試結構至少包括:製作在襯底中的主測試結構和參考結構；所述主測試結構至少包括:形成於所述襯底中的有源區；製作在所述有源區中的第一矽化物、第二矽化物以及第三矽化物；所述第一矽化物表面自下而上依次製作有第一接觸插塞和第一電極；所述第二矽化物表面自下而上依次製作有第二接觸插塞和第二電極；所述第三矽化物表面自下而上依次製作有第三接觸插塞和第三電極；所述參考結構至少包括:形成於所述襯底中的第四矽化物；分別製作所述第四矽化物兩側的第四接觸插塞和第五接觸插塞；分別製作在第四接觸插塞和第五接觸插塞表面的第四電極和第五電極。利用該測試結構可以獲得矽化物和矽之間的接觸電阻，並且該測試結構的製備工藝與CMOS工藝兼容，適合工業化生產。
【專利附圖】
【附圖說明】
[0018]圖1為現有技術接觸電阻的測試結構示意圖。
[0019]圖2為本實用新型的接觸電阻的測試結構示意圖。
[0020]元件標號說明
[0021]I 主測試結構
[0022]2 參考結構
[0023]10 襯底
[0024]20 有源區
[0025]301第一矽化物
[0026]302第二矽化物
[0027]303第三矽化物
[0028]304第四矽化物
[0029]401第一接觸插塞
[0030]402第二接觸插塞
[0031]403第三接觸插塞
[0032]404第四接觸插塞
[0033]405第五接觸插塞
[0034]501第一電極
[0035]502第二電極
[0036]503第三電極
[0037]504第四電極
[0038]505第五電極
[0039]601第一鈍化層
[0040]602第二鈍化層
【具體實施方式】
[0041]以下由特定的具體實施例說明本實用新型的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本實用新型的其他優點及功效。
[0042]請參閱附圖2。須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技術的人士了解與閱讀，並非用以限定本實用新型可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本實用新型所能產生的功效及所能達成的目的下，均應仍落在本實用新型所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「下」、「左」、「右」、「中間」及「一」等的用語，亦僅為便於敘述的明了，而非用以限定本實用新型可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當亦視為本實用新型可實施的範疇。
[0043]如2圖所示，本實用新型提供一種接觸電阻的測試結構，該測試結構用於獲得矽和矽化物之間的接觸電阻，包括:一主測試結構I和一參考結構2，所述主測試結構I和參考結構2均製作在襯底10中。
[0044]其中，所述主測試結構I至少包括:有源區20、第一矽化物301、第二矽化物302、第三矽化物303、第一接觸插塞401、第二接觸插塞402、第三接觸插塞403、第一電極501、第二電極502和第三電極503。
[0045]所述有源區20形成於所述襯底10中；第一矽化物301、第二矽化物302以及第三矽化物303分別製作在所述有源區20中；所述第一矽化物301表面自下而上依次製作有第一接觸插塞401和第一電極501 ;所述第二矽化物302表面自下而上依次製作有第二接觸插塞402和第二電極502 ;所述第三矽化物303表面自下而上依次製作有第三接觸插塞403和第三電極503。
[0046]所述參考結構2至少包括:第四矽化物304、第四接觸插塞404、第五接觸插塞405、第四電極504、第五電極505。
[0047]所述第四矽化物304形成於所述襯底10中；所述第四接觸插塞404和第五接觸插塞405分別製作所述第四矽化物304兩側；第四電極504和第五電極505分別製作在第四接觸插塞404和第五接觸插塞405表面。
[0048]優選地，所有接觸插塞與矽化物的接觸處均設置有粘附層(未予以圖示)，以降低金屬插塞與矽化物之間的接觸電阻，更好的滿足器件的要求。
[0049]作為示例，所述第一矽化物301、第二矽化物302間的距離為D1，所述第二矽化物302、第三矽化物303間的距離為D2，第四接觸插塞404、第五接觸插塞405間的第四矽化物304 的長度為 D3J D2 = 2Dj, D1 = D3。
[0050]所述第一矽化物301、第二矽化物302、第三矽化物303、第四矽化物304可以為金屬矽化物，例如，可以是鎳矽化物或鈦矽化物等等。所述第一接觸插塞401、第二接觸插塞402、第三接觸插塞403、第四接觸插塞404、第五接觸插塞405可以均為鎢材料，但並不限於此，也可以是其他合適的金屬材料。
[0051]更進一步地，所述第一接觸插塞401、第二接觸插塞402、第三接觸插塞403、第四接觸插塞404以及第五接觸插塞405之間通過第一鈍化層601隔離開。其中，所述第一鈍化層601的材料為氧化矽或者氮化矽，但並不限於此。
[0052]再進一步地，所述第一電極501、第二電極502、第三電極503、第四電極504以及第五電極505之間通過第二鈍化層602隔離開。其中，低K或者超低K介質材料。
[0053]在第一電極501、第三電極503、第四電極504上施加正電壓,所述第二電極502和第五電極505上時間負電壓。
[0054]所述第一電極501和第二電極502間的電流依次流過第一電極501、第一接觸插塞401、第一矽化物301、長度為Dl的有源區、第二矽化物302、第二接觸插塞402、第二電極502。所有金屬電極、矽化物及接觸插塞的電阻可以忽略不計，該電流流經的總電阻為R1，R1=Rcs+Rss+Rd, Rcs表示兩邊接觸插塞(contact)與娃化物(silicide)之間的接觸電極，Rss表示兩邊矽化物與有源區矽之間的接觸電阻，Rd表示長度為Dl的有源區的電阻。
[0055]所述第二電極502和第三電極503間的電流依次流過第三電極503、第三接觸插塞403、第三矽化物303、長度為D2的有源區、第二矽化物302、第二接觸插塞402、第二電極502。所有金屬電極、矽化物及接觸插塞的電阻可以忽略不計，該電流流經的總電阻為R2，R2 = Rcs+Rss+R2d, Rcs表示兩邊接觸插塞(contact plug)與娃化物(silicide)之間的接觸電極，Rss表示兩邊矽化物與有源區矽之間的接觸電阻，R2d表示長度為D2的有源區的電阻。
[0056]由於 D2 = 2D1，所以，R2d = 2Rd, R2-R1 = R2d_Rd = Rd。
[0057]所述第四電極504和第五電極505間的電流依次流過第四電極504、第四接觸插塞404、第四娃化物304、第五接觸插塞405、第五電極505。所有金屬電極、娃化物及接觸插塞的電阻可以忽略不計，該電流流經的總電阻為R3, R3 = Res, Rcs表示兩邊接觸插塞(contact)與娃化物(silicide)之間的接觸電極。
[0058]由 Rl = Rcs+Rss+Rd,得到 Rss = Rl-Rcs-Rd = R1-R3- (R2-R1) = 2R1-R2-R3，又因為電流經過兩次有源區矽和矽化物的界面，上述Rss除以2，得到Rss/2 = Rl-(R2+R3)/2。
[0059]通過本實用新型的測試結構，只要測得Rl、R2、R3的電阻就可通過Rl_ (R2+R3)/2計算得到矽和矽化物之間的接觸電阻。
[0060]綜上所述，本實用新型提供一種接觸電阻的測試結構，所述測試結構至少包括:製作在襯底中的主測試結構和參考結構；所述主測試結構至少包括:形成於所述襯底中的有源區；製作在所述有源區中的第一矽化物、第二矽化物以及第三矽化物；所述第一矽化物表面自下而上依次製作有第一接觸插塞和第一電極；所述第二矽化物表面自下而上依次製作有第二接觸插塞和第二電極；所述第三矽化物表面自下而上依次製作有第三接觸插塞和第三電極；所述參考結構至少包括:形成於所述襯底中的第四矽化物；分別製作所述第四矽化物兩側的第四接觸插塞和第五接觸插塞；分別製作在第四接觸插塞和第五接觸插塞表面的第四電極和第五電極。利用該測試結構可以獲得矽化物和矽之間的接觸電阻，並且該測試結構的製備工藝與CMOS工藝兼容，適合工業化生產。
[0061]所以，本實用新型有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0062]上述實施例僅例示性說明本實用新型的原理及其功效，而非用於限制本實用新型。任何熟悉此技術的人士皆可在不違背本實用新型的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本實用新型所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本實用新型的權利要求所涵蓋。
【權利要求】
1.一種接觸電阻的測試結構，其特徵在於，所述接觸電阻的測試結構至少包括:製作在襯底中的主測試結構和參考結構； 所述主測試結構至少包括:形成於所述襯底中的有源區；製作在所述有源區中的第一矽化物、第二矽化物以及第三矽化物；所述第一矽化物表面自下而上依次製作有第一接觸插塞和第一電極；所述第二矽化物表面自下而上依次製作有第二接觸插塞和第二電極；所述第三矽化物表面自下而上依次製作有第三接觸插塞和第三電極； 所述參考結構至少包括:形成於所述襯底中的第四矽化物；分別製作所述第四矽化物兩側的第四接觸插塞和第五接觸插塞；分別製作在第四接觸插塞和第五接觸插塞表面的第四電極和第五電極。
2.根據權利要求1所述的接觸電阻的測試結構，其特徵在於:所述第一矽化物、第二矽化物間的距離為D1，所述第二矽化物、第三矽化物間的距離為D2，第四接觸插塞、第五接觸插塞間的第四矽化物的長度為D3, D2 = 2D1； D1 = D3。
3.根據權利要求1所述的接觸電阻的測試結構，其特徵在於:所述第一接觸插塞、第二接觸插塞、第三接觸插塞、第四接觸插塞以及第五接觸插塞之間通過第一鈍化層隔離開。
4.根據權利要求3所述的接觸電阻的測試結構，其特徵在於:所述第一鈍化層的材料為氧化矽或者氮化矽。
5.根據權利要求1所述的接觸電阻的測試結構，其特徵在於:所述第一電極、第二電極、第三電極、第四電極以及第五電極之間通過第二鈍化層隔離開。
6.根據權利要求5所述的接觸電阻的測試結構，其特徵在於:所述第二鈍化層的材料為低K或者超低K介質材料。
7.根據權利要求1所述的接觸電阻的測試結構，其特徵在於:所述第一矽化物、第二矽化物、第三矽化物、第四矽化物為金屬矽化物。
8.根據權利要求7所述的接觸電阻的測試結構，其特徵在於:所述第一矽化物、第二矽化物、第三矽化物、第四矽化物為鎳矽化物或者鈦矽化物。
9.根據權利要求1所述的接觸電阻的測試結構，其特徵在於:所有接觸插塞與矽化物的接觸處均設置有粘附層。
【文檔編號】H01L21/66GK204102867SQ201420603883
【公開日】2015年1月14日 申請日期:2014年10月17日 優先權日:2014年10月17日
【發明者】劉英明 申請人:中芯國際集成電路製造(北京)有限公司