金屬柵極的形成方法

2023-06-01 07:51:31 1

金屬柵極的形成方法
【專利摘要】本發明提供了一種金屬柵極的形成方法，包括：在襯底上形成偽柵極層，在所述偽柵極層的兩側形成側牆；移除所述偽柵極層，以在所述側牆間形成柵極溝槽；沉積功函數金屬，以在所述柵極溝槽的底部及側壁形成功函數金屬層，所述柵極溝槽底部及側壁的所述功函數金屬層圍成凹槽；形成保護層填充所述凹槽，然後進行平坦化；蝕刻位於所述柵極溝槽側壁的所述功函數金屬層以形成凹陷；去除所述保護層，使所述凹槽和所述凹陷連接形成缺口；沉積金屬材料填充所述缺口。本發明提供的金屬柵極的形成方法相應的工藝步驟擴大了金屬柵極材料進行填充時的開口，從而使得所形成的金屬柵極內部不會出現空隙。
【專利說明】金屬柵極的形成方法
【技術領域】
[0001]本發明涉及半導體製造領域，特別涉及一種金屬柵極的形成方法。
【背景技術】
[0002]集成電路尤其是超大規模集成電路中的主要器件是金屬-氧化物-半導體場效應電晶體(metal oxide semiconductor field effect transistor,簡稱 MOS 電晶體)。自從MOS管被發明以來，其幾何尺寸一直在不斷縮小。在此情況下，各種實際的和基本的限制和技術挑戰開始出現，器件尺寸的進一步縮小正變得越來越困難。隨著複合金屬氧化物半導體結構(CMOS, ComplementaryMetal-Oxide-Semiconductor)製造工藝縮減到 32nm 以下級另Ij，引入了採用新的設計和材料的技術。
[0003]其中，在MOS電晶體器件和電路製備中，最具挑戰性的是傳統CMOS器件在縮小的過程中由於多晶矽/SiO2或SiON柵氧化層介質厚度減小帶來的較高的柵洩露電流。為此，現有技術已提出的解決方案是，採用金屬柵和高介電常數(K)柵介質替代傳統的重摻雜多晶矽柵和SiO2 (或SiON)柵介質。金屬柵和高K介質的形成方法分為很多種，主要分為先柵極(gate first)和後柵極(gate late),其中後柵極又分為先高K (high K first)和後高K (high K last)。由於半導體器件的不斷縮小,其gap fill (間隙填充)的工藝窗口也越來越小，發展到28nm以下，gap fill的工藝十分困難，導致柵極金屬很難填充。
[0004]請參考圖1，圖1為以現有gap fill工藝形成的金屬柵極示意圖。圖1中，在襯底I中間包括有淺溝槽隔離區11，在該淺溝槽隔離區11的左右兩側分別形成有一個MOS管，其中左邊的一個為NMOS管，右邊的一個為PMOS管。由於左右兩邊的MOS管的結構基本相同，我們先以左邊的NMOS管為例，加以說明(右邊的PMOS管與左邊的NMOS管在功函數金屬層5的組成上存在不同，雖然同為兩層結構，但是PMOS管的功函數金屬層5由53和54兩層組成，不同於NMOS管功函數金屬層5由51和52兩層組成)。
[0005]在圖1的NMOS管中，存在著高K柵介質層2，在該高K柵介質層2兩側為側牆，圖1中側牆為蝕刻停止層3，而在蝕刻停止層3上有著中間介質層4 (ILD, Inter LayerDielectrics)。高K柵介質層2和蝕刻停止層3形成的溝槽的內壁形成有呈現U型的功函數金屬層5，該功函數金屬層5包括有兩層，分別為51和52(在另外一個溝槽的內壁中功函數金屬層5由53和54構成)，通過兩層結構，功函數金屬層5能夠使得高K柵介質層2和最後形成在功函數金屬層5內部的金屬柵極600相適應(相容)。但是，由於關鍵尺寸已經在28nm以下，因而圖1中功函數多層層5內壁所限定出的凹槽(gap)已經很小，以至於在填充金屬柵極600時，在金屬柵極600內部會出現空隙601 (void)。
[0006]為此，亟需一種新的金屬柵極的形成方法以克服gap fill工藝困難和在金屬柵極內部會出現空隙的問題。

【發明內容】

[0007]本發明要解決的技術問題是gap fill工藝困難和在金屬柵極內部會出現空隙的問題。
[0008]為解決上述問題，本發明提供了一種金屬柵極的形成方法，包括:
[0009]在襯底上形成偽柵極層，在所述偽柵極層的兩側形成側牆；
[0010]移除所述偽柵極層，以在所述側牆間形成柵極溝槽；
[0011]沉積功函數金屬，以在所述柵極溝槽的底部及側壁形成功函數金屬層，所述柵極溝槽底部及側壁的所述功函數金屬層圍成凹槽；
[0012]形成保護層填充所述凹槽，然後進行平坦化；
[0013]蝕刻位於所述柵極溝槽側壁的所述功函數金屬層以形成凹陷；
[0014]去除所述保護層，使所述凹槽和所述凹陷連接形成缺口 ；
[0015]沉積金屬材料填充所述缺口。
[0016]可選的，蝕刻位於所述柵極溝槽側壁的所述功函數金屬層以形成凹陷的過程中，所述側牆也被部分去除，形成所述凹陷的一部分。
[0017]可選的，所述側牆包括由刻蝕阻擋層構成的第一側牆。
[0018]可選的，所述側牆還包括第二側牆，所述第二側牆位於所述偽柵極層與所述第一偵技嗇之間。
[0019]可選的，另包括形成高K柵介質層的步驟，所述偽柵極層形成在所述高K柵介質層上。
[0020]可選的，沉積功函數金屬前，先在所述柵極溝槽的底部形成高K柵介質層。
[0021 ]可選的，所述保護層包括有機材料層。
[0022]可選的，採用灰化法去除所述有機材料層。
[0023]可選的，蝕刻位於所述柵極溝槽側壁的所述功函數金屬層時，蝕刻掉的所述功函數金屬層的高度超過所述功函數金屬層總體高度的二分之一。
[0024]可選的，所述金屬材料為鋁、銅或者它們的合金。
[0025]本發明還提供了另外一種金屬柵極的形成方法，包括:
[0026]在襯底上形成偽柵極層，在所述偽柵極層的兩側形成側牆；
[0027]移除所述偽柵極層，以在所述側牆間形成柵極溝槽；
[0028]形成保護層填充滿所述柵極溝槽，然後進行平坦化；
[0029]蝕刻所述側牆以形成凹陷；
[0030]去除所述保護層，使所述柵極溝槽和所述凹陷連接形成缺口 ；
[0031]沉積功函數金屬，以在所述缺口底部形成功函數金屬層；
[0032]沉積金屬材料於所述功函數金屬層上，所述金屬材料同時填充所述缺口。
[0033]可選的，另包括形成高K柵介質層的步驟，所述偽柵極層形成在所述高K柵介質層上。
[0034]可選的，沉積功函數金屬前，先在所述柵極溝槽的底部形成高K柵介質層。
[0035]可選的，所述側牆包括由刻蝕阻擋層構成的第一側牆。
[0036]可選的，所述側牆還包括第二側牆，所述第二側牆位於所述偽柵極層與所述第一偵技嗇之間。
[0037]可選的，所述保護層包括有機材料層。
[0038]可選的，採用灰化法去除所述有機材料層。[0039]可選的，所述金屬材料為鋁、銅或者它們的合金。
[0040]可選的，蝕刻所述側牆時，蝕刻掉的所述側牆的高度超過所述側牆總體高度的二分之一。
[0041]與現有技術相比，本發明具有以下優點:
[0042]本發明提供的金屬柵極的形成方法相應的工藝步驟擴大了金屬柵極材料進行填充時的開口，使得金屬柵極材料充分填充到相應位置中，從而使得所形成的金屬柵極內部不會出現空隙，降低了金屬柵極的電阻，解決了金屬柵極的製作工藝的難題。
【專利附圖】

【附圖說明】
[0043]圖1為以現有gap fill工藝形成的金屬柵極示意圖；
[0044]圖2至圖13為本發明實施例一金屬柵極的形成方法各步驟結構示意圖；
[0045]圖14至圖16為本發明實施例二金屬柵極的形成方法各步驟結構示意圖；
[0046]圖17至圖23為本發明實施例三金屬柵極的形成方法各步驟結構示意圖。
【具體實施方式】
[0047]實施例一
[0048]本實施例利用第一種金屬柵極的形成方法形成NMOS管和PMOS管，下面將結合附圖對本實施例作具體描述。
[0049]請參考圖2，首先，在襯底I上形成偽柵極層7，在偽柵極層7的兩側形成側牆3。
[0050]本實施例中的襯底I典型的可以為矽襯底，例如晶圓。該矽襯底既可以是達到半導體工業純度的矽製成，也可以摻雜有少量鍺和/或碳等元素的矽襯底。該襯底I還可以摻雜有硼、磷或者砷等雜質摻雜物元素。在其他實施方式中，可以利用備選材料形成襯底1，備選材料可以與矽組合或不與矽組合，備選材料包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵。雖然這裡描述了可以形成襯底I的材料的一些範例，但可以充當其上可製造半導體器件的基礎的任何材料都落在本發明的精神和範圍之內。
[0051]在該襯底I中還形成有淺溝槽隔離區11。本實施例後續欲在淺溝槽隔離區11的左右兩側分別形成有NMOS管和PMOS管，因而以該淺溝槽隔離區11隔開。
[0052]結合本實施例圖2所示的方式中，偽柵極層7形成在高K柵介質層2上，即高K柵介質層2形成在襯底I和偽柵極層7之間。這種方式中，該高K柵介質層2是形成在偽柵極層7形成之前。但是，在本方法的其它實施例中，該高K柵介質層2也可以是形成在偽柵極層7被去除之後，即先在襯底I上直接形成偽柵極層7，然後在偽柵極層7的兩側形成側牆3，再移除偽柵極層7，以在側牆3間形成柵極溝槽610 (參考圖1)，之後再在溝槽底部的襯底I上形成高K柵介質層2。
[0053]本實施例中，可以使用包括但不限於如下材料形成高K柵極電介質層2:氧化鉿、氧化鉿娃、氮氧化鉿娃、氧化鑭、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、鈦酸鋇銀、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭、銀酸鉛鋅和錯鈦酸鉛等。雖然在此描述了可用於形成高K柵極電介質層的一些範例，但可以利用可以減小柵極洩漏的其他材料形成該高K柵介質層2。本實施例中可以利用常規工藝在襯底I上形成高K柵介質層2，這些工藝包括但不限於CVD、低壓CVD、PECVD、物理氣相沉積(PVD)、ALD、旋塗電介質工藝(SOD)或外延生長工藝。
[0054]圖2中，側牆3位於偽柵極層7兩側，其中側牆3可以包括由刻蝕阻擋層構成的第一側牆。該刻蝕阻擋層可以參考圖1中的刻蝕阻擋層(在圖1中同樣標註為3，其中的刻蝕阻擋層最外兩側成L型，中間構成U型的溝槽)。
[0055]雖然沒有圖示，但是在本方法的其它實施例中，除了上述刻蝕阻擋層之外，側牆3還可以包括第二側牆，第二側牆可位於偽柵極層7與第一側牆(即上述刻蝕阻擋層)之間，該第二側牆可以是例如利用回蝕工藝形成的絕緣氧化層側牆或者是氮化矽側牆。
[0056]襯底I還包括位於高K柵介質層2兩側的源區和漏區(未圖示)，可以通過對襯底I相應注入摻雜劑，再使用高溫退火工藝活化摻雜劑來完成源區和漏區的製作。並且源區和漏區表面可以形成有金屬矽化物層，因為金屬矽化物層減小了金屬接觸孔與源區、金屬接觸孔與漏區之間的電阻，所以可以改善高K /金屬柵極電晶體。其中，金屬矽化物層包括鎳矽化物層，可以通過自對準矽化物工藝形成該鎳矽化物層，例如用濺射沉積工藝形成鎳層於源區和漏區上面，再通過退火工藝使鎳金屬與源區和漏區反應形成鎳矽化物層，再利用公知的工藝選擇性地去除任何未反應的鎳金屬。
[0057]在襯底I上還可以包括有中間介質層4。可以利用各種用於形成中間介質層的常規電介質材料中的任一種來形成中間介質層4。例如該中間介質層4可以是由用正矽酸乙酯為原料形成的矽氧化物層。這種電介質材料還可以是諸如二氧化矽(SiO2)和摻碳氧化物(⑶O)等的氧化物、氮化矽、諸如過氟環丁烷(PFCB)等的有機聚合物或氟矽酸鹽玻璃(FSG)。可以利用諸如化學氣相沉積(CVD)、原子層沉積(ALD)或等離子體增強化學氣相沉積(PECVD)等的氣相沉積工藝來沉積中間介質層4。或者，可以利用外延工藝來形成第一電介質層。可以對中間介質層4進行拋光或平面化，直到暴露出偽柵極層7的頂表面為止。可以使用化學機械平坦化(CMP)工藝來對中間介質層4進行平面化並暴露出偽柵極層7。在一些實施方式中，CMP工藝可以對進行過拋光，以確保暴露出偽柵極層7。
[0058]請參考圖3，移除如圖2所示的偽柵極層7，以在側牆3間形成柵極溝槽610。
[0059]本實施例為在淺溝槽隔離區11左右兩側分別形成NMOS管和PMOS管，因而首先用第一掩膜保護層81掩蓋住淺溝槽隔離區11以左的結構。該第一掩膜保護層81可以為光阻層，也可以是其它材料層，它的作用是使得在對淺溝槽隔離區11右側的PMOS管結構進行製作時，左邊的結構不受影響。在第一掩膜保護層81的保護下，移除偽柵極層7，形成如圖3所示的柵極溝槽610。
[0060]偽柵極層7通常可以是由多晶矽形成，因而在在本發明的一些實施方式中，可以使用針對多晶矽的溼法蝕刻工藝或幹法蝕刻工藝來去除偽柵極層7。
[0061]本方法實施例可以使用溼法蝕刻工藝將偽柵極層7暴露於由氫氧化物源構成的水溶液。可以在足夠長的時間和足夠高的溫度下施加溼法蝕刻以充分去除所有偽柵極層7。例如，在一個實施方式中，該氫氧化物源可以在去離子水中含有大約1%體積比到大約40%體積比之間的氫氧化銨或四烷基氫氧化銨(例如氫氧化四甲基銨(TMA1-D)。可以將溶液溫度維持在大約15°C和大約90°C之間的溫度(例如40°C)，而暴露時間可以在O到60分鐘的範圍內(例如I分鐘)。如本領域技術人員將認識到的，蝕刻溶液的具體組分可以與這裡提供的不同。
[0062]在本方法的備選實施方式中，可以使用幹法蝕刻工藝來選擇性地去除偽柵極層7。幹法蝕刻工藝可以包括將偽柵極層7暴露於由以下材料得到的等離子體，所述材料包括但不限於六氟化硫(SF6)、溴化氫(HBr)、碘化氫(HI)、氯、氬和/或氦。可以在平行板反應器或電子迴旋共振蝕刻器中進行這種選擇性幹法蝕刻工藝。
[0063]請參考圖4，沉積功函數金屬，以在柵極溝槽610的底部及側壁形成功函數金屬層5，柵極溝槽610底部及側壁的功函數金屬層5圍成凹槽620。
[0064]PMOS管的功函數金屬層5與NMOS管的不同，本實施例可以採用例如氟摻雜的雙層金屬層形成功函數金屬層5，以使得該功函數金屬層5是與PMOS管相容的。
[0065]如果對應於上述提到在形成偽柵極層7之前未先形成高K柵介質層2的情況，則在沉積功函數金屬前，先在柵極溝槽610的底部形成高K柵介質層2，然後再沉積形成功函數金屬層5，形成與圖4類似的結構。
[0066]請結合參考圖5，形成保護層9填充凹槽620，然後進行平坦化。
[0067]如果是按現有的工藝方法，在形成上述功函數金屬層5之後，是直接由功函數金屬層5圍成凹槽620裡面沉積金屬柵極600 (請參考圖1)。但是由於金屬材料不易填充在狹小的縫隙中，因而直接填充會在金屬柵極600內部形成空隙601 (請參考圖1)。
[0068]因而，本實施例首先選擇用其它填充材料(非金屬柵極材料)形成保護層9填充凹槽620。該保護層9起到的是過渡的作用，只要它能夠填充到一定的程度，達到保護凹槽620底部的功函數金屬層5的目的，它能否完全密實填充到凹槽620中並不影響本實施例方案的實施。雖然如此，但是本實施例中進一步優選的，保護層9採用有機材料層來製作。有機材料的流動性較佳，可以較好地填充入凹槽620中，形成完整的保護層9填充在凹槽620中，達到對凹槽620底部的功函數金屬層5的有效保護。本實施例中，所用有機材料可以具體為有機底層抗光反射膜，還可以是例如布魯爾科技的ARC29或者DUV42等。
[0069]在形成由有機材料層構成的保護層9之後，可以通過回蝕刻(etch back)或者化學平坦化(CMP)的方法對半導體結構進行平坦化，以暴露出兩側的功函數金屬層5與中間介質層4。
[0070]請參考圖6，蝕刻位於柵極溝槽610側壁的功函數金屬層5以形成凹陷630。
[0071]要形成凹陷630，可以採取針對功函數金屬層5的選擇性蝕刻，這樣，露在表面的功函數金屬層5會被逐步蝕刻下去，從而在保護層9兩側形成凹陷630，如圖6所示。本步驟可以進一步體現出選擇有機材料層作為保護層9的優勢:有機材料與金屬材料的性質差異較大，在蝕刻柵極溝槽610側壁的功函數金屬層5時，有機材料形成的保護層9受到的影響較小。
[0072]在蝕刻位於柵極溝槽610側壁的功函數金屬層5以形成凹陷630的過程中，側牆3也被部分去除，形成凹陷630的一部分。上面已經提到，側牆3可以包括有蝕刻停止層和絕緣氧化層，無論側牆3包括具體何種結構，在蝕刻位於柵極溝槽610側壁的功函數金屬層5時，側牆3也被部分蝕刻去除，這樣，能夠使得凹陷630開口面積加大，凹陷630深度也增大，從而有利於後續金屬柵極600材料的填充。
[0073]在蝕刻位於柵極溝槽610側壁的功函數金屬層5時,蝕刻掉的功函數金屬層5的高度超過功函數金屬層5總體高度的二分之一。加深對功函數金屬層5的蝕刻有助於凹陷630開口面積加大，凹陷630深度也增大，只要保證位於柵極溝槽610底部的功函數金屬層5不受影響，可適當加深對功函數金屬層5的蝕刻，以使得凹陷630開口面積加大，深度也增大，利於後續金屬柵極600材料的填充。本實施例具體的，可以採用幹法蝕刻對所述功函數金屬層5進行蝕刻，採用的蝕刻氣體可以包括但不限是Cl2或者HBr，其流量可以控控制在2(T200sccm之間，幹法蝕刻設備的源功率為50f lOOOw，蝕刻時間為5s~50s,最終得到如圖6所示的結構。
[0074]請參考圖7，去除保護層9，使凹槽620和凹陷630連接形成缺口 640。
[0075]本實施例優選採用有機材料層作為保護層9，因而可以採用灰化法去除有機材料層。有機材料層通常易灰化，採用灰化方法可以將有機材料層很好的充分去除，並且不影響其它結構，這同樣體現採用有機材料層作為保護層9的優點。[0076]在去除了保護層9之後，凹陷630會自然地與凹槽620連成一體，形成的缺口 640。缺口 640的開口面積比原先的凹槽620 (請參考圖4)的開口面積增大許多，這樣就可以降低金屬材料的填充難度，有利於後續柵極金屬材料的密實填充，同時避免金屬柵極內部出現空隙的情況。
[0077]請參考圖8，沉積金屬材料填充缺口 640。
[0078]本實施例可以通過多種方法(例如物理氣相沉積法、化學氣相沉積法或者原子層沉積法等)將金屬材料填充於缺口 640中，形成如圖8所示的PMOS管。
[0079]本實施例中，所沉積的金屬材料可以是以下金屬之一或其組合:銅、釕、鈀、鉬、鈷、鎳、氧化釕、鶴、招、鈦、鉭、氮化鈦、氮化鉭、鉿、錯，在其他實施方式中，可以使用這裡未列出的金屬。該柵極金屬材料形成的金屬柵極600通過位於柵極溝槽610底部的功函數金屬層5 (此時指經過蝕刻後仍保留下來的部分功函數金屬層5)，能夠與高K柵介質層2相適應0?容)。
[0080]至此，本實施例完成了淺溝槽隔離區11右側的金屬柵極600的製作，形成性能良好的PMOS管。本實施例通過擴大金屬柵極材料進行填充時的開口，使得金屬柵極材料充分填充到相應位置中，從而使得所形成的金屬柵極內部不會出現空隙，降低了金屬柵極的電阻，解決了金屬柵極的製作工藝的難題。
[0081]但是，本實施例要達到同時製作NMOS管和PMOS管的目的，還需要對上述結構繼續進行相應的工藝步驟。
[0082]接下來的工藝步驟可以參考以上所述各個步驟，請結合參考圖9至圖13。
[0083]首先去除第一掩膜保護層81，使得淺溝槽隔離區11左側的偽柵極層7露出來，如圖9所示。
[0084]然後移除NMOS區域的偽柵極層7，以在側牆3間形成柵極溝槽610(請參考圖1)，此步驟未圖示，但此時淺溝槽隔離區11左側的結構可以參照圖3中淺溝槽隔離區11右側的結構。
[0085]然後沉積功函數金屬，以在柵極溝槽610 (圖1所示)的底部及側壁形成功函數金屬層5，柵極溝槽610底部及側壁的功函數金屬層5圍成凹槽620，如圖10所示。在本步驟中，如果去除完偽柵極層7之後，柵極溝槽610底部若還沒有形成高K柵介質層2，則可以在形成功函數金屬層5之前先在柵極溝槽610底部形成高K柵介質層2。
[0086]由於本步驟是形成用於NMOS管的功函數金屬層5，因而，此功函數金屬層5的具體成分與淺溝槽隔離區11右側的函數金屬層5的具體成分不同，作為一種具體的實施例，圖10中所標註的功函數金屬層5包括有51和52兩層結構,該功函數金屬層5可以是碳摻雜的功函數金屬層5。
[0087]然後，形成保護層9填充凹槽620，進行平坦化，得到圖11所示結構。同樣的，該保護層9優選為有機材料層。
[0088]然後，蝕刻位於柵極溝槽610側壁的功函數金屬層5以形成凹陷630，如圖12所示。為防止在該蝕刻步驟中，對位於淺溝槽隔離區11右側的PMOS管造成不利的影響，本實施例通過製作第二掩膜保護層82於PMOS管上方，從而消除該蝕刻步驟對PMOS管的影響。第二掩膜保護層82同樣可以由光阻材料製成，後續可以通過相應的化學溶液進行清除。
[0089]然後，去除保護層9，使凹槽620和凹陷630連接形成缺口 640，本步驟未圖示，但此時淺溝槽隔離區11左側的結構可以參照圖7淺溝槽隔離區11右側的結構。
[0090]最後,沉積金屬材料填充缺口 640,該金屬材料沉積形成金屬柵極600,最終形成如圖13所示的結構。
[0091]至此，本實施例實現了利於本方法技術方案在襯底上製成NMOS管和PMOS管的目的，製得的半導體結構中，金屬柵極600內部不易出現空隙。
[0092]實施例二
[0093]本實施例利用與實施例一相似的方法製作NMOS管和PMOS管。本實施例的各步驟多有與實施例一相同之處，本說明書主要對本實施例的特殊步驟加以說明，其它部分內容可參考實施例一。本實施例的內容可以參考實施例一中的相應各圖，並同時參考圖14至圖16。
[0094]本實施例首先提供如實施例一中圖2所示的結構，然後按實施例一中從圖3至圖5的各步驟進行處理。在得到圖5所示的結構之後，接下去並非如圖6所示對功函數金屬層進行蝕刻，而是採取對圖5中的結構去除第一掩膜保護層81，形成第三掩膜保護層覆蓋於淺溝槽隔離區11右側的各結構上方(未圖示)。之後再對淺溝槽隔離區11左側的結構進行一次如實施例一中圖3至圖5的各步驟流程(未圖示)，最後去除第三掩膜保護層，得到如圖14所示的結構。
[0095]如圖14所示，該結構中，淺溝槽隔離區11左右兩側都分別包括有功函數金屬層5(在淺溝槽隔離區11左側的功函數金屬層5由51和52兩層組成，而在淺溝槽隔離區11右側的功函數金屬層5由53和54兩層組成)。而且，都用保護層9填充在由功函數金屬層5圍成的凹槽中。
[0096]請參考圖15，在接下去的步驟中，同時對淺溝槽隔離區11左右兩側的結構進行蝕亥|J，蝕刻功函數金屬層5，以形成凹陷630。同樣的，蝕刻功函數金屬層5時，側牆3也可以被部分蝕刻，以增大凹陷630開口面積和深度。
[0097]請參考圖16，在上述步驟之後，同時去除淺溝槽隔離區11左右兩側結構中的保護層9，使得凹陷630與原來被保護層9佔據的凹槽620連接成一體，形成缺口 640。
[0098]最後，以柵極金屬材料填充缺口 640,以形成金屬柵極600於缺口 640內，形成的最終結構可以參考圖13。通過以上各步驟，本實施例同樣得到了相應的NMOS管和PMOS管。本實施例是最後幾個步驟中，同時對NMOS管和PMOS管的功函數金屬層5 (和側牆3)進行蝕刻與填充，最終一同形成相應的金屬柵極600，工藝效率得到提高。
[0099]實施例三
[0100]本實施例利用與實施例一相似的方法製作MOS電晶體，其中與前面形成方法相同的部分，可以參考本說明書以上相應部分的內容。下面將重點對不同之處作具體說明。請結合參考實施例一中金屬柵極的形成方法的相應各圖，以及圖17至圖23。
[0101]本方法中，包括SI至S7各步驟，下面將對各步驟作詳細說明。
[0102]SI，在襯底I上形成偽柵極層7，在所述偽柵極層7的兩側形成側牆3。
[0103]本實施例中的襯底I典型的可以為矽襯底1，例如晶圓。該矽襯底I既可以是達到半導體工業純度的矽製成，也可以摻雜有少量鍺和/或碳等元素的矽襯底I。該襯底I還可以摻雜有硼、磷或者砷等雜質摻雜物元素。
[0104]本實施例如圖17所示，偽柵極層7形成在高K柵介質層2上，即高K柵介質層2形成在襯底I和偽柵極層7之間。這種方式中，該高K柵介質層2是形成在偽柵極層7形成之前。但是，在本方法的其它實施例中，該高K柵介質層2也可以是形成在偽柵極層7被去除之後，即先在襯底I上直接形成偽柵極層7，然後在偽柵極層7的兩側形成側牆3，再移除偽柵極層7，以在側牆3間形成柵極溝槽610，之後再在溝槽底部的襯底I上形成高K柵介質層2。
[0105]圖17中，側牆3位於偽柵極層7兩側，其中側牆3可以包括由刻蝕阻擋層構成的第一側牆。該刻蝕阻擋層可以參考圖1中的刻蝕阻擋層。雖然沒有圖示，但是在本發明的其它實施例中，除了上述刻蝕阻擋層之外，側牆3還可以包括第二側牆(未圖示)，第二側牆可位於偽柵極層7與第一側牆(即上述刻蝕阻擋層)之間，該第二側牆可以是例如在退火工藝過程中形成的絕緣氧化層側牆。
[0106]本實施例中，襯底I還包括位於高K柵介質層2兩側的源區和漏區(未圖示)，並且源區和漏區內可以形成有金屬矽化物層。其中，金屬矽化物層包括鎳矽化物層，可以通過自對準矽化物工藝形成該鎳矽化物層。在襯底I上上還包括中間介質層。該中間介質層可以包括由用正矽酸乙酯為原料形成的矽氧化物層。
[0107]S2，請參考圖18，移除所述偽柵極層7，以在所述側牆3間形成柵極溝槽610。
[0108]可採用選擇性蝕刻方法將偽柵極層7去除。
[0109]S3，請結合參考圖19，形成保護層9填充滿所述柵極溝槽610，然後進行平坦化。
[0110]如果是按現有的工藝方法，在形成柵極溝槽610之後，是進行功函數金屬材料的沉積，以形成功函數金屬層，然後在功函數金屬層圍成凹槽裡面沉積金屬柵極。但是由於金屬材料不易填充在狹小的縫隙中，因而這種方式容易在金屬柵極內部形成空隙(請參考圖1)。
[0111]因而，本實施例首先選擇用其它填充材料(非金屬材料)形成保護層9填充柵極溝槽610。該保護層9起到的是過渡的作用，只要它能夠填充到一定的程度，達到保護柵極溝槽610底部的高K柵介質層2的目的，它能否完全密實填充到柵極溝槽610中並不影響本實施例方案的實施。雖然如此，但是本實施例中進一步優選的，保護層9採用有機材料層來製作。有機材料的流動性較佳，可以較好地填充入柵極溝槽610中，形成完整的保護層9填充在柵極溝槽610中，達到對柵極溝槽610底部的高K柵介質層2的有效保護。
[0112]在形成由有機材料層構成的保護層9之後，可以通過回蝕刻(etch back)或者化學平坦化(CMP)的方法對半導體結構進行平坦化。
[0113]S4，請參考圖20，蝕刻所述側牆3以形成凹陷650。
[0114]欲形成凹陷650，可以採取針對側牆3的選擇性蝕刻，這樣，露在表面的側牆3會被逐步蝕刻下去，從而在保護層9兩側形成凹陷650，如圖20所示。本步驟可以進一步體現出選擇有機材料層作為保護層9的優勢:有機材料與側牆3材料的性質差異較大，在蝕刻側牆3時，有機材料形成的保護層9受到的影響較小。
[0115]上面已經提到，側牆3可以包括有蝕刻停止層和絕緣氧化層，無論側牆3包括具體何種結構，側牆3被部分蝕刻去除，使得凹陷650開口面積較大，凹陷650深度也較大，從而有利於後續金屬柵極600材料的填充。
[0116]在蝕刻位於柵極溝槽610側壁的側牆3時，優選的，蝕刻掉的側牆3的高度超過側牆3總體高度的二分之一。加深對側牆3的蝕刻有助於凹陷650開口面積加大，凹陷650深度也增大，只要保證位於柵極溝槽610底部的側牆3不受影響，可適當加深對側牆3的蝕亥IJ，以使得凹陷650開口面積加大，深度也增大，利於後續金屬柵極600材料的填充。
[0117]S5，請參考圖21，去除所述保護層9，使所述柵極溝槽610和所述凹陷650連接形成缺口 660。
[0118]本實施例優選採用有機材料層作為保護層9，因而可以採用灰化法去除有機材料層。有機材料層通常易灰化，採用灰化方法可以將有機材料層很好的充分去除，並且不影響其它結構，這同樣體現採用有機材料層作為保護層9的優點。
[0119]在去除了保護層9之後，凹陷650會自然地與柵極溝槽610連成一體，形成的缺口660。缺口 660的開口面積比原先的柵極溝槽610 (請參考圖)的開口面積增大許多，這樣就可以降低金屬材料的填充難度，有利於後續柵極金屬材料的密實填充，同時避免金屬柵極600內部出現空隙的情況。
[0120]S6，請參考圖22，沉積功函數金屬，以在所述缺口 660底部形成功函數金屬層5。
[0121]PMOS管的功函數金屬層與NMOS管的功函數金屬層不同，如果是製作PMOS管的功函數金屬層，本實施例可以採用例如氟摻雜的雙層金屬層形成該功函數金屬層，以使得該功函數金屬層是與PMOS管相容的；如果是製作NMOS管的功函數金屬層，本實施例可以採用例如碳摻雜的雙層金屬層形成該功函數金屬層，以使得該功函數金屬層是與NMOS管相容的。
[0122]如果對應於上述提到在形成偽柵極層7之前未先形成高K柵介質層2的情況，則在沉積功函數金屬前，先在柵極溝槽610的底部形成高K柵介質層2，然後再沉積形成功函數金屬層5，形成如圖所示的結構。
[0123]S7，請參考圖23，沉積金屬材料於所述功函數金屬層5上，所述金屬材料並填充所述缺口 660。
[0124]本實施例可以通過多種方法(例如物理氣相沉積法、化學氣相沉積法或者原子層沉積法等)將金屬材料填充於缺口 660中，形成如圖所示的MOS管。
[0125]本實施例中，所沉積的金屬材料可以為鋁、銅或者它們的合金。該柵極金屬材料形成的金屬柵極600通過位於柵極溝槽610底部的功函數金屬層5 (此時指經過蝕刻後仍保留下來的部分功函數金屬層5)，能夠與高K柵介質層2相容，形成性能良好的MOS管。
[0126]以上所述僅為本發明的具體實施例，目的是為了使本領域技術人員更好的理解本發明的精神，然而本發明的保護範圍並不以該具體實施例的具體描述為限定範圍，任何本領域的技術人員在不脫離本發明精神的範圍內，可以對本發明的具體實施例做修改，而不脫離本發明的保護範圍。
【權利要求】
1.一種金屬柵極的形成方法，其特徵在於，包括: 在襯底上形成偽柵極層，在所述偽柵極層的兩側形成側牆； 移除所述偽柵極層，以在所述側牆間形成柵極溝槽； 沉積功函數金屬，以在所述柵極溝槽的底部及側壁形成功函數金屬層，所述柵極溝槽底部及側壁的所述功函數金屬層圍成凹槽； 形成保護層填充所述凹槽，然後進行平坦化； 蝕刻位於所述柵極溝槽側壁的所述功函數金屬層以形成凹陷； 去除所述保護層，使所述凹槽和所述凹陷連接形成缺口 ； 沉積金屬材料填充所述缺口。
2.如權利要求1所述的形成方法，其特徵在於，蝕刻位於所述柵極溝槽側壁的所述功函數金屬層以形成凹陷的過程中，所述側牆也被部分去除，形成所述凹陷的一部分。
3.權利要求1所述的形成方法，其特徵在於，所述側牆包括由刻蝕阻擋層構成的第一側牆。
4.權利要求3述的形成方法，其特徵在於，所述側牆還包括第二側牆，所述第二側牆位於所述偽柵極層與所述第一側牆之間。
5.如權利要求1所述的形成方法，其特徵在於，另包括形成高K柵介質層的步驟，所述偽柵極層形成在所述高K柵介質層上。
6.如權利要求1所`述的形成方法，其特徵在於，沉積功函數金屬前，先在所述柵極溝槽的底部形成高K柵介質層。
7.如權利要求1所述的形成方法，其特徵在於，所述保護層包括有機材料層。
8.如權利要求7所述的形成方法，其特徵在於，採用灰化法去除所述有機材料層。
9.如權利要求1所述的形成方法，其特徵在於，蝕刻位於所述柵極溝槽側壁的所述功函數金屬層時，蝕刻掉的所述功函數金屬層的高度超過所述功函數金屬層總體高度的二分之一 O
10.如權利要求1所述的形成方法，其特徵在於，所述金屬材料為鋁、銅或者它們的合金。
11.一種金屬柵極的形成方法，其特徵在於，包括: 在襯底上形成偽柵極層，在所述偽柵極層的兩側形成側牆； 移除所述偽柵極層，以在所述側牆間形成柵極溝槽； 形成保護層填充滿所述柵極溝槽，然後進行平坦化； 蝕刻所述側牆以形成凹陷； 去除所述保護層，使所述柵極溝槽和所述凹陷連接形成缺口 ； 沉積功函數金屬，以在所述缺口底部形成功函數金屬層； 沉積金屬材料於所述功函數金屬層上，所述金屬材料同時填充所述缺口。
12.如權利要求11所述的形成方法，其特徵在於，另包括形成高K柵介質層的步驟，所述偽柵極層形成在所述高K柵介質層上。
13.如權利要求11所述的形成方法，其特徵在於，沉積功函數金屬前，先在所述柵極溝槽的底部形成高K柵介質層。
14.如權利要求11所述的形成方法，其特徵在於，所述側牆包括由刻蝕阻擋層構成的第一側牆。
15.如權利要求14所述的形成方法，其特徵在於，所述側牆還包括第二側牆，所述第二側牆位於所述偽柵極層與所述第一側牆之間。
16.如權利要求11所述的形成方法，其特徵在於，所述保護層包括有機材料層。
17.如權利要求16所述的形成方法，其特徵在於，採用灰化法去除所述有機材料層。
18.如權利要求11所述的形成方法，其特徵在於，所述金屬材料為鋁、銅或者它們的合金。
19.如權利要求11所述的形成方法，其特徵在於，蝕刻所述側牆時，蝕刻掉的所述側牆的高度超過所述側牆總體 高度的二分之一。
【文檔編號】H01L21/28GK103871856SQ201210553000
【公開日】2014年6月18日 申請日期:2012年12月18日 優先權日:2012年12月18日
【發明者】韓秋華, 孟曉瑩 申請人:中芯國際集成電路製造(上海)有限公司