靜電保護器件和靜電保護電路的製作方法

2023-06-01 11:48:56 1

本發明涉及用於保護電路避免產生靜電放電現象的靜電保護電路，以及用於靜電保護電路的靜電保護器件。

背景技術：

一般而言，半導體集成電路易受到靜電放電的影響，且因此可能易於損壞。靜電放電的一個典型產生源例如是人體，人體中累積有2000V以上的靜電。因此，當人在針對靜電不採取任何保護措施的情況下處理安裝有半導體集成電路的IC封裝時，存在發生急劇的靜電放電的可能性，這可能會造成組成半導體集成電路的各電路和各器件的物理損壞。

作為用於保護半導體集成電路免受這樣的靜電放電的影響的方法，通常是通過插入二極體作為靜電保護器件來形成電阻式路徑以從作為被保護電路的半導體集成電路分流出到電極焊盤的路徑。使用這種方法，能夠防止靜電放電到達被保護電路。

另一方面，近年來，隨著移動信息通信終端等中的更高速的無線通信，處理高頻RF信號的器件變得越來越重要。伴隨著小型化，SOI(絕緣體上矽)技術和SOS(藍寶石上矽)技術已經是更高速器件不可缺少的技術。根據SOI技術和SOS技術，除了進行面內方向的器件分離以外，也進行深度方向的絕緣分離，從而減小由於結面積(junction area)的縮小而造成的寄生電容。因此，能夠實現RF特性的增強，例如操作的高速化、諧波畸變的降低和表示高頻信號傳輸洩漏的隔離特性的增強。

伴隨著器件的特性增強，靜電保護器件對RF特性的影響也變得重要。考慮這樣的情況：二極體作為靜電保護器件例如被插入在RF信號線與參考電位線之間，以保護要被連接至輸入/輸出端子的處理RF信號的內部電路免受靜電放電的影響。在這種情況下，需要作為靜電保護器件的二極體具有如下的結面積：在確保抗靜電性方面，由該結面積獲得相當大的靜電放電能力。另一方面，與二極體具有的結面積成比例的寄生電容不利地影響例如諧波畸變和隔離特性等RF特性。因此，難以既實現抗靜電性又實現RF特性，這是因為確保靜電放電能力和寄生電容減小是互相矛盾的。

為了既實現抗靜電性又實現RF特性，例如，已經提出了PTL 1中公開的半導體集成電路和PTL 2中公開的靜電放電保護器件。

引用列表

專利文獻

PTL 1：公開號為2007-288210的日本待審專利申請

PTL 2：公開號為2010-532566的日本待審專利申請(PCT申請的日語翻譯公開)

技術實現要素：

然而，根據PTL 1，難以既實現保護被保護電路(尤其是在高頻區域內)的能力又實現RF特性。此外，根據PTL 2，因為控制柵極電極的電位的控制電路被單獨設置，所以難以實現小型化和簡單化，而且，流至靜電保護二極體的洩漏電流的發生也是一個問題。

因此，期望提供在抗靜電性和RF特性方面均優越的並且在保護被保護電路方面具有高能力的靜電保護電路，以及用於所述靜電保護電路的靜電保護器件。

根據本發明實施例的靜電保護器件包括絕緣體和形成在所述絕緣體上的半導體層。所述半導體層包括：器件形成區，在所述器件形成區中，依次布置有初級第一導電型雜質擴散層、本體區、次級第一導電型雜質擴散層和第二導電型區域，所述第二導電型區域包括與所述本體區電分離的第二導電型雜質擴散層；和器件分離區，所述器件分離區包括圍繞所述器件形成區的器件分離層。此外，柵極電極被設置在所述半導體層中的本體區上，所述柵極電極與所述本體區之間插入有絕緣膜。

根據本發明實施例的靜電保護電路包括絕緣體和均形成在所述絕緣體上的靜電保護器件和半導體集成電路。所述靜電保護器件包括半導體層和柵極電極。所述半導體層包括器件形成區和器件分離區。所述器件形成區具有依次布置的初級第一導電型雜質擴散層、本體區、次級第一導電型雜質擴散層和第二導電型區域。所述第二導電型區域包括與所述本體區電分離的第二導電型雜質擴散層。所述器件分離區包括圍繞所述器件形成區的器件分離層。所述柵極電極被設置在所述本體區上，所述柵極電極與所述本體區之間插入有絕緣膜。所述半導體集成電路被設置在所述半導體層中。

根據本發明實施例的靜電保護器件和靜電保護電路，當靜電施加於所述初級第一導電型雜質擴散層時，所述本體區用作溝道區以使靜電電位傳導至電開路(即，處於浮動狀態)的所述次級第一導電型雜質擴散層。被傳導有靜電電位的所述次級第一導電型雜質擴散層與相鄰於所述次級第一導電型雜質擴散層的包括有所述第二導電型雜質擴散層的所述第二導電型區域的結進入正向偏置狀態。因此，從所述初級第一導電型雜質擴散層通過溝道區(本體區)由所述次級第一導電型雜質擴散層與所述第二導電型區域的結形成一階二極體。通過所述一階二極體的形成，進行靜電放電操作。即，當所述初級第一導電型雜質擴散層被施加靜電時，靜電保護器件起到含有一個PN結的一階二極體的作用，從而能夠進行靜電放電。

與之相對地，在正常操作期間(即，當不發生靜電放電時)，靜電保護器件起到串聯連接有三個PN結的三階二極體的作用。更加具體地，在這種情況下，例如，用作信號電位的所述初級第一導電型雜質擴散層的電位低於用作電源電位的所述柵極電極或所述第二導電型區域(第二導電型雜質擴散層)的電位。因此，所述本體區不用作溝道區。因此，電開路的所述次級第一導電型雜質擴散層維持這樣的狀態。此外，不用作溝道區的本體區也是電開路的，且因此所述本體區與經受信號電位施加的所述初級第一導電型雜質擴散層的結處於弱正向偏置狀態。與此相反，所述本體區與所述次級第一導電型雜質擴散層的結處於弱反向偏置狀態。此外，所述次級第一導電型雜質擴散層與作為電源電位的所述第二導電型區域的結也處於弱反向偏置狀態。因此，所述初級第一導電型雜質擴散層與所述本體區的結電容、所述本體區與所述次級第一導電型雜質擴散層的結電容以及所述次級第一導電型雜質擴散層與所述第二導電型區域的結電容串聯連接。靜電保護器件的寄生電容與以前相比被更加充分地減小。

根據本發明實施例的靜電保護器件和靜電保護電路，能夠實現在保護被保護電路的能力、抗靜電性和RF特性方面的優越性能。注意，本發明的效果不限於此，且可以是下文所述效果中的任何效果。

附圖說明

圖1A是根據本發明第一實施例的靜電保護器件的構造例的橫截面圖。

圖1B是圖1A圖示的靜電保護器件的構造例的平面圖。

圖2A說明了根據本發明第二實施例的含有圖1A的靜電保護器件的輸入/輸出電路的操作。

圖2B說明了根據本發明第二實施例的含有圖1A的靜電保護器件的輸入/輸出電路的另一個操作。

圖3是根據本發明第三實施例的靜電保護器件的構造例的橫截面圖。

圖4A說明了根據本發明第四實施例的含有圖3的靜電保護器件的輸入/輸出電路的操作。

圖4B說明了根據本發明第四實施例的含有圖3的靜電保護器件的輸入/輸出電路的另一個操作。

圖5A說明了根據本發明第五實施例的靜電保護電路中的針對正靜電的靜電保護操作。

圖5B說明了根據本發明第五實施例的靜電保護電路中的針對負靜電的靜電保護操作。

圖5C說明了根據本發明第五實施例的靜電保護電路中的通常操作。

圖6A說明了常見靜電保護電路中的針對正靜電的靜電保護操作。

圖6B說明了常見靜電保護電路中的針對負靜電的靜電保護操作。

圖6C說明了常見靜電保護電路中的通常操作。

圖7說明了作為參考例的靜電保護電路。

圖8是應用於圖6A至圖6C中所示的常見靜電保護電路的保護二極體的構造的橫截面圖。

圖9是圖示了在被安裝在圖5A至圖5C中所示的靜電保護電路上的靜電保護器件中的頻率與阻抗之間的關係的特性圖。

圖10是圖示了在被安裝在圖5A至圖5C圖示的靜電保護電路上的靜電保護器件中的電壓與電流之間的關係的特性圖。

具體實施方式

下面參照附圖詳細說明本發明的一些實施例。注意，以下面的順序給出說明。

1.第一實施例(正保護器件)

1-1構造

1-2操作(施加有正靜電時，正常時間)

2.第二實施例(使用正保護器件的輸入/輸出電路)

2-1構造

2-2操作(施加有正靜電時，正常時間)

3.第三實施例(負保護器件)

3-1構造

3-2操作(施加有負靜電時，正常時間)

4.第四實施例(使用負保護器件的輸入/輸出電路)

4-1構造

4-2操作(施加有負靜電時，正常時間)

5.第五實施例(含有正保護器件和負保護器件的靜電保護電路)

5-1構造

5-2施加有正靜電時的操作

5-3施加有負靜電時的操作

5-4正常時間內的操作

[靜電保護器件1的構造]

圖1A圖示了根據本發明第一實施例的靜電保護器件1的橫截面構造。此外，圖1B圖示了靜電保護器件1的平面構造。圖1A對應於沿著圖1B圖示的切割線IA-IA在箭頭方向上觀察到的橫截面。

靜電保護器件1用於保護被保護電路(例如半導體集成電路等)免受由於正靜電放電而造成的損害。靜電保護器件1具有SOI(絕緣體上矽)結構，其中，例如，半導體層20和柵極電極31依次堆疊在基體10上。

基體10具有這樣的構造：例如由氧化矽膜製成的薄埋入氧化膜12被設置在例如由單晶矽製成的支撐基板11上。半導體層20例如是由單晶矽製成的薄膜，並且包括器件形成區R1和圍繞著器件形成區R1的設置有器件分離層21的器件分離區R2。器件分離層21例如是由氧化矽膜(SiO2)製成的絕緣膜，並且例如利用STI(淺溝槽隔離)技術來形成。

在器件形成區R1中，依次布置有作為初級第一導電型雜質擴散層的P+陽極區22、本體區23、作為次級第一導電型雜質擴散層的P+電位傳輸區24以及與本體區23電分離的並且包含作為第二導電型雜質擴散層的N+陰極區25A的陰極區25。在本體區23的一部分中設置有成對的P型低水平摻雜漏極(PLDD)23A和23B。在器件形成區R1中，絕緣膜26被設置用來覆蓋P+陽極區22、本體區23、P+電位傳輸區24和包括N+陰極區25A在內的陰極區25的全部。然而，P+陽極區22的上表面的一部分和N+陰極區25A的上表面的一部分不被絕緣膜26覆蓋，並且分別連接至陽極電極33和陰極電極34。

柵極電極31被設置在本體區23上，絕緣膜26位於柵極電極31與本體區23之間。因此，絕緣膜26的被插入在本體區23與柵極電極31之間的部分起到柵極絕緣膜的作用。柵極電極31的兩側分別鄰接地設置有側壁間隔件32A和32B，且整個部件都覆蓋有絕緣膜35。注意，圖1B省略了絕緣膜26和絕緣膜35的圖示。

本體區23是N型阱，並且在堆疊平面內(在XY平面內)被P+陽極區22、P+電位傳輸區24和器件分離層21圍繞。換言之，本體區23的端面與P+陽極區22、P+電位傳輸區24和器件分離層21中的任何一者均接觸。此外，本體區23在厚度方向(Z軸方向)上插入在埋入氧化膜12與絕緣膜26之間。換言之，本體區23的下表面與埋入氧化膜12接觸，且本體區23的上表面與絕緣膜26接觸。

P+電位傳輸區24在堆疊平面內(在XY平面內)被本體區23、陰極區25和器件分離層21圍繞。換言之，P+電位傳輸區24的端面與本體區23、陰極區25和器件分離層21中的任何一者均接觸。此外，P+電位傳輸區24在厚度方向(Z軸方向)上被插入在埋入氧化膜12與絕緣膜26或任何其它絕緣膜(例如絕緣膜35)之間。換言之，P+電位傳輸區24的下表面與埋入氧化膜12接觸，且P+電位傳輸區24的上表面與絕緣膜26或任何其它絕緣膜(例如絕緣膜35)接觸。

在這樣的構造的情況下，本體區23和P+電位傳輸區24被與周圍隔離因而處於電開路狀態，即處於浮動狀態。注意，陰極區25通過P+電位傳輸區24、埋入氧化膜12和器件分離層21與本體區23電分離。

形成在本體區23的一部分中的成對的PLDD 23A和23B被定位為分別面對以其間插入有柵極電極31的方式設置的成對的側壁間隔件32A和32B。PLDD 23A和23B例如均是在形成柵極電極31後通過將P型雜質離子注入本體區23而形成的P–雜質擴散層。

P+陽極區22和P+電位傳輸區24均由P+雜質擴散層製成，並且在與柵極電極31的兩側相鄰接地形成側壁間隔件32A和32B之後，被共同地形成。

柵極電極31和N+陰極區25A(陰極電極34)例如可以連接到共同的配線，且可以具有共同的第一電位。另一方面，P+陽極區22(陽極電極33)具有不同於第一電位的第二電位。如本文中所用，例如，第一電位是電源電位或參考電位，且第二電位是信號電位。

[靜電保護器件1的操作]

靜電保護器件1起到正保護二極體的作用。換言之，柵極電極31和陰極電極34電連接以具有相同的參考電位，且靜電保護操作在正靜電施加於陽極電極33時開始。更加具體地，當柵極電極31具有參考電位時，柵極電極31正下方的本體區23(N型阱)在正靜電從外部施加於P+陽極區22時用作P+溝道層。因此，靜電電位通過用作P+溝道層的本體區23而被傳導到電開路的P+電位傳輸區24。P+電位傳輸區24(已經被傳導有靜電電位)與具有參考電位的陰極區25的結進入正向偏置狀態。因此，從P+陽極區22順序地通過用作P+溝道層的本體區23，P+電位傳輸區24與陰極區25的結，N+陰極區25A和陰極電極34以進行靜電放電。因此，靜電保護器件1在施加有正靜電時起到含有一個PN結的一階靜電保護二極體的作用。

接著給出在靜電保護器件1不起正保護二極體作用的截止狀態下，靜電保護器件1的操作的說明。換言之，該操作是在進行靜電放電之後的時候或在當陽極電極33和陰極電極34各自的電位被施加為使得靜電保護器件1不起正保護二極體作用的時候，靜電保護器件1的操作。在陰極電極34和柵極電極31均具有電源電位的情況下，當陽極電極33具有信號電位時，P+陽極區22也具有信號電位，且因此柵極電極31正下方的本體區23(N型阱)不用作溝道區。這是因為信號電位低於電源電位。因此，P+電位傳輸區24進入電開路狀態。此外，本體區23也是電開路的。因此，P+陽極區22與本體區23的結進入弱正向偏置狀態，且本體區23與P+電位傳輸區24的結進入弱反向偏置狀態。此外，P+電位傳輸區24與具有電源電位的N+陰極區25A的結也進入反向偏置狀態。因此，靜電保護器件1進入靜電保護器件1不起正保護二極體作用的截止狀態。因此，靜電保護器件1在截止狀態下處於P+陽極區22與本體區23的第一結、本體區23與P+電位傳輸區24的第二結和P+電位傳輸區24與陰極區25的第三結串聯連接的狀態。例如，這能夠使陽極電極33與陰極電極34之間的寄生電容減小到圖8所示的普通柵極二極體結構的該寄生電容的約三分之一。另一方面，如前所述，靜電保護器件1在施加有靜電時表現為含有一個PN結的一階靜電保護二極體，且因此以在三個PN結簡單地串聯連接的情況下的電壓的約三分之一進行靜電保護操作。

因此，根據本實施例的靜電保護器件1在施加有正靜電時起到經由合適路徑進行靜電放電的一階靜電保護二極體的作用，且在施加有正靜電以外的正常操作期間起到含有串聯連接的三個PN結的二極體的作用。因此，能夠在確保免受靜電放電影響的高保護能力的同時，通過減小正常操作期間的寄生電容來抑制阻抗(尤其是對高頻信號的阻抗)的降低，從而實現高隔離特性。此外，靜電保護器件1具有簡單的構造，且因此能夠通過下面的與一般的PMOS電晶體的程序類似的程序而被容易地製造。

[含有靜電保護器件1的輸入/輸出電路的構造]

圖2A和圖2B圖示了使用靜電保護器件1的輸入/輸出電路的示例。圖2A和圖2B圖示的輸入/輸出電路組成作為被保護電路的半導體集成電路(未圖示)的一部分。圖2A說明了使用靜電保護器件1的輸入/輸出電路的構造以及當正靜電施加於該輸入/輸出電路時的靜電保護器件1的靜電保護操作。此外，圖2B說明了使用靜電保護器件1的輸入/輸出電路的構造以及在含有該輸入/輸出電路的半導體集成電路的正常操作期間的靜電保護器件1的狀態。

在圖2A和圖2B所示的輸入/輸出電路中，靜電保護器件1的柵極電極31和陰極電極34連接到電源電位線LV，且靜電保護器件1的陽極電極33連接到信號電位線LS。用於將電源施加於半導體集成電路的焊盤Vdd連接至電源電位線LV，且用於供給半導體集成電路的輸入/輸出信號的焊盤RF連接至信號電位線LS。

[含有靜電保護器件1的輸入/輸出電路的操作]

在焊盤Vdd接地以使電源電位線LV具有參考電位的狀態下，當相對於參考電位的正靜電施加於焊盤RF時，靜電保護器件1開始靜電保護操作(圖2A)。當在焊盤Vdd接地且柵極電極31具有參考電位的情況下，正靜電從焊盤RF通過信號電位線LS施加於P+陽極區22時，柵極電極31正下方的本體區23(N型阱)用作P+溝道層。因此，靜電電位通過用作P+溝道層的本體區23而被傳導至電開路的P+電位傳輸區24。已經被傳導有靜電電位的P+電位傳輸區24與具有參考電位的陰極區25的結進入正向偏置狀態。因此，靜電放電從P+陽極區22順序地通過用作P+溝道層的本體區23、P+電位傳輸區24與陰極區25的結、N+陰極區25A和陰極電極34，最後到達具有參考電位的電源電位線LV。因此，靜電保護器件1在施加有正靜電時起到含有一個PN結的一階靜電保護二極體的作用。

接著參照圖2B給出以下情況的說明：在作為被保護電路的半導體集成電路(未圖示)的正常操作期間，電源電位施加於焊盤Vdd且信號電位施加於焊盤RF。在這種情況下，電源電位經由電源電位線LV施加於陰極電極34和柵極電極31，且陽極電極33能夠從焊盤RF經由信號電位線LS而具有信號電位。這也使P+陽極區22具有信號電位，且因此柵極電極31正下方的本體區23(N型阱)不用作溝道區。這是因為信號電位低於電源電位。因此，P+電位傳輸區24進入電開路狀態。此外，本體區23也是電開路的。因此，P+陽極區22與本體區23(N型阱)的結進入弱正向偏置狀態，且本體區23(N型阱)與P+電位傳輸區24的結進入弱反向偏置狀態。此外，P+電位傳輸區24與具有電源電位的陰極區25的結也進入反向偏置狀態。因此，靜電保護器件1進入靜電保護器件1不起正保護二極體作用的截止狀態。因此，在截止狀態下的靜電保護器件1處於P+陽極區22與本體區23的第一結、本體區23與P+電位傳輸區24的第二結和P+電位傳輸區24與陰極區25的第三結串聯連接的狀態。例如，這能夠使陽極電極33與陰極電極34之間的寄生電容減小到圖8所示的普通柵極二極體結構的該寄生電容的約三分之一。

因此，根據本實施例的含有靜電保護器件1的輸入/輸出電路在施加有正靜電時起到經由合適路徑進行靜電放電的一階靜電保護二極體的作用，且在施加有正靜電以外的正常操作期間起到含有串聯連接的三個PN結的二極體的作用。因此，能夠在確保免受靜電放電影響的高保護能力的同時，通過減小正常操作期間的寄生電容來抑制尤其是對高頻信號的阻抗的降低，從而實現高隔離特性。

[靜電保護器件2的構造]

圖3圖示了根據本發明第三實施例的靜電保護器件2的橫截面構造。靜電保護器件2用於保護被保護電路(例如半導體集成電路等)免受由於負靜電放電而造成的損害。在下面，主要給出與上面第一實施例所述的靜電保護器件1的不同之處的說明。將相同的附圖標記分配給與靜電保護器件1的組件重複的組件，且在適當的地方省略對重複組件的說明。

在靜電保護器件2的器件形成區R1中，依次布置有作為初級第一導電型雜質擴散層的N+陰極區42、作為P型阱的本體區43、作為次級第一導電型雜質擴散層的N+電位傳輸區44以及與本體區43電分離的並且包含作為第二導電型雜質擴散層的P+陽極區45的陽極區45。成對的N型低水平摻雜漏極(NLDD)43A和43B被設置在本體區43的一部分中。在器件形成區R1中，絕緣膜26被設置用來覆蓋N+陰極區42、本體區43、N+電位傳輸區44和含有P+陽極區45A的陽極區45的全部。然而，N+陰極區42的上表面的一部分和P+陽極區45A的上表面的一部分不被絕緣膜26覆蓋，並且分別連接至陰極電極53和陽極電極54。

靜電保護器件2還包括柵極電極61。柵極電極61被設置在本體區43上，柵極電極61與本體區43之間插入有絕緣膜26。因此，絕緣膜26被插入在本體區43與柵極電極61之間的部分起到柵極絕緣膜的作用。柵極電極61的兩側分別鄰接地設置有側壁間隔件62A和62B，且整個柵極部件都覆蓋有絕緣膜35。

本體區43是P型阱，並且在堆疊平面內(在XY平面內)被N+陰極區42、N+電位傳輸區44和器件分離層21圍繞。換言之，本體區43的端面與N+陰極區42、N+電位傳輸區44和器件分離層21中的任何一者均接觸。此外，本體區43在厚度方向(Z軸方向)上被插入在埋入氧化膜12與絕緣膜26之間。換言之，本體區43的下表面與埋入氧化膜12接觸，且本體區43的上表面與絕緣膜26接觸。

N+電位傳輸區44在堆疊平面內(在XY平面內)被本體區43、陽極區45和器件分離層21圍繞。換言之，N+電位傳輸區44的端面與本體區43、陽極區45和器件分離層21中的任何一者均接觸。此外，N+電位傳輸區44在厚度方向(Z軸方向)上被插入在埋入氧化膜12與絕緣膜26之間。換言之，N+電位傳輸區44的下表面與埋入氧化膜12接觸，且N+電位傳輸區44的上表面與絕緣膜26接觸。

在這樣的構造的情況下，本體區43和N+電位傳輸區44被與周圍隔離因而處於電開路狀態，即處於浮動狀態。注意，陽極區45通過N+電位傳輸區44、埋入氧化膜12和器件分離層21而與本體區43電分離。

形成在本體區43的一部分中的成對的NLDD 43A和43B被定位為分別面對以中間插入有柵極電極61的方式而設置的成對的側壁間隔件62A和62B。NLDD 43A和43B例如均是在形成柵極電極61後通過將N型雜質離子注入本體區43而形成的N–雜質擴散層。

N+陰極區42和N+電位傳輸區44均由N+雜質擴散層製成，並且在柵極電極61的兩側分別鄰接地形成側壁間隔件62A和62B之後被共同地形成。

柵極電極61和P+陽極區45A(陽極電極54)例如可以連接至共同的配線，且可以具有共同的第一電位。另一方面，N+陰極區42(陰極電極53)具有不同於第一電位的第二電位。如本文中所用，例如，第一電位是電源電位或參考電位，且第二電位是信號電位。

[靜電保護器件2的操作]

靜電保護器件2起到負保護二極體的作用。換言之，柵極電極61和陽極電極54電連接以具有相同的參考電位，且靜電保護操作在負靜電施加於陰極電極53時開始。更加具體地，當柵極電極61具有參考電位時，柵極電極61正下方的本體區43(P型阱)在負靜電施加於N+陰極區42時用作N+溝道層。因此，靜電電位通過用作N+溝道層的本體區43而被傳導到電開路的N+電位傳輸區44。已經被傳導有靜電電位的N+電位傳輸區44與具有參考電位的陽極區45的結進入正向偏置狀態。因此，從N+陰極區42順序地通過用作N+溝道層的本體區43、N+電位傳輸區44與陽極區45的結、P+陽極區45A和陽極電極54以進行靜電放電。因此，靜電保護器件2在施加有負靜電時起到含有一個PN結的一階靜電保護二極體的作用。

接著給出在靜電保護器件2不起負保護二極體作用的截止狀態下，靜電保護器件2的操作的說明。換言之，該操作是在進行靜電放電之後的時候或在當陽極電極54和陰極電極53各自的電位被施加為使得靜電保護器件2不起負保護二極體作用的時候，靜電保護器件2的操作。在陽極電極54和柵極電極61均具有參考電位的情況下，當陰極電極53具有信號電位時，N+陰極區42也具有信號電位，且因此柵極電極61正下方的本體區43(P型阱)不用作溝道區。這是因為信號電位高於參考電位。因此，N+電位傳輸區44進入電開路狀態。此外，本體區43也是電開路的。因此，N+陰極區42與本體區43的結進入反向偏置狀態，且本體區43與N+電位傳輸區44的結進入弱正向偏置狀態。此外，N+電位傳輸區44與具有參考電位的陽極區45的結也進入反向偏置狀態。因此，靜電保護器件2進入靜電保護器件2不起負保護二極體作用的截止狀態。因此，在截止狀態下的靜電保護器件2處於N+陰極區42與本體區43的第一結、本體區43與N+電位傳輸區44的第二結以及N+電位傳輸區44與陽極區45的第三結串聯連接的狀態。例如，這能夠使陰極電極53與陽極電極54之間的寄生電容減小至圖8中所示的普通柵極二極體結構的該寄生電容的約三分之一。

因此，根據本實施例的靜電保護器件2在施加有負靜電時起到經由合適路徑進行靜電放電的一階靜電保護二極體的作用，且在施加有負靜電以外的正常操作期間起到含有串聯連接的三個PN結的二極體的作用。因此，可以在確保免受靜電放電的影響的高保護能力的同時，通過減小正常操作期間的寄生電容來抑制尤其是對高頻信號的阻抗的降低，從而實現高隔離特性。

[含有靜電保護器件2的輸入/輸出電路的構造]

圖4A和圖4B圖示了使用靜電保護器件2的輸入/輸出電路的示例。圖4A和圖4B圖示的輸入/輸出電路組成作為被保護電路的半導體集成電路(未圖示)的一部分。圖4A說明了使用靜電保護器件2的輸入/輸出電路的構造以及負靜電施加於該輸入/輸出電路時的靜電保護器件2的靜電保護操作。此外，圖4B說明了使用靜電保護器件2的輸入/輸出電路的構造以及含有該輸入/輸出電路的半導體集成電路的正常操作期間的靜電保護器件2的狀態。

在圖4A和圖4B圖示的輸入/輸出電路中，靜電保護器件2的柵極電極61和陽極電極54連接至參考電位線LR，且靜電保護器件2的陰極電極53連接到信號電位線LS。用於使半導體集成電路接地的焊盤Vss連接至參考電位線LR，且用於供給半導體集成電路的輸入/輸出信號的焊盤RF連接至信號電位線LS。

[含有靜電保護器件2的輸入/輸出電路的操作]

在焊盤Vss接地以使參考電位線LR具有參考電位的狀態下，當相對於參考電位的負靜電施加於焊盤RF時，靜電保護器件2開始靜電保護操作(圖4A)。當在柵極電極61具有參考電位的情況下，負靜電從焊盤RF通過信號電位線LS施加於N+陰極區42時，柵極電極61正下方的本體區43(P型阱)用作N+溝道層。因此，靜電電位通過用作N+溝道層的本體區43而被傳導到電開路的N+電位傳輸區44。已經被傳導有靜電電位的N+電位傳輸區44與具有參考電位的陽極區45的結進入正向偏置狀態。因此，靜電放電從P+陽極區45A順序地通過陽極區45與N+電位傳輸區44的結、用作N+溝道層的本體區43、N+陰極區42和陰極電極53，最後到達具有信號電位的信號電位線LS。因此，靜電保護器件2在施加有負靜電時起到含有一個PN結的一階靜電保護二極體的作用。

接著參照圖4B給出以下情況的說明：在作為被保護電路的半導體集成電路(未圖示)的正常操作期間，焊盤Vss接地且信號電位施加於焊盤RF。在這種情況下，參考電位經由參考電位線LR施加於陽極電極54和柵極電極61，且陰極電極53被允許經由信號電位線LS而具有信號電位。這也使N+陰極區42具有信號電位，且因此柵極電極61正下方的本體區43(P型阱)不用作溝道區。這是因為信號電位高於參考電位。因此，N+電位傳輸區44進入電開路狀態。此外，本體區43也是電開路的。因此，N+陰極區42與本體區43(P型阱)的結進入反向偏置狀態，且本體區43(P型阱)與N+電位傳輸區44的結進入弱正向偏置狀態。此外，N+電位傳輸區44與具有參考電位的陽極區45的結進入反向偏置狀態。因此，靜電保護器件2進入靜電保護器件2不起負保護二極體作用的截止狀態。因此，靜電保護器件2在截止狀態下處於N+陰極區42與本體區43的第一結、本體區43與N+電位傳輸區44的第二結和N+電位傳輸區44與陽極區45的第三結串聯連接的狀態。例如，這能夠使陰極電極53與陽極電極54之間的寄生電容減小至如圖8所示的普通柵極二極體結構的寄生電容的約三分之一。

因此，根據本實施例的含有靜電保護器件2的輸入/輸出電路在施加有負靜電時起到經由合適路徑進行靜電放電的一階靜電保護二極體的作用，且在施加有負靜電以外的正常操作期間起到含有串聯連接的三個PN結的二極體的作用。因此，可以在確保免受靜電放電的高保護能力的同時，通過減小正常操作期間的寄生電容來抑制尤其是對高頻信號的阻抗的降低，從而實現高隔離特性。

[含有靜電保護器件1和靜電保護器件2的靜電保護電路的構造]

圖5A至圖5C圖示了設置有含有靜電保護器件1和靜電保護器件2的輸入/輸出電路的靜電保護電路的示例。圖5A至圖5C圖示的靜電保護電路例如均在同一基體10上設置有含有靜電保護器件1和靜電保護器件2的輸入/輸出電路C1，以及作為被保護電路的半導體集成電路C2(內部電路)。

圖5A說明了根據本實施例的靜電保護電路的構造以及在正靜電施加於靜電保護電路的輸入/輸出電路C1的情況下的靜電保護操作。此外，圖5B說明了根據本實施例的靜電保護電路的構造以及在負靜電施加於靜電保護電路的輸入/輸出電路C1的情況下的靜電保護操作。此外，圖5C說明了根據本實施例的靜電保護電路的構造以及在靜電保護電路的半導體集成電路C2的正常操作期間的靜電保護器件1和2的狀態。

[靜電保護電路的構造]

如圖5A至圖5C所示，靜電保護電路中的輸入/輸出電路C1具有這樣的構造：第一實施例所述的靜電保護器件1的柵極電極31和陰極電極34連接到電源電位線LV。另一方面，靜電保護器件1的陽極電極33連接到信號電位線LS。用於將電源施加於半導體集成電路C2的焊盤Vdd連接到電源電位線LV，且用於供給半導體集成電路C2的輸入/輸出信號的焊盤RF連接到信號電位線LS。

輸入/輸出電路C1還具有這樣的構造：第三實施例所述的靜電保護器件2的柵極電極61和陽極電極54連接到參考電位線LR，且靜電保護器件2的陰極電極53連接到信號電位線LS。用於使半導體集成電路C2接地的焊盤Vss連接到參考電位線LR。

半導體集成電路C2例如連接至輸入/輸出電路C1中的信號電位線LS的與焊盤RF相對的端部。

[靜電保護電路的操作]

當焊盤Vdd接地以使電源電位線LV具有參考電位且相對於參考電位的正靜電施加於焊盤RF時，靜電保護器件1開始對於半導體集成電路C2的靜電保護操作(圖5A)。對於正靜電的靜電保護操作與前述的第一和第二實施例一樣。靜電保護器件1起到含有P+電位傳輸區24與陰極區25的結的一階靜電保護二極體的作用。

因此，當靜電保護器件1進行對於正靜電的靜電放電時，另一個靜電保護器件2處於前文中的第三和第四實施例所述的截止狀態。因此，當焊盤Vss接地以使參考電位線LR具有參考電位且相對於參考電位的負靜電施加於焊盤RF時，靜電保護器件2開始對於半導體集成電路C2的靜電保護操作(圖5B)。對於負靜電的靜電保護操作與前述的第三和第四實施例一樣。靜電保護器件2起到含有N+電位傳輸區44與陽極區45的結的一階靜電保護二極體的作用。因此，當靜電保護器件2進行對於負靜電的靜電放電時，另一個靜電保護器件1處於前文中第一和第二實施例所述的截止狀態。

如至此所述，靜電保護電路包括靜電保護器件1和靜電保護器件2，從而在既施加有正靜電又施加有負靜電時能夠進行對於半導體集成電路C2的合適保護操作。

與此相反，當半導體集成電路C2在正常操作下時，靜電保護器件1和靜電保護器件2均處於截止狀態(圖5C)。換言之，靜電保護器件1處於前文中的第一和第二實施例所述的截止狀態，且靜電保護器件2處於前文中的第三和第四實施例所述的截止狀態。因此，在正常操作下，靜電保護器件1和靜電保護器件2均起到含有串聯連接的三個PN結的二極體的作用。靜電保護器件1和靜電保護器件2能夠通過減小自身的寄生電容來抑制尤其是高頻信號的阻抗的降低，從而實現高隔離特性。

[一般的靜電保護電路]

圖6A至圖6C說明了由使用二極體作為靜電保護器件的一般的靜電保護電路進行的靜電保護操作的示例。如圖6A至圖6C所示，作為一般的靜電保護電路，靜電保護電路預期含有輸入/輸出電路C101和半導體集成電路C102。正保護二極體101插入在電源電位線LV與信號電位線LS之間，正保護二極體101的陽極端子連接到信號電位線LS且正保護二極體101的陰極端子連接到電源電位線LV。此外，負保護二極體102插入在信號電位線LS與參考電位線LR之間，負保護二極體102的陽極端子連接到參考電位線LR且負保護二極體102的陰極端子連接到信號電位線LS。焊盤RF連接到信號電位線LS的一端，且半導體集成電路C102連接到信號電位線LS的另一端。

如圖6A所示，當電源電位線LV的電位用作參考電位且相對於參考電位的正靜電施加於連接至信號電位線LS的焊盤RF時，正保護二極體101在正向方向上操作。因此，靜電從信號電位線LS經由正保護二極體101被放電到電源電位線LV。此外，如圖6B所示，當參考電位線LR用作參考電位且相對於參考電位的負靜電施加於連接至信號電位線LS的焊盤RF時，負保護二極體102在正向方向上操作。因此，靜電從參考電位線LR經由負保護二極體102被放電到信號電位線LS。因此，正保護二極體和負保護二極體分別對於具有正極性的靜電和具有負極性的靜電在正向方向上操作以進行靜電放電，從而能夠保護內部電路。

相比之下，集成電路(IC)的正常操作具有電源電位Vdd>信號電位Vrf>參考電位Vss的關係，且因此反向偏置既施加於正保護二極體101又施加於負保護二極體102以使它們截止(圖6C)。因此，電源電位線LV、信號電位線LS和參考電位線LR彼此電分離，且IC操作所需的電源電位和信號被施加於內部電路(未圖示)。

然而，隨著要被處理的RF信號的頻率越高，越需要特別注意負保護二極體的寄生電容對RF特性的影響。換言之，從是否能夠防止高頻信號的洩漏(是否能夠實現隔離)的角度來確定保護二極體的寄生電容的容許值。這是因為隨著被處理的信號的頻率越高且隨著保護二極體具有的寄生電容越大，阻抗下降得越多以使隔離性能劣化。當阻抗下降以使RF信號洩漏至參考電位線LR時，發生信號傳輸損失和信號波形畸變。因此，試圖減小保護二極體的尺寸從而減小寄生電容以便不犧牲RF特性。然而，伴隨著尺寸減小，抗靜電性會降低並且對內部電路的保護能力會降低，從而難以既實現抗靜電性又實現RF特性。

前述的PTL 1試圖解決既實現抗靜電性又實現RF特性的問題。具體地，PTL 1公開了多階正保護二極體101n和多階負保護二極體102n串聯連接，如圖7所示。在通常的IC操作下，所述保護二極體能夠被認為是電容。因此，以多階的方式連接多個保護二極體能夠實現：減小電容；抑制阻抗(尤其是對高頻信號的阻抗)的降低；且提高隔離特性。然而，從靜電保護抗性的角度，為了在施加有靜電時使例如n階保護二極體導通，n階保護二極體的導通電壓是n×Von，其中，Von表示一個保護二極體的導通電壓。這意味著：即使當施加有靜電時，直至電壓達到n×Von時才進行靜電放電。當Vt1表示靜電放電開始電壓時，Vt1＝Von適用於一階保護二極體的情況而Vt1＝n×Von適用於n階保護二極體的情況。因此，緊接著靜電放電開始之後，點A(圖7)的電位也從Von增大到n×Von。此外，當Ron表示一階保護二極體的導通狀態期間的電阻時，n×Ron適用於n階二極體的情況。當It2表示在達到要求的抗靜電性的靜電放電期間流至保護二極體的電流時，如下地表示點A的電位V：

V＝n·Von+It2×n·Ron＝n(Von+It2·Ron)

(在一階保護二極體的情況下，V＝Von+It2·Ron)。

點A的電位因n階保護二極體而增大，很可能造成保護內部電路的能力的降低，造成超過例如組成圖7所示的內部電路的MOS電晶體的柵極耐受電壓這樣的破壞。因此，即使靜電保護器件本身的抗靜電性能夠得到確保，保護內部電路的能力也降低，並且隨著信號具有的頻率越高，也越難以既實現保護內部器件的能力又實現RF特性。

這裡，給出能夠用於前述的圖6A至圖6C和圖7圖示的靜電保護電路的一般的保護二極體的結構的說明。圖8圖示了使用SOI基板的一般的所謂柵控(Gated)二極體的橫截面結構圖。柵控二極體形成在被器件分離區圍繞的半導體層上。在二極體中，半導體層120被設置在基體110上，在基體110中，埋入氧化膜112形成在支撐基板111上。在半導體層120的器件形成區R101中，在面內方向上依次布置有N+雜質擴散層122、本體區123和P+雜質擴散層124。器件分離層121被設置在圍繞器件形成區R101的器件分離區R102中。柵極電極131形成在本體區123上，絕緣膜126形成在柵極電極131與本體區123之間以覆蓋半導體層120的一部分。當圖8圖示的保護二極體用作圖6A至圖6C和圖7中的靜電保護電路的正保護二極體時，P+雜質擴散層124連接至信號電位線LS且N+雜質擴散層122連接至電源電位線LV。柵極電極131連接至信號電位線LS或電源電位線LV。

當電源電位線LV用作參考電位以將相對於參考電位的正靜電施加於信號電位線LS時，如上所述的連接使得本體區123與N+雜質擴散層122的結能夠在正保護二極體中被正向偏置以使正保護二極體在正向方向上操作，從而進行靜電放電。

與此相反，當圖8圖示的保護二極體用作圖6A至圖6C和圖7中的靜電保護電路的負保護二極體時，P+雜質擴散層124連接至參考電位線LR且N+雜質擴散層122連接至信號電位線LS。柵極電極131連接至參考電位線LR或信號電位線LS。

當參考電位線LR用作參考電位以將相對於參考電位的負靜電施加於信號電位線LS時，如上所述的連接使得本體區123與N+雜質擴散層122的結能夠在負保護二極體中被正向偏置以使正保護二極體在正向方向上操作，從而進行靜電放電。

因此，如上所述，即使靜電保護器件本身的抗靜電性能夠得到確保，但保護內部電路的能力降低，並且隨著信號具有的頻率越高，也越難以既實現保護內部器件的能力又實現RF特性。

前面提到的PTL 2試圖解決既獲得保護內部器件的能力又獲得RF特性的問題。PTL 2公開了：通過單獨設置的控制電路來控制柵極電極的電位以使保護二極體在靜電放電的操作期間起到在Vt1＝Von情況下操作的一階二極體的作用，並且使保護二極體在正常IC操作期間起到串聯連接的二階二極體的作用。然而，由於單獨設置控制電路而造成的面積增大所導致的尺寸增加是不可避免的。此外，PTL 2公開了：參考電位線與被保護電位線之間的靜電保護二極體在正向方向上連接，且因此IC操作期間的洩漏電流的增大也被認為是不可避免的。

與之相反，根據本發明的靜電保護電路在總體構造的小型化方面是有利的。此外，能夠實現諸如保護被保護電路的能力、抗靜電性和RF特性等優越性能。這是因為靜電保護器件1和2在靜電保護操作期間均起到一階保護二極體的作用，而靜電保護器件1和2在半導體集成電路C2的正常操作期間均起到被施加有反向偏置的三階保護二極體的作用。根據本發明的靜電保護器件1和2，陽極與陰極之間的寄生電容是圖8所示的一般的保護二極體的寄生電容的三分之一，且也能夠說，對於RF信號的隔離特性是約三倍，或者例如，如圖9的特性圖所示，阻抗是約三倍。在圖9中，橫軸表示RF頻率且縱軸表示阻抗。此外，圖中的黑色圓形符號「●」表示本發明的靜電保護器件1和2的特性，且圖中的白色圓形符號「○」表示圖8圖示的一般的保護二極體的特性。可替代地，假設本發明的靜電保護器件1和2均具有與圖8所示的一般的保護二極體的寄生電容等同的寄生電容，那麼本發明的靜電保護器件1和2的電流能力是一般的保護二極體的電流能力的約三倍，例如，如圖10所示。在圖10中，橫軸表示電壓Vf且縱軸表示電流If。此外，圖中的黑色方形符號「■」表示本發明的靜電保護器件1和2的特性且圖中的黑色菱形符號「◆」表示圖8所示的一般的保護二極體的特性。因此，既實現RF特性又實現抗靜電性。

儘管至此已經參照一些實施例說明了本發明，但是本發明決不限於前面的實施例，且各種變型例是可行的。

儘管在前面的實施例中已經給出了例如靜電保護器件具有SOI結構的情況的說明，但是本發明決不限於此。例如，靜電保護器件也可以具有SOS(藍寶石上矽)結構。在這種情況下，藍寶石基板可以用於替代支撐基板11和埋入氧化膜12。

此外，本發明決不限於包括前面實施例所述的所有部件的方案。

注意，本說明書所述的效果只是圖示性的且是非限制性的，且可以是上述效果以外的效果。注意，本發明可以具有下面的構造。

(1)

一種靜電保護器件，其包括：

絕緣體；

半導體層，所述半導體層形成在所述絕緣體上且包括器件形成區和器件分離區，

所述器件形成區具有依次布置的初級第一導電型雜質擴散層、本體區、次級第一導電型雜質擴散層和第二導電型區域，所述第二導電型區域包括與所述本體區電分離的第二導電型雜質擴散層，

所述器件分離區包括圍繞所述器件形成區的器件分離層；和

柵極電極，所述柵極電極被設置在所述本體區上，所述柵極電極與所述本體區之間插入有絕緣膜。

(2)

根據(1)所述的靜電保護器件，其中，

所述柵極電極和所述第二導電型雜質擴散層具有共同的第一電位，且

所述初級第一導電型雜質擴散層具有第二電位。

(3)

根據(2)所述的靜電保護器件，其中，

所述第一電位是電源電位或參考電位，且

所述第二電位是信號電位。

(4)

根據(1)至(3)中任一項所述的靜電保護器件，其中，所述本體區在面內方向上被所述初級第一導電型雜質擴散層、所述次級第一導電型雜質擴散層和所述器件分離層圍繞，且在厚度方向上被插入在所述絕緣體與所述絕緣膜之間。

(5)

根據(1)至(4)中任一項所述的靜電保護器件，其中，所述次級第一導電型雜質擴散層在面內方向上被所述本體區、所述第二導電型區域和所述器件分離層圍繞，且在厚度方向上被插入在所述絕緣體與所述絕緣膜或任何其它絕緣膜之間。

(6)

根據(1)至(5)中任一項所述的靜電保護器件，其中，

所述初級第一導電型雜質擴散層和所述次級第一導電型雜質擴散層均是P型雜質擴散層，且

所述第二導電型雜質擴散層是N型雜質擴散層。

(7)

根據(6)所述的靜電保護器件，其中，

所述柵極電極和所述第二導電型雜質擴散層具有共同的電源電位，且

所述初級第一導電型雜質擴散層具有信號電位。

(8)

根據(6)或(7)所述的靜電保護器件，其中，

所述初級第一導電型雜質擴散層連接至陽極電極，且

所述第二導電型雜質擴散層連接至陰極電極。

(9)

根據(1)至(5)中任一項所述的靜電保護器件，其中，

所述初級第一導電型雜質擴散層和所述次級第一導電型雜質擴散層均是N型雜質擴散層，且

所述第二導電型雜質擴散層是P型雜質擴散層。

(10)

根據(9)所述的靜電保護器件，其中，

所述柵極電極和所述第二導電型雜質擴散層具有共同的參考電位，且

所述初級第一導電型雜質擴散層具有信號電位。

(11)

根據(9)或(10)所述的靜電保護器件，其中，

所述初級第一導電型雜質擴散層連接至陰極電極，且

所述第二導電型雜質擴散層連接至陽極電極。

(12)

根據(1)至(11)中任一項所述的靜電保護器件，其中，所述絕緣體是SOI結構中的埋入氧化膜或SOS結構中的藍寶石基板。

(13)

一種靜電保護電路，其包括：

絕緣體；和

均形成在所述絕緣體上的靜電保護器件和半導體集成電路，所述靜電保護器件包括半導體層和柵極電極，所述半導體層具有器件形成區和器件分離區，

所述器件形成區具有依次布置的初級第一導電型雜質擴散層、本體區、次級第一導電型雜質擴散層和第二導電型區域，所述第二導電型區域包括與所述本體區電分離的第二導電型雜質擴散層，

所述器件分離區包括圍繞所述器件形成區的器件分離層，

所述柵極電極被設置在所述本體區上，所述柵極電極與所述本體區之間插入有絕緣膜，且

所述半導體集成電路被設置在所述半導體層中。

(14)

一種靜電保護電路，其包括：

絕緣體；

半導體層，所述半導體層包括形成在所述絕緣體上的第一靜電保護器件、第二靜電保護器件和半導體集成電路；

電源電位線；

信號電位線；和

參考電位線，

所述第一靜電保護器件具有依次布置在器件形成區中的初級第一導電型雜質擴散層、第一本體區、次級第一導電型雜質擴散層和第二導電型區域，所述第二導電型區域包括與所述第一本體區電分離的第二導電型雜質擴散層，且第一柵極電極被設置在所述第一本體區上，所述第一柵極電極與所述第一本體區之間插入有第一絕緣膜，並且所述第一靜電保護器件連接到所述電源電位線和所述信號電位線，且

所述第二靜電保護器件具有依次布置在所述器件形成區中的初級第二導電型雜質擴散層、第二本體區、次級第二導電型雜質擴散層和第一導電型區域，所述第一導電型區域包括與所述第二本體區電分離的第一導電型雜質擴散層，且第二柵極電極被布置在所述第二本體區上，所述第二柵極電極與所述第二本體區之間插入有第二絕緣膜，並且所述第二靜電保護器件連接至所述參考電位線和所述信號電位線。

(15)

根據(14)所述的靜電保護電路，其中，

所述第一柵極電極和所述第二導電型雜質擴散層連接到所述電源電位線，

所述初級第一導電型雜質擴散層和所述初級第二導電型雜質擴散層連接到所述信號電位線，且

所述第二柵極電極和所述第一導電型雜質擴散層連接到所述參考電位線。

本申請基於且主張享有於2014年7月25日向日本專利局提交的第2014-152225號日本專利申請的優先權的權益，並且將該日本專利申請的全部內容以引用的方式併入本文。

本領域技術人員應當理解，依據設計要求和其他因素，可以在本發明隨附的權利要求或其等同物的範圍內進行各種修改、組合、次組合以及改變。