半導體結構的形成方法
2023-06-01 10:25:36 3
半導體結構的形成方法
【專利摘要】一種半導體結構的形成方法，包括：提供襯底，所述襯底表面具有掩膜層，所述掩膜層暴露出部分襯底表面；以所述掩膜層為掩膜，刻蝕部分襯底，在所述襯底內形成開口，相鄰開口之間的襯底形成鰭部；在所述開口內形成填充滿所述開口的介質層；採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部，使所述介質層的表面低於鰭部的頂部表面，並使所述鰭部的側壁相對於襯底表面傾斜，且所述鰭部的頂部尺寸小於底部尺寸。所述形成半導體結構的方法簡單，所形成的半導體結構尺寸精確易控，由所述半導體結構形成的鰭式場效應管性能改善。
【專利說明】 半導體結構的形成方法
【技術領域】
[0001]本發明涉及半導體製造【技術領域】，尤其涉及一種半導體結構的形成方法。
【背景技術】
[0002]隨著半導體製造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。電晶體作為最基本的半導體器件目前正被廣泛應用，因此隨著半導體器件的元件密度和集成度的提高，平面電晶體的柵極尺寸也越來越短，傳統的平面電晶體對溝道電流的控制能力變弱，產生短溝道效應，產生漏電流，最終影響半導體器件的電學性倉泛。
[0003]為了克服電晶體的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應電晶體(Fin FET)，請參考圖1，圖1是現有技術的鰭式場效應管的立體結構示意圖，包括:半導體襯底10 ;位於所述半導體襯底10上凸出的鰭部14 ;覆蓋所述半導體襯底10表面以及鰭部14側壁的一部分的介質層11，所述介質層11的表面低於所述鰭部14的頂部；橫跨所述鰭部14的頂部和側壁的柵極結構12，所述柵極結構12包括:柵介質層、位於所述柵介質層表面的柵電極、以及位於柵電極層和柵介質層兩側的側牆。需要說明的是，對於鰭式場效應管，鰭部14的頂部以及兩側的側壁與柵極結構12相接觸的部分成為溝道區，有利於增大驅動電流，改善器件性能。
[0004]然而，隨著工藝節點的縮小，形成所述鰭式場效應管的工藝難度提高，導致所形成的鰭式場效應管性能下降。
【發明內容】
[0005]本發明解決的問題是提供一種半導體結構的形成方法，改善所形成的鰭式場效應管的性能。
[0006]為解決上述問題，本發明提供一種半導體結構的形成方法，包括:提供襯底，所述襯底表面具有掩膜層，所述掩膜層暴露出部分襯底表面；以所述掩膜層為掩膜，刻蝕部分襯底，在所述襯底內形成開口，相鄰開口之間的襯底形成鰭部；在所述開口內形成填充滿所述開口的介質層；採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部，使所述介質層的表面低於鰭部的頂部表面，並使所述鰭部的側壁相對於襯底表面傾斜，且所述鰭部的頂部尺寸小於底部尺寸。
[0007]可選的，在採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部之後，所述鰭部側壁與襯底表面之間的角度為70度?85度。
[0008]可選的，所述回刻蝕部分所述介質層和部分鰭部的工藝為幹法刻蝕工藝或溼法刻蝕工藝。
[0009]可選的，所述幹法刻蝕工藝包括:氣體包括氟基氣體和氧基氣體，氣壓為2毫託?200毫託，功率為100瓦?1000瓦，偏置電壓為O伏?500伏。
[0010]可選的，所述溼法刻蝕工藝的刻蝕液包括氫氟酸溶液和氧化溶液，所述氧化溶液包括臭氧的水溶液、SPM、雙氧水中的一種或多種組合；其中，在所述氫氟酸溶液回刻介質層的同時，所述氧化溶液對曝露出的鰭部表面進行氧化，所述氫氟酸溶液去除所述被氧化的鰭部表面，從而形成頂部尺寸小於底部尺寸的鰭部。。
[0011]可選的，所述掩膜層的形成工藝包括多重圖形化工藝。
[0012]可選的，所述多重圖形化工藝包括自對準雙重圖形化掩膜工藝、或雙重曝光工藝。
[0013]可選的，所述襯底為體襯底。
[0014]可選的，所述襯底包括半導體基底、以及位於所述半導體基底表面的半導體層，所述半導體層通過選擇性外延沉積工藝形成於所述基底表面。
[0015]可選的，所述鰭部的形成工藝為:以所述掩膜層為掩膜，刻蝕所述半導體層直至暴露出半導體基底為止，在半導體層內形成開口，相鄰開口之間的半導體層形成鰭部，所述鰭部位於半導體基底表面。
[0016]可選的，所述介質層的形成工藝為:採用沉積工藝在開口內以及掩膜層表面形成填充滿開口的介質薄膜；採用拋光工藝去除高於掩膜層表面的介質薄膜。
[0017]可選的，還包括:在採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部之後，去除所述掩膜層；在去除所述掩膜層之後，在所述鰭部表面形成柵極結構，所述柵極結構橫跨於所述鰭部的側壁和頂部表面，所述柵極結構包括:柵介質層、位於柵介質層表面的柵電極層、以及位於柵介質層和柵電極層兩側的側壁。
[0018]可選的，所述柵介質層的材料為氧化矽，所述柵電極層的材料為多晶矽。
[0019]可選的，所述柵極結構的形成方法包括:在所述鰭部的側壁和頂部表面形成柵介質薄膜；在所述柵介質薄膜表面形成柵電極薄膜；刻蝕部分柵電極薄膜和柵介質薄膜，直至暴露出鰭部的側壁和頂部表面，形成柵電極層和柵介質層；在柵電極層和柵介質層兩側的鰭部側壁和頂部表面形成側牆。
[0020]可選的，在形成側牆之後，採用離子注入工藝在所述柵極結構兩側的鰭部內形成源區和漏區。
[0021]可選的，所述柵介質層的材料為高K介質材料，所述柵電極層的材料為金屬。
[0022]可選的，所述柵極結構的形成方法包括:在所述鰭部的側壁和頂部表面形成偽柵極薄膜；刻蝕部分偽柵極薄膜，直至暴露出鰭部的側壁和頂部表面，形成偽柵極層；在偽柵極薄膜兩側的鰭部側壁和頂部表面形成側牆；在介質層和鰭部表面形成絕緣層，所述絕緣層的表面與偽柵極層的表面齊平；去除所述偽柵極層，在絕緣層內形成溝槽；在所述溝槽內形成柵介質層；在柵介質層表面形成柵電極層。
[0023]可選的，還包括:在形成側牆之後，形成絕緣層之前，採用離子注入工藝在所述柵極結構兩側的鰭部內形成源區和漏區。
[0024]與現有技術相比，本發明的技術方案具有以下優點:
[0025]所述回刻蝕工藝能夠在減少介質層厚度的同時，對鰭部的側壁進行刻蝕，從而使所述鰭部的側壁相對於襯底表面傾斜，減少介質層厚度和使鰭部的側壁傾斜能夠在同一工藝步驟中完成，能夠簡化鰭式場效應管的形成工藝。由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，在後續形成柵極結構時，不易在鰭部的側壁表面殘留柵介質層和柵電極層的材料，因此所形成的鰭式場效應管的性能穩定。而且，由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，使相鄰鰭部之間的開口頂部尺寸大於底部尺寸，則後續在用於形成柵極結構的材料容易進入所述溝槽底部，且所述用於形成柵極結構的材料不易在溝槽頂部的側壁表面堆積，使形成於鰭部側壁和頂部表面的柵極結構尺寸均勻，從而保證了所形成的鰭式場效應電晶體的性能良好。
[0026]進一步，回刻蝕部分所述介質層和部分鰭部的工藝為幹法刻蝕工藝，所述幹法刻蝕工藝的氣體包括氟基氣體和氧基氣體，因此所述幹法刻蝕工藝刻蝕介質層的速率與刻蝕鰭部的速率之間的刻蝕選擇比較低，所述幹法刻蝕工藝能夠同時對介質層和鰭部進行刻蝕，從而在減小介質層厚度的同時，刻蝕所述鰭部被裸露出的側壁，而且，越靠近鰭部頂部的側壁越早被暴露，則受到刻蝕的時間越長，從而能夠使幹法刻蝕後的鰭部側壁相對於襯底表面傾斜。
[0027]進一步，回刻蝕部分所述介質層和部分鰭部的工藝為溼法刻蝕工藝，所述溼法刻蝕工藝的刻蝕液包括氫氟酸和臭氧，因此所述溼法刻蝕工藝刻蝕介質層的速率與刻蝕鰭部的速率之間的刻蝕選擇比較低，所述溼法刻蝕工藝能夠同時對介質層和鰭部進行刻蝕，從而在減小介質層厚度的同時，能夠對所述鰭部被裸露的側壁表面進行刻蝕，而且，越靠近鰭部頂部的側壁越早被暴露且受到刻蝕的時間越長，從而能夠使溼法刻蝕後的鰭部側壁相對於襯底表面傾斜。
【專利附圖】
【附圖說明】
[0028]圖1是現有技術的鰭式場效應管的立體結構示意圖；
[0029]圖2至圖9是本發明實施例的半導體結構的形成過程的剖面結構示意圖。
【具體實施方式】
[0030]如【背景技術】所述，現有技術形成鰭式場效應管的工藝難度較高，所形成的鰭式場效應管性能不良。
[0031]隨著工藝節點的縮小，所述鰭部的尺寸以及相鄰鰭部之間的距離也相應縮小，導致形成於鰭部的側壁和頂部表面的柵介質層和柵電極層的質量變差。請繼續參考圖1，現有技術在鰭部表面形成柵極結構的方法包括:採用沉積工藝在介質層11表面、以及鰭部14的側壁和頂部表面形成柵介質薄膜；在所述柵介質薄膜表面形成柵電極薄膜；採用各向異性的幹法刻蝕工藝刻蝕部分柵電極薄膜和柵介質薄膜直至暴露出鰭部14的頂部和側壁表面、以及介質層11表面，形成橫跨於所述鰭部14表面的柵介質層、以及柵介質層表面的柵電極層；採用沉積工藝在介質層11表面、鰭部14的側壁和頂部表面、柵介質層和柵電極層表面形成側牆薄膜；採用會回刻蝕工藝刻蝕所述側牆薄膜，直至暴露出介質層11表面、鰭部14的側壁和頂部表面，在柵介質層和柵電極層兩側形成側牆。
[0032]然而，在現有技術中，鰭部往往通過對體襯底(Bulk Wafer)或絕緣體上半導體(SOI, Semiconductor On Insulator)襯底進行各向異性的幹法刻蝕而形成,所形成的鰭部的側壁垂直於襯底表面。當採用各向異性的幹法刻蝕工藝刻蝕柵電極薄膜和柵介質薄膜，以形成柵介質層和柵電極層時，由於鰭部的側壁垂直於襯底表面，受到投影效應(ShadowEffect)的影響，容易在鰭部的側壁表面殘留柵介質薄膜、柵電極薄膜的材料，導致所形成的鰭式場效應管容易發生漏電，使所述鰭式場效應管的性能不穩定。
[0033]其次，隨著工藝節點的縮小，相鄰鰭部之間構成的溝槽的深寬比(AR，AspectRat1)也相應增大，當採用沉積工藝形成柵介質薄膜和柵電極薄膜時，所述柵介質薄膜或所述柵電極薄膜的材料難以進入所述溝槽底部，容易使形成於介質層表面、或形成於鰭部靠近介質層的部分側壁表面的柵介質薄膜或柵電極薄膜厚度較薄，而位於靠近鰭部頂部的部分側壁表面的柵介質薄膜或電極薄膜厚度較厚，導致所形成的柵介質層或柵電極層厚度不均勻。此外，當需要形成如圖1所示的柵極結構，則所述柵電極薄膜需要填充滿鰭部之間的溝槽，當所述溝槽的深寬比較大時，由於柵介質薄膜或柵電極薄膜的材料容易在溝槽頂部的側壁表面堆積，使溝槽過早閉合，導致所形成的柵電極薄膜內還容易形成空隙(void)。因此，現有技術使所形成鰭式場效應管性能不穩定。
[0034]為了解決上述問題，本發明提出了一種半導體結構的形成方法，包括:提供襯底，所述襯底表面具有掩膜層，所述掩膜層暴露出部分襯底表面；以所述掩膜層為掩膜，刻蝕部分襯底，在所述襯底內形成開口，相鄰開口之間的襯底形成鰭部；在所述開口底部的表面形成介質層，所述介質層的表面與所述掩膜層的表面齊平；採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部，使所述介質層的表面低於鰭部的頂部表面，並使所述鰭部的側壁相對於襯底表面傾斜，且所述鰭部的頂部尺寸小於底部尺寸。所述回刻蝕工藝能夠在減少介質層厚度的同時，對鰭部的側壁進行刻蝕，從而使所述鰭部的側壁相對於襯底表面傾斜，減少介質層厚度和使鰭部的側壁傾斜能夠在同一工藝步驟中完成，能夠簡化鰭式場效應管的形成工藝。由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，在後續形成柵極結構時，不易在鰭部的側壁表面殘留柵介質層和柵電極層的材料，因此所形成的鰭式場效應管的性能穩定。而且，由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，使相鄰鰭部之間的開口頂部尺寸大於底部尺寸，則後續在用於形成柵極結構的材料容易進入所述溝槽底部，且所述用於形成柵極結構的材料不易在溝槽頂部的側壁表面堆積，使形成於鰭部側壁和頂部表面的柵極結構尺寸均勻，從而保證了所形成的鰭式場效應電晶體的性能良好。
[0035]為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0036]圖2至圖9是本發明實施例的半導體結構的形成過程的剖面結構示意圖。
[0037]請參考圖2，提供襯底200，所述襯底200表面具有掩膜層201，所述掩膜層201暴露出部分襯底200表面。
[0038]所述襯底200為後續工藝提供了工作平臺。本實施例中，所述襯底200為體襯底(Bulk Wafer)，所述體襯底包括矽襯底、鍺襯底、矽鍺襯底或碳化矽襯底，後續通過刻蝕部分所述體襯底形成鰭部。所述體襯底的價格低廉，使用所述體襯底有利於降低工藝成本；而且，直接通過刻蝕所述體襯底形成鰭部能夠使工藝簡化。採用體襯底形成鰭部之後,需要在相鄰鰭部之間的開口內形成介質層，且所述介質層的表面低於鰭部頂部表面，所述介質層用於隔離相鄰鰭部。
[0039]在另一實施例中，所述襯底包括半導體基底、以及形成於所述半導體基底表面的半導體層。所述半導體基底包括矽襯底、矽鍺襯底、碳化矽襯底、絕緣體上矽襯底、絕緣體上鍺襯底、玻璃襯底或II1-V族化合物襯底，例如氮化鎵襯底或砷化鎵襯底等，所述半導體基底的選擇不受限制，能夠選取適於工藝需求或易於集成的半導體基底。所述半導體層的材料為矽、鍺、碳化矽或矽鍺，所述半導體層的形成工藝為選擇性外延沉積工藝，後續通過刻蝕所述半導體層以形成鰭部，則所形成的鰭部的材料不受限制，能夠滿足特定的工藝需求，且所述半導體層的厚度能夠控制，從而控制所形成的鰭部的高度。當通過刻蝕所述半導體層形成鰭部之後，需要在半導體基底表面形成介質層，所述介質層的表面低於鰭部的頂部，所述介質層用於隔離相鄰鰭部。
[0040]所述掩膜層201的材料為氧化矽、氮化矽、氮氧化矽或無定形碳。由於後續在以所述掩膜層201為掩膜形成鰭部之後，需要縮小所述掩膜層201的尺寸，以便於後續能夠以縮小尺寸的掩膜層為掩膜，採用具有方向性的刻蝕工藝對鰭部暴露出的表面進行刻蝕，使鰭部的側壁相對於襯底200表面傾斜，因此需要保證在後續縮小尺寸的掩膜層201仍舊具有足夠厚度以進行具有方向性的刻蝕工藝；本實施例中，所述掩膜層201的厚度為10納米?50納米。
[0041]所述掩膜層201的形成工藝包括多重圖形化工藝，採用所述多重圖形化工藝能夠在保證所形成的掩膜層201的尺寸精確度的情況下，使所述掩膜層201的尺寸、以及相鄰掩膜層201之間的距離縮小；因此後續形成的鰭部尺寸精確，且所述鰭部的尺寸、以及相鄰鰭部之間的距離縮小，有利於在保證所形成鰭式場效應管的性能穩定的情況下，進一步縮小器件尺寸、提高晶片集成度。所述多重圖形化工藝包括自對準多重圖形化掩膜工藝、或雙重曝光工藝；所述對準多重圖形化掩膜工藝包括自對準雙重圖形化(Self-aligned DoublePatterned, SaDP)工藝、自對準三重圖形化(Self-aligned Triple Patterned)工藝、或自對準四重圖形化(Self-aligned Double Double Patterned, SaDDP)工藝；所述雙重曝光工藝包括 LELE (Litho-Etch-Litho-Etch)工藝、或 LLE (Litho-Litho-Etch)工藝。
[0042]在一實施例中，所述掩膜層201的形成工藝為自對準雙重圖形化工藝，包括:在襯底200表面沉積犧牲薄膜；在所述犧牲薄膜表面形成圖形化的光刻膠層；以所述光刻膠層為掩膜，刻蝕所述犧牲薄膜直至暴露出襯底200表面為止，形成犧牲層，並去除光刻膠層；在襯底200和犧牲層表面沉積掩膜薄膜；回刻蝕所述掩膜薄膜直至暴露出犧牲層和襯底200表面為止，在犧牲層兩側的襯底200表面形成掩膜層201 ;在回刻蝕工藝之後，去除犧牲層。
[0043]在另一實施例中，所述掩膜層201的形成工藝為LELE工藝，包括:在襯底200表面沉積掩膜薄膜；在所述掩膜薄膜表面形成圖形化的第一光刻膠層；以所述第一光刻膠層為掩膜，第一次刻蝕所述掩膜薄膜直至暴露出襯底200表面為止；在第一次刻蝕工藝之後，去除第一光刻膠層，並在襯底200表面和部分掩膜薄膜表面形成圖形化的第二光刻膠層，所述光刻膠層暴露出部分掩膜薄膜表面；以所述第二光刻膠層為掩膜，第二次刻蝕所述掩膜薄膜直至暴露出襯底200表面為止，形成掩膜層201 ;在形成掩膜層201之後，去除第二光刻膠層。
[0044]請參考圖3，以所述掩膜層201為掩膜，刻蝕部分襯底200，在所述襯底200內形成開口 202，相鄰開口 202之間的襯底形成鰭部203。
[0045]在本實施例中，所述襯底200為體襯底，所述鰭部的形成工藝為:以所述掩膜層201為掩膜，採用各向異性的幹法刻蝕工藝刻蝕所述體襯底，在所述體襯底內形成開口202，而相鄰開口 202之間的體襯底形成鰭部203。
[0046]本實施例中，所述體襯底為矽襯底，形成所述鰭部203的各向異性的幹法刻蝕工藝包括:刻蝕氣體包括氯氣和溴化氫中的一種或兩種組合，所述化氫的流量為200標準毫升/分鐘?800標準暈升/分鐘，氯氣的流量為20標準暈升/分鐘?100標準暈升/分鐘，此外刻蝕氣體中還包括惰性氣體，惰性氣體的流量為50標準毫升/分鐘?1000標準毫升/分鐘，刻蝕腔室的壓力為2暈託?200暈託，偏置電壓大於10伏，偏置功率大於100瓦。
[0047]在另一實施例中，所述襯底包括半導體基底、以及形成於所述半導體基底表面的半導體層，所述鰭部的形成工藝為:以所述掩膜層為掩膜，刻蝕所述半導體層直至暴露出半導體基底為止，在半導體層內形成開口，相鄰開口之間的半導體層形成鰭部，所述鰭部位於半導體基底表面。所述刻蝕半導體層的工藝為各向異性的幹法刻蝕工藝，刻蝕氣體以及氣體流量根據所述半導體層的具體材料而定，刻蝕腔室的壓力為2毫託?200毫託，偏置電壓大於10伏，偏置功率大於100瓦。所形成的鰭部高度即所述半導體層的厚度，因此所述鰭部的高度能夠通過形成所述半導體層的工藝精確控制，有利於使所形成的器件性能穩定。
[0048]需要說明的是，在形成鰭部203之後，能夠進行熱退火工藝，以消除鰭部203表面或內部的缺陷，使所形成的鰭式場效應管的溝道區性能良好，所述熱退火工藝的溫度為900攝氏度?1100攝氏度，退火氣體為氫氣或氦氣。
[0049]為了使鰭部203的底部的尺寸、以及相鄰鰭部203之間的開口 202底部的尺寸與掩膜層201所定義的圖形一致，以保證所形成的鰭部203的尺寸、以及相鄰鰭部203之間的距離精確，形成鰭部203的各向異性的幹法刻蝕工藝使鰭部203側壁相對於襯底200表面垂直。
[0050]然而，若鰭部203的側壁相對於襯底200表面垂直，當後續形成柵介質層和柵電極層之後，容易在鰭部203的側壁表面殘留柵介質薄膜、柵電極薄膜的材料。而且，隨著工藝節點的縮小，所述開口 202的深寬比相應增大，容易導致後續所形成的柵介質層或柵電極層厚度不均勻，甚至使柵電極層內產生空隙，導致所形成的器件性能不穩定。此外，由於工藝節點的縮小，所形成的鰭部203平行於襯底200表面方向的寬度尺寸也相應縮小，當所述鰭部203的側壁相對於襯底200表面垂直時，所述鰭部203的穩定性較差，容易在後續工藝中發生倒塌。
[0051]因此，後續工藝使所述鰭部203的側壁相對於襯底200表面傾斜，以改善所形成的鰭式場效應管的性能。
[0052]當所述襯底200為體襯底時，或所述襯底200包括半導體基底和半導體層時，在形成鰭部之後,需要在襯底200表面形成介質層，且所述介質層210的表面低於鰭部203的頂部，所述介質層210用於隔離相鄰鰭部203，並用於隔離後續形成的柵極結構和襯底200，使柵極結構僅與鰭部203的側壁和頂部表面接觸，即位於柵極結構底部的溝道區僅位於鰭部203內。因此，本實施例後續在回刻蝕以減薄介質層210厚度的同時，對鰭部203的側壁進行刻蝕，使回刻蝕工藝之後的鰭部203的側壁相對於襯底200表面傾斜。
[0053]請參考圖4，在所述開口 202 (如圖3所示)內形成填充滿所述開口 202的介質層210。
[0054]所述介質層210的形成工藝為:採用化學氣相沉積工藝在開口 202內以及掩膜層201表面形成填充滿開口 202的介質薄膜，所述介質薄膜的材料為氧化矽、氮化矽或氮氧化矽；採用化學機械拋光工藝去除高於掩膜層201表面的介質薄膜，形成介質層210。在本實施例中，所述介質層210的材料為氧化矽。
[0055]在經過拋光工藝之後，所述介質層210的表面平坦，相應的，後續經過回刻蝕工藝之後的介質層210表面也能夠保持平坦，則有利於後續形成於介質層210和鰭部203表面的柵極結構的尺寸精確易控。對於所需形成的鰭式場效應管來說，後續形成的柵極結構位於鰭部的頂部和部分側壁表面，位於柵極結構底部的鰭部內能夠形成溝道區，所形成的器件尺寸縮小而性能提高。
[0056]請參考圖5，採用回刻蝕工藝刻蝕部分所述介質層210和部分鰭部203，使所述介質層210的表面低於鰭部203的頂部表面，並使所述鰭部203的側壁相對於襯底200表面傾斜，且所述鰭部203的頂部尺寸小於底部尺寸。
[0057]所述回刻蝕工藝用於減薄所述介質層210的厚度，使回刻蝕後的介質層210的表面低於鰭部203表面，使後續形成的柵極結構能夠位於鰭部203的側壁和頂部表面。所述回刻蝕工藝在刻蝕部分介質層210的同時，還能夠對鰭部203的側壁進行刻蝕，使所述鰭部203側壁相對於襯底200表面傾斜；。本實施例中，所述鰭部203側壁與襯底200表面之間的角度為70度?85度。所述回刻蝕工藝為溼法刻蝕工藝或幹法刻蝕工藝。
[0058]本實施例中，所述回刻蝕部分所述介質層210和部分鰭部203的工藝為溼法刻蝕工藝。由於所述介質層210的材料為氧化矽，所述溼法刻蝕工藝的刻蝕液包括氫氟酸溶液和氧化溶液。其中，所述氫氟酸溶液用於對氧化矽進行刻蝕，即能夠對所述介質層210進行刻蝕；在所述氫氟酸溶液中，水和氫氟酸的體積比為100:1?1000:1,溫度為20攝氏度?50攝氏度。所述氧化溶液用於在鰭部203的側壁表面形成氧化矽層，所形成的氧化矽層能夠被氫氟酸溶液刻蝕去除，從而實現在所述溼法刻蝕過程中對鰭部210的側壁進行刻蝕，在所述臭氧的水溶液中，臭氧的質量濃度範圍為20ppm?lOOppm，溫度為20攝氏度?50攝氏度。此外，除了採用臭氧的水溶液在鰭部203的側壁表面形成氧化矽層，還能夠採用SPM(硫酸和雙氧水的混合溶液)或雙氧水對鰭部203的側壁進行氧化。在所述氫氟酸溶液回刻介質層210的同時，所述氧化溶液對曝露出的鰭部203表面進行氧化，所述氫氟酸溶液去除所述被氧化的鰭部203表面，從而形成頂部尺寸小於底部尺寸的鰭部203。
[0059]具體的，在所述溼法刻蝕工藝過程中，氫氟酸溶液逐漸減薄介質層210的厚度，並逐漸暴露出鰭部203的側壁表面；而所述氧化溶液能夠對所述鰭部203被暴露的表面進行氧化，消耗鰭部203被暴露表面的部分材料以形成氧化娃層,所述氧化娃層同樣能夠被氫氟酸溶液去除，從而實現對鰭部203的側壁進行刻蝕。而且，由於氫氟酸溶液逐漸減薄介質層210，因此，鰭部203的側壁自頂部向底部逐漸被暴露出，而越靠近鰭部203頂部的側壁表面被暴露的越早，則越靠近鰭部203頂部的側壁表面被氧化溶液氧化的厚度越多，因此越靠近鰭部203頂部的側壁被刻蝕的厚度越多，從而能夠在回刻蝕介質層210至所需厚度的同時，使鰭部203的側壁能夠相對於襯底200表面傾斜，且鰭部203頂部的尺寸小於底部的尺寸。
[0060]在本實施例中，掩膜層201的材料為氮化矽，所述溼法刻蝕工藝對掩膜層201的刻蝕速率較低，因此所述溼法刻蝕工藝不會小所述掩膜層201的尺寸。此外，所述鰭部203相對於襯底200表面傾斜的角度能夠通過控制刻蝕液中氫氟酸溶液的濃度、氧化溶液的濃度、氫氟酸溶液和氧化溶液的比例、以及刻蝕時間進行精確控制，因此在所述溼法刻蝕工藝之後，所述鰭部203的頂部尺寸精確，且鰭部203相對於襯底200表面傾斜的角度精確。
[0061]需要說明的是，在所述溼法刻蝕過程中，所述氫氟酸溶液和氧化溶液同時通入進行刻蝕。此外，還能夠首先通入氫氟酸溶液直至暴露部分鰭部203的側壁，再通入氧化溶液對鰭部203暴露出的側壁進行氧化，之後繼續依次重複通入氫氟酸溶液和氧化溶液若干次，直至介質層210達到縮小厚度，且鰭部203的側壁相對於襯底200表面傾斜。
[0062]在另一實施例中，請參考圖9，所述回刻蝕部分所述介質層210和部分鰭部203的工藝為幹法刻蝕工藝。
[0063]所述幹法刻蝕工藝包括:氣體包括氟基氣體和氧基氣體，氣壓為2毫託?200毫託，功率為100瓦?1000瓦，偏置電壓為O伏?500伏，。其中，所述氟基氣體包括碳氟氣體，例如CF4、CHF3、C4F8、CH2F2中的一種或多種，所述氟基氣體用於在掩膜層201和鰭部203被暴露出的側壁表面形成聚合物層；氧基氣體包括氧氣；此外，所述幹法刻蝕工藝中的氣體還包括用於刻蝕鰭部203的氣體、以及載氣；所述用於刻蝕鰭部203的氣體包括溴化氫(當鰭部203的材料為矽時)，從而能夠使刻蝕介質層210的速率與刻蝕鰭部203的速率之間的刻蝕選擇比較小；所述載氣包括氬氣。
[0064]隨著刻蝕工藝的進行，所述介質層210受到刻蝕氣體的轟擊而逐漸減薄，隨著是介質層210的厚度減小，所述掩膜層201和鰭部203的側壁被逐漸暴露出，而所述氟基氣體能夠在所述掩膜層201和鰭部203被暴露出的側壁表面形成聚合物層。
[0065]在所述幹法刻蝕過程中，由於氧氣能夠消耗聚合物層，氧氣的等離子體向掩膜層201表面繼續轟擊，能夠使掩膜層201和鰭部203側壁表面的聚合物層自掩膜層201表面至鰭部203底部逐漸被去除，使掩膜層201和鰭部203側壁表面自掩膜層201表面至鰭部203底部逐漸被暴露，而掩膜層201和鰭部203暴露出的表面會受到氣體轟擊，從而使掩膜層201和鰭部203的側壁表面被刻蝕。因此越靠近鰭部203頂部的表面暴露出的時間越長，則被刻蝕時間越長，被刻蝕量越大，從而能夠使所形成鰭部203的側壁相對於襯底200表面傾斜。本實施例中，由於掩膜層201的側壁首先受到轟擊，因此所述掩膜層201的側壁與鰭部203的側壁保持齊平，所述掩膜層201的側壁也相對於襯底200表面傾斜。
[0066]在所述幹法刻蝕工藝中，能夠通過調節刻蝕氣體之間的比例、刻蝕氣體的等離子體的轟擊角度、刻蝕腔內的氣壓、以及偏置電壓和偏置功率等參數能夠精確控制所形成的鰭部203側壁與襯底200表面之間的角度。而且，所述鰭部203的頂部尺寸也能夠通過調整所述幹法刻蝕工藝的參數精確控制，因此，經過所述具有方向性的刻蝕工藝之後，所述鰭部203的頂部尺寸也能保證精確。具體的，通過調節碳氟氣體和氧氣的比例，能夠控制所形成的控制所形成的鰭部203側壁與襯底200表面之間的角度。本實施例中,刻蝕氣體的單位體積內，氧原子摩爾量與氟離子摩爾量之間的比值為0.05?0.5，能夠使刻蝕後的鰭部203側壁與襯底200表面的角度為70度?85度。
[0067]此外，還能夠通過控制氣體轟擊的方向、刻蝕腔的氣壓、或偏置電壓，也能控制所形成的鰭部203的側壁相對於襯底200表面傾斜。
[0068]請參考圖6，在採用回刻蝕工藝刻蝕部分所述介質層210和部分鰭部203之後，去除所述掩膜層201 (如圖5或圖9所示);在去除所述掩膜層201之後，在所述介質層210表面、以及鰭部203的側壁和頂部表面形成柵介質薄膜204 ;在所述柵介質薄膜204表面形成柵電極薄膜205。
[0069]在本實施例中，所述柵介質薄膜204的材料為氧化矽，所述柵電極薄膜的材料為多晶矽，所述柵介質薄膜204和柵電極薄膜205的形成工藝為化學氣相沉積工藝；在本實施例中，在採用化學氣相沉積工藝形成柵電極薄膜205之後，對所述柵電極薄膜205進行化學機械拋光工藝，使所述柵電極薄膜205表面平坦。
[0070]由於所形成的鰭部203的側壁相對於襯底200表面傾斜，且鰭部203的頂部尺寸小於底部尺寸，使相鄰鰭部203之間的開口 202 (如圖5所示)的頂部尺寸大於底部尺寸，則所述柵介質薄膜204或柵電極薄膜205的材料易於進入所述開口 202底部，且所述柵介質薄膜204或柵電極薄膜205的材料不易在開口 202頂部的側壁表面堆積，因此所形成的柵介質薄膜204或柵電極薄膜205的厚度均勻，從而保證了所形成的鰭式場效應電晶體的性能良好。在另一實施例中，所述柵電極薄膜需要填充滿所述開口，所述開口不易過早閉合，則所形成的柵電極薄膜內部緻密，有利於使所形成的器件性能改善。
[0071]在其他實施例中，後續形成的柵極結構為高K金屬柵極(HKMG)結構，則所述柵極結構的形成工藝為後柵工藝(Gate Last)，在當前步驟中，在介質層210表面、以及鰭部203的側壁和頂部表面沉積偽柵極薄膜，所述偽柵極薄膜包括多晶矽層。
[0072]請參考圖7和圖8，圖8是圖7沿AA』線方向的剖視圖，刻蝕部分柵電極薄膜205(如圖6所示)和柵介質薄膜204 (如圖6所示)，直至暴露出介質層210表面、以及鰭部203的側壁和頂部表面，形成柵電極層205a和柵介質層204a ;在所述柵電極層205a和柵介質層204a兩側的介質層210表面、以及鰭部203的側壁和頂部表面形成側牆206，即在所述鰭部203表面形成柵極結構(未標示)，所述柵極結構橫跨於所述鰭部203的側壁和頂部表面。
[0073]所述刻蝕柵電極薄膜205和柵介質薄膜204的工藝為各向異性的幹法刻蝕工藝，由於投影效應的影響，所述柵電極薄膜205或柵介質薄膜204的材料容易殘留在垂直於襯底200薄膜方向的表面上。而在本實施例中，由於鰭部203的側壁相對於襯底200表面傾斜，且鰭部203的頂部尺寸小於底部尺寸，因此在所述各向異性的幹法刻蝕工藝中，所述鰭部203側壁表面的柵電極薄膜205和柵介質薄膜204容易被去除，因此所形成的鰭式場效應管的性能穩定。
[0074]所述側牆206的材料為氧化矽、氮化矽、氮氧化矽中的一種或多種組合，所述側牆206的形成工藝包括:在所述柵電極層205a、柵介質層204a和鰭部203表面形成側牆薄膜；回刻蝕所述側牆薄膜直至暴露出柵電極層205a表面、以及鰭部203的側壁和頂部表面，在柵電極層205a和柵介質層204a兩側的鰭部203側壁和頂部表面形成側牆206。需要說明的是，在形成側牆206之後，採用離子注入工藝在所述柵極結構兩側的鰭部203內形成源區和漏區。
[0075]在另一實施例中，所述柵極結構需要形成高K金屬柵極結構，且在前序步驟中，在介質層表面、以及鰭部的側壁和頂部表面形成偽柵極薄膜，則刻蝕部分偽柵極薄膜，直至暴露出介質層表面、以及鰭部的側壁和頂部表面，形成偽柵極層，所述偽柵極層橫跨於鰭部的側壁和頂部表面；在所述偽柵極層兩側的介質層表面、以及鰭部的側壁和頂部表面形成側牆。之後再介質層表面、鰭部的側壁和頂部表面形成絕緣層，所述絕緣層的表面與偽柵極層的表面齊平；去除偽柵極層，在絕緣層內形成溝槽；在所述溝槽內形成高K介質層、以及位於高K介質層表面的金屬柵極層。需要說明的是，在形成側牆之後，形成絕緣層之前，採用離子注入工藝在所述柵極結構兩側的鰭部內形成源區和漏區。
[0076]本實施例中，所述回刻蝕工藝能夠在減少介質層厚度的同時，對鰭部的側壁進行刻蝕，從而使所述鰭部的側壁相對於襯底表面傾斜，減少介質層厚度和使鰭部的側壁傾斜能夠在同一工藝步驟中完成，能夠簡化鰭式場效應管的形成工藝。由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，在後續形成柵極結構時，不易在鰭部的側壁表面殘留柵介質層和柵電極層的材料，因此所形成的鰭式場效應管的性能穩定。而且，由於所形成的鰭部側壁相對於襯底表面傾斜，且鰭部的頂部尺寸小於底部尺寸，使相鄰鰭部之間的開口頂部尺寸大於底部尺寸，則後續在用於形成柵極結構的材料容易進入所述溝槽底部，且所述用於形成柵極結構的材料不易在溝槽頂部的側壁表面堆積，使形成於鰭部側壁和頂部表面的柵極結構尺寸均勻，從而保證了所形成的鰭式場效應電晶體的性能良好。
[0077]進一步，回刻蝕部分所述介質層和部分鰭部的工藝為幹法刻蝕工藝或是發刻蝕工藝；所述幹法刻蝕工藝的氣體包括氟基氣體和氧基氣體，因此所述幹法刻蝕工藝刻蝕介質層的速率與刻蝕鰭部的速率之間的刻蝕選擇比較低；所述溼法刻蝕工藝的刻蝕液包括氫氟酸和臭氧，因此所述溼法刻蝕工藝刻蝕介質層的速率與刻蝕鰭部的速率之間的刻蝕選擇比較低；所述回刻蝕工藝能夠同時對介質層和鰭部進行刻蝕，從而在減小介質層厚度的同時，刻蝕所述鰭部被裸露出的側壁，而且，越靠近鰭部頂部的側壁越早被暴露，則受到刻蝕的時間越長，從而能夠使幹法刻蝕後的鰭部側壁相對於襯底表面傾斜。
[0078]雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。
【權利要求】
1.一種半導體結構的形成方法，其特徵在於，包括: 提供襯底，所述襯底表面具有掩膜層，所述掩膜層暴露出部分襯底表面； 以所述掩膜層為掩膜，刻蝕部分襯底，在所述襯底內形成開口，相鄰開口之間的襯底形成鰭部； 在所述開口內形成填充滿所述開口的介質層； 採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部，使所述介質層的表面低於鰭部的頂部表面，並使所述鰭部的側壁相對於襯底表面傾斜，且所述鰭部的頂部尺寸小於底部尺寸。
2.如權利要求1所述半導體結構的形成方法，其特徵在於，在採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部之後，所述鰭部側壁與襯底表面之間的角度為70度?85度。
3.如權利要求1所述半導體結構的形成方法，其特徵在於，所述回刻蝕部分所述介質層和部分鰭部的工藝為幹法刻蝕工藝或溼法刻蝕工藝。
4.如權利要求3所述半導體結構的形成方法，其特徵在於，所述幹法刻蝕工藝包括:氣體包括氟基氣體和氧基氣體，氣壓為2毫託?200毫託,功率為100瓦?1000瓦，偏置電壓為O伏?500伏。
5.如權利要求3所述半導體結構的形成方法，其特徵在於，所述溼法刻蝕工藝的刻蝕液包括氫氟酸溶液和氧化溶液，所述氧化溶液包括臭氧的水溶液、SPM、雙氧水中的一種或多種組合；其中，在所述氫氟酸溶液回刻介質層的同時，所述氧化溶液對曝露出的鰭部表面進行氧化，所述氫氟酸溶液去除所述被氧化的鰭部表面，從而形成頂部尺寸小於底部尺寸的鰭部。
6.如權利要求1所述半導體結構的形成方法，其特徵在於，所述掩膜層的形成工藝包括多重圖形化工藝。
7.如權利要求6所述半導體結構的形成方法，其特徵在於，所述多重圖形化工藝包括自對準雙重圖形化掩膜工藝、或雙重曝光工藝。
8.如權利要求1所述半導體結構的形成方法，其特徵在於，所述襯底為體襯底。
9.如權利要求1所述半導體結構的形成方法，其特徵在於，所述襯底包括半導體基底、以及位於所述半導體基底表面的半導體層，所述半導體層通過選擇性外延沉積工藝形成於所述基底表面。
10.如權利要求9所述半導體結構的形成方法，其特徵在於，所述鰭部的形成工藝為:以所述掩膜層為掩膜，刻蝕所述半導體層直至暴露出半導體基底為止，在半導體層內形成開口，相鄰開口之間的半導體層形成鰭部，所述鰭部位於半導體基底表面。
11.如權利要求1所述半導體結構的形成方法，其特徵在於，所述介質層的形成工藝為:採用沉積工藝在開口內以及掩膜層表面形成填充滿開口的介質薄膜；採用拋光工藝去除高於掩膜層表面的介質薄膜。
12.如權利要求1所述半導體結構的形成方法，其特徵在於，還包括:在採用回刻蝕工藝刻蝕部分所述介質層和部分鰭部之後，去除所述掩膜層；在去除所述掩膜層之後，在所述鰭部表面形成柵極結構，所述柵極結構橫跨於所述鰭部的側壁和頂部表面，所述柵極結構包括:柵介質層、位於柵介質層表面的柵電極層、以及位於柵介質層和柵電極層兩側的側壁。
13.如權利要求12所述半導體結構的形成方法，其特徵在於，所述柵介質層的材料為氧化矽，所述柵電極層的材料為多晶矽。
14.如權利要求13所述半導體結構的形成方法，其特徵在於，所述柵極結構的形成方法包括:在所述鰭部的側壁和頂部表面形成柵介質薄膜；在所述柵介質薄膜表面形成柵電極薄膜；刻蝕部分柵電極薄膜和柵介質薄膜，直至暴露出鰭部的側壁和頂部表面，形成柵電極層和柵介質層；在柵電極層和柵介質層兩側的鰭部側壁和頂部表面形成側牆。
15.如權利要求14所述半導體結構的形成方法，其特徵在於，在形成側牆之後，採用離子注入工藝在所述柵極結構兩側的鰭部內形成源區和漏區。
16.如權利要求12所述半導體結構的形成方法，其特徵在於，所述柵介質層的材料為高K介質材料，所述柵電極層的材料為金屬。
17.如權利要求16所述半導體結構的形成方法，其特徵在於，所述柵極結構的形成方法包括:在所述鰭部的側壁和頂部表面形成偽柵極薄膜；刻蝕部分偽柵極薄膜，直至暴露出鰭部的側壁和頂部表面，形成偽柵極層；在偽柵極薄膜兩側的鰭部側壁和頂部表面形成側牆；在介質層和鰭部表面形成絕緣層，所述絕緣層的表面與偽柵極層的表面齊平；去除所述偽柵極層，在絕緣層內形成溝槽；在所述溝槽內形成柵介質層；在柵介質層表面形成柵電極層。
18.如權利要求17所述半導體結構的形成方法，其特徵在於，還包括:在形成側牆之後，形成絕緣層之前，採用離子注入工藝在所述柵極結構兩側的鰭部內形成源區和漏區。
【文檔編號】H01L21/336GK104425264SQ201310365614
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】張翼英, 何其暘 申請人:中芯國際集成電路製造(上海)有限公司