電流反饋運算放大器的製造方法

2023-06-01 10:11:21

電流反饋運算放大器的製造方法
【專利摘要】本發明涉及電流反饋運算放大器。公開了一種集成的、全差分、電流反饋跨導運算放大器電路。該電路可以被配置為類—AB、低阻抗的輸入級，被變頻、軌到軌的輸出級跟隨。在沒有消耗額外直流電源情況下，為提升該放大器的開環跨導增益，在該輸入級與增益增強級都使用相同的偏置電流，並且作為它的負載。該增益級可以直流或者交流耦合到放大器的輸入。在直流耦合的情況，輸出共模反饋迴路可以被用作在該放大器中提供合適的工作電壓。
【專利說明】電流反饋運算放大器
[0001] 優先權申請的援引併入
[0002] 在提交本申請的申請數據表（ADS)予以確定的任何與所有外國或國內優先權聲 明的申請，在此通過37CFR1. 57被援引併入。

【背景技術】
[0003] 運算放大器是廣為人知的構件。一類運算放大器被稱為電壓模式或者電壓反饋模 式運算放大器。電壓反饋運算放大器在高頻中具有局限性，主要涉及到輸入級的飽和與後 續的轉換速率的限制。


【發明內容】

[0004] 通過在運算放大器的輸入級採用不同的體系結構，它接收電流而不是電壓，設備 的總體高頻性能的較大改善得以實現。在這種情況下，該運算放大器被稱為電流反饋運算 放大器。
[0005] 實施例可以包括輸入級，包含電流鏡的電流電壓轉換器，包含具有共射極連接的 輸出電晶體的輸出級。缺點是，由於輸出電晶體的共射極連接而導致的受限的電壓輸出範 圍。通常，電流鏡只是重定向並合併從輸入級流出的電流，沒有任何放大。這能導致在電路 中比較大的功耗。
[0006] 克服了受限的輸出電壓範圍與較大功耗的缺點的電流反饋放大器的實施例被公 開。該電路具有差分輸入與輸出，並且可以使用CMOS或者雙極型集成電路技術實現。在一 個實施例中，該電路的輸入是一個類一AB、低阻抗級，它的偏置電流在其增益增強級被作為 負載連接以重新使用。增益增強級接收與主放大器相同的輸入信號，無論是直接使用還是 使用小型隔直電容，它在集成電路上不需要一個過大面積，並提供在放大器的開環跨阻抗 上的改善，而無需耗費額外的電源。該運算放大器的輸出部分由直接連接到輸入與增益增 強級的反相器組成，沒有使用額外電流鏡或者為了輸入信號路由與提取的摺疊共源共柵電 流。在低電壓CMOS實現中，正向偏壓可用於降低輸入電晶體的閾值電壓。所公開的電流反 饋運算放大器實施例可以在閉環結構或者更為複雜的電路中，例如集成高頻濾波器，用作 獨立的高頻放大器。
[0007] 從一個方面，一種包括運算放大器的裝置被公開。該運算放大器包括被配置在輸 入埠接收差分輸入電流並產生第一電壓信號的輸入級。差分電流對應於在非反相輸入節 點的第一輸入電流與反相輸入節點的第二輸入電流之間的差。輸入級包括第一輸入晶體 管、第二輸入電晶體、第三輸入電晶體與第四輸入電晶體。運算放大器還包括增益增強級， 增益增強級包括第一增益增強型電晶體、第二增益增強型電晶體、第三增益增強型電晶體 和第四增益增強型電晶體。第一、第三輸入電晶體與第三、第四增益增強型電晶體包括第一 半導體類型，並且第二、第四輸入電晶體與第一、第二增益增強型電晶體包括與第二半導體 類型互補的第二半導體類型。第一輸入電晶體的源極、第二輸入電晶體的源極、第二增益增 強型電晶體的柵極、第四增益增強型電晶體的柵極被運作地耦合到非反相輸入節點，第三 輸入電晶體的源極、第四輸入電晶體的源極、第一益增強型電晶體的柵極、第三輸入電晶體 的源極被運作地耦合到反相器輸入節點，使得增益增強型電晶體的柵極被交叉耦合到輸入 埠以提供與第一電壓信號同相的第二電壓信號。第一輸入電晶體的柵極與第三輸入晶體 管的柵極被運作地耦合到第一輸入級偏置電壓，並且第二輸入電晶體的柵極與第四輸入晶 體管的柵極被運作地耦合到第二輸入級偏置電壓。
[0008] 該裝置還包括第一尾部電晶體與第二尾部電晶體，與包括被配置為第一尾部晶體 管提供電壓的第一控制電路與被配置為第二尾部電晶體提供電壓的第二控制電路的共模 控制電路，並且其中通過本地共模負反饋，該共模控制電路被配置以控制第一與第二尾部 電晶體以偏置輸入級的直流工作電流。該裝置還包括被配置在輸入埠提供差分電壓的輸 出級。差分電壓對應於反相輸出節點的第一輸出電壓與非反相輸出節點的第二輸出電壓之 間差。該輸出級包括第一輸出電晶體、第二輸出電晶體、第三輸出電晶體、第四輸出電晶體； 其中，第一、第三輸出電晶體包括第一電晶體類型，並且第二、第四輸出電晶體包括第二、互 補電晶體類型。
[0009] 在一個實施例中，第一輸出電晶體的柵極被運作地耦合到第一控制電路的第一輸 出、第一增益增強型電晶體的漏極以及第一輸入電晶體的漏極。第二輸出電晶體的柵極被 運作地耦合到第二控制電路的第一輸出、第三增益增強型電晶體的漏極與第二輸入電晶體 的漏極，其中，第一輸出電晶體的漏極與第二輸出電晶體的漏極被運作地耦合到第一輸出 節點。
[0010] 在一個實施例中，第三輸出電晶體的柵極被運作地耦合到第一控制電路的第二輸 入、第二增益增強型電晶體的漏極以及第三輸入電晶體的漏極。第四輸出電晶體的柵極被 運作地耦合到第二控制電路的第二輸入、第四增益增強型電晶體的漏極、第四輸入電晶體 的漏極，並且第三輸出電晶體的漏極與第四輸出電晶體的漏極被運作地耦合到第二輸出節 點。
[0011] 第一控制電路包括第一對串聯共模電阻，它包括被配置提供第一輸出的第一端， 被配置提供第二輸出的第二端，以及被配置提供第一控制電路輸出的公共節點。第二控制 電路包括第二對串聯共模電阻，共模電阻包括被配置提供第一輸入的第一端，被配置提供 第二輸入的第二端與被配置提供第二控制電路輸出的公共節點。
[0012] 在一個實施例中，第一與第二輸出電晶體的直流漏電流約等於第一與第二輸入晶 體管的直流漏電流，並且第三與第四輸出電晶體的直流漏極電流約等於第三與第四輸入晶 體管的直流漏極電流。
[0013] 在一個實施例中，第一控制電路還包括第三共模電阻、第一電流源、第二電流源， 其中第一電流源的第一節點被耦合到第一尾部電晶體的柵極與第三共模電阻的第一端，其 中第三共模電阻的第二端被耦合到第一對共模電阻的公共節點與第二電流源的第一節點。 第二控制電路還包括第四共模電阻、第三電流源、第四電流源，其中第三電流源的第一節點 被耦合到第二尾部電晶體的柵極與第四共模電阻的第一端，其中第四共模電阻的第二端被 耦合到第二對共模電阻的公共節點與第四電流源的第一節點。流經第三與第四共模電阻的 電流在共模控制電路的輸入端電平漂移電壓以改變輸入級電晶體與增益增強型級電晶體 的漏極一源極淨空餘量。
[0014] 該共模控制還包括第三控制電路，第三控制電路包括運算跨導放大器與具有公共 節點的第三對共模串聯電阻，其中第三對共模電阻通過公共節點被運作地耦合到運算跨導 放大器的非反相輸入端，第三對的第一端被運作地耦合到該反相輸出節點，並且第三對第 二端被運作地耦合到該非反相輸出節點。該運算跨導放大器的反相輸入端被提供以共模參 考電壓，並且該運算跨導放大器的輸出端被耦合到第二尾部電晶體的漏極，並且其中該運 算跨導放大器被配置產生疊加到第二尾部電晶體直流漏極電流的輸出直流電流並且通過 增益增強級與該輸出級關閉負反饋迴路。
[0015] 增益增強級還包括第一增益增強電容、第二增益增強電容，以及包括耦合到第一 共模電阻對公共節點的公共節點的第一對增益增強串聯電阻。第一端被運作地耦合到第一 增益增強型電晶體的柵極，並且第二端被耦合到第二增益增強型電晶體的柵極，其中第一 增益增強型電晶體的柵極通過第一增益增強電容被交流耦合到反相輸入節點，並且其中第 二增益增強型電晶體的柵極通過第二增益增強電容被交流耦合非反相輸入節點。
[0016] 在一個實施例中，第一、第二、第三與第四輸入電晶體被偏置以減少電晶體的閾值 電壓，其中第一輸入電晶體的體二極體與第三輸入電晶體的體二極體被提供第一正體偏置 電壓，並且其中第二輸入電晶體的體二極體與第四輸入電晶體的體二極體被提供第二正體 偏置電壓。
[0017] 該裝置還包括被配置以產生第一輸入偏置電壓的偏壓發生器。該偏壓發生器包括 第一放大器、第一電流源、輸入複製電晶體、增益增強複製電晶體與尾部複製電晶體。該放 大器的反相輸入被耦合到輸入複製電晶體的源極，增益增強型複製電晶體的柵極以及電流 源的第一節點。增益增強型複製電晶體的漏極被耦合到輸入複製電晶體的漏極與尾部複製 電晶體的柵極。該放大器的非反相輸入被耦合到共模參考電壓。該放大器的輸出提供第一 輸入偏置電壓；並且輸入複製電晶體被配置複製輸入級的電晶體。
[0018] 該裝置還包括被配置產生第一偏置電壓的偏壓的偏壓發生器，其中該偏壓發生器 包括第一放大器、第一電流源、輸入複製電晶體與增益增強複製電晶體。該放大器的反相輸 入被耦合到輸入複製電晶體的源極與電流源的第一節點。增益增強型複製電晶體的漏極與 柵極被耦合到輸入複製電晶體的漏極。該放大器的非反相輸入耦合到共模參考電壓。放大 器的輸出端提供第一輸入偏置電壓，並且輸入複製電晶體的漏極電路複製了輸入級的漏極 電路。
[0019] 從另一方面，所公開的裝置包括運算放大器。該運算放大器包括被配置用以在輸 入埠接收差分輸入的輸入級並且提供第一電壓信號。差分電流對應於在非反相輸入節 點的第一輸入電流與反相輸入節點的第二輸入電流之間的差，其中輸入級包括第一輸入晶 體管、第二輸入電晶體、第三輸入電晶體與第四輸入電晶體。運算放大器還包括增益增強 級，它包括第一增益增強型電晶體、第二增益增強型電晶體、第三增益增強型電晶體與第四 增益增強型電晶體，其中第一、第三輸入電晶體與第三、第四增益增強型電晶體包括第一晶 體管類型，並且其中第二、第四輸入電晶體與第一、第二增益增強型包括第二電晶體類型。 進一步，第一輸入電晶體的發射極、第二輸入電晶體的發射極、第二增益增強型電晶體的基 極與第四增益增強型電晶體的基極被耦合到非反相輸入節點，並且第三輸入電晶體的發射 極、第四輸入電晶體的發射極、第一增益增強型電晶體的基極與第三增益增強型電晶體的 基極被耦合到反相輸入節點，使得增益增強型電晶體的基極被交叉耦合到輸入埠以提供 與第一電壓同相的第二電壓信號。第一輸入電晶體的基極與第三輸入電晶體的基極被耦合 到第一輸入級偏置電壓，並且第二輸入電晶體的基極與第四輸入電晶體的基極被耦合到第 二輸入級偏置電壓。
[0020] 該裝置還包括共模控制電路，它包括第一控制電路與第二模控制電路，被配置在 輸出埠提供差分電壓的輸出級。差分電壓對應於在反相輸出節點的第一輸出電壓與在非 反相輸出節點的第二輸出電壓之間的差。輸出級包括第一輸出電晶體、第二輸出電晶體、第 三輸出電晶體與第四輸出電晶體，其中第一、第三輸出電晶體包括第一電晶體類型並且第 二、第四輸出電晶體包括第二電晶體類型。
[0021] 該裝置還包括被配置以提供第一偏置輸入電壓的偏壓發生器。該偏壓發生器包括 第一放大器、第一電流源、輸入複製電晶體與增益增強複製電晶體。該放大器的反相輸入被 耦合到輸入複製電晶體的發射極與電流源的第一節點；增益增強型複製電晶體的源極與集 電極被耦合到輸入複製電晶體的集電極；並且該放大器的非反相輸出被耦合到共模參考電 壓。該放大器的輸出提供第一輸入偏置電壓，並且輸入複製電晶體複製輸入級的電晶體。
[0022] 從另一個方面，所公開的裝置包括運算放大器。該運算放大器包括在第一輸入節 點與第二輸入節點接收差分輸入電流信號的輸入級。輸入級被配置被偏置電流偏移，輸入 級的電晶體被配置在共柵極或者共基極結構工作。運算放大器還包括與輸入級串聯的負載 級，其中負載級被配置由與輸入級相同的偏置電流所偏置。負載級的電晶體被配置在共源 極或者共發射極結構工作，並且負載級的電晶體與輸入級的電晶體成結對並且被配置用作 輸入級的電晶體的負載。其中，一對包括第一半導體類型的第一電晶體和與第一半導體類 型互補的第二半導體類型的第二電晶體。第一電晶體的源極或者發射極被運作地耦合到第 一輸入節點，並且第二電晶體的柵極或者基極被運作地耦合到第二輸入節點。
[0023] 該裝置還包括被配置以產生輸出信號的輸出級，輸出級包括多個電晶體，其包括 第三電晶體，其中第三電晶體被配置在共源極或共發射極結構工作。第三電晶體是第一半 導體類型，其中第三電晶體的柵極或基極被運作地耦合到第一電晶體的源極與第二電晶體 的漏極，並且第三電晶體的漏極被配置驅動部分輸出信號。
[0024] 該裝置還包括被配置拉電流到負載級的第一尾部電晶體，被配置從負載級灌電流 的第二尾部電晶體，被配置偏置第一尾部電晶體與第二尾部電晶體以輸出信號的共模電壓 以控制差分輸出信號的共模電壓，其中輸出信號包括差分輸出信號。

【專利附圖】

【附圖說明】
[0025] 實現本發明的各種特徵的一般體系結構將參考附圖予以說明。所提供的附圖與相 關描述用於說明本發明的實施例，而不是限制本發明的範圍。整個附圖中，參考數字被重複 使用以表示被參考元素之間的對應關係。
[0026] 圖1是根據某些實施例，示出差分CMOS電流反饋運算放大器的示意圖。
[0027] 圖2是根據某些實施例，示出使用包括兩個電阻的共模控制電路的CMOS電流反饋 運算放大器的示意圖。
[0028] 圖3是根據某些實施例，示出可以被用在CMOS電流反饋運算放大器的共模控制電 路的實施例的示意圖。
[0029] 圖4是根據某些實施例，示出包括輸出共模反饋迴路的CMOS電流反饋運算放大器 的示意圖。
[0030] 圖5是根據某些實施例，示出包括交流耦合的增益增強級的CMOS電流反饋運算放 大器的示意圖。
[0031] 圖6是根據某些實施例，包括交流耦合的增益增強級與具有正體偏置輸入電晶體 的CMOS電流反饋運算放大器的示意圖。
[0032] 圖7是根據某些實施例，示出被CMOS電流反饋運算放大器的實施例使用的，產生 偏置電壓的CMOS偏置電路的示意圖。
[0033] 圖8是根據某些實施例，示出被CMOS電流反饋運算放大器的實施例使用的，產生 偏置電壓的另一個CMOS偏置電路的不意圖。
[0034] 圖9是比較有與沒有增益增強的電流反饋放大器的典型開環跨阻抗增益的示例 性圖表。
[0035] 圖10是根據某些實施例，示出在閉環、電壓放大器結構的電流反饋運算放大器的 示意圖。
[0036] 圖11示出在低增益、閉環的結構中，比較有與沒有增益增強的電流反饋放大器的 典型增益的示例性圖表。
[0037] 圖12示出在高增益、閉環結構中，有與沒有增益增強的電流反饋放大器的典型增 益的示例性圖表。
[0038] 圖13是根據某些實施例，示出包括交流耦合增益增強級的差分雙極型電流反饋 運算放大器的示意圖。
[0039] 圖14是根據某些實施例，示出被差分雙極型電流反饋運算放大器使用的，產生偏 置電壓的雙極型偏置電路的示意圖。

【具體實施方式】
[0040] 某些實施例的下列詳細描述介紹了本發明的特定實施例的各種說明。然而，本發 明可以體現在多種由權利要求所定義與涵蓋的不同方式。在本說明書中，參考附圖，其中相 同的參考數字表明相似的元素。
[0041] 圖1示出具有輸入埠 INP、INN與輸出埠 0UTN、0UTP的差分互補金屬氧化物半 導體電流反饋運算放大器的一個實施例。電流反饋放大器100包括輸入級102,兩個互補增 益增強級l〇4A、104B，兩個配置提供偏壓，互補共模控制電路106AU06B，偽差分輸出級108 與尾部電晶體M ro與MN(i。
[0042] 輸入級102包括分別由電壓V BIASP ^BIASN偏置的互補電晶體MP1A、MP1B與MN1A、M N1B。 在實施例中，輸入級102包括類AB輸入級。互補增益增強級104A、104B分別包括電晶體 MP2A、MP2B與MN2A、MN2B，它們的柵極被交叉耦合到放大器輸入INP與INN，並且在節點A、B、D與 E提供與輸入級102產生的電壓信號同相的額外電壓信號以提供增益增強。在一個實施例 中，流經增益增強級104A、104B的偏置電流與流經輸入級102的偏置電流相同，這有利地節 省了功耗。
[0043] 共模控制電路106A、106B分別在節點C與節點F提供與（VA+VB) /2與（VD+VE) /2相 關的電壓到尾部電晶體的柵極MP(I與MN(I，並且通過本地共模負反饋幫助尾部電晶體M P(I與 MN(I吸收輸入級102的直流工作電流。在一個實施例中，節點C與節點F的電壓分別約與 (V A+VB)/2、（VD+VE)/2成比例。最後，偽差分輸出級108包括兩個反相器，其中每個反相器分 別包含電晶體MP3A、MP3B與MN3A、MN3B。電晶體MP3A、MP3BMN3A、MN3B 與它們正確選擇的偏置電 流，使用普通的處理技術，電晶體MP3A、MP3B與MN3A、MN3B可以工作在飽和區。例如，120納米的 CMOS工藝，65納米的CMOS工藝與類似工藝，使用VDD供給電源電壓，例如，約1.2V。在一個 實施例中，CMOS實現包括提供小的電晶體閾值電壓的隔離阱技術。然而，所公開的原理與 優點也適用於不採用隔離阱技術的實施例。
[0044] 運算放大器100被配置分別在反相與非反相輸入埠 INN、INP，接收差分電流輸 入iin，並且在非反相與反相輸出埠 OUTP、0UTN，產生差分輸出電壓信號Vwt+、Vwt_。在一 個實施例中，電晶體包括具有柵極、漏極、源極與被耦合到源極的體終端的增強型場效應晶 體管（FETs)。例如，這些場效應管可以採用CMOS工藝來製造。
[0045] 在輸入級102,電晶體MN1A的源極與體電晶體被耦合到M P1A的源極與體電晶體，到 非反相輸入埠 INP，到增益增強級104B的電晶體MN2B的柵極，以及增益增強級104A的MP2B 電晶體的柵極。在示出的實施例中，電晶體MN1A與MN2B對應於N通道的場效應管，並且晶體 管對應於P通道的場效應管。P通道的場效應管互補於N通道的場效應管。晶 體管M N1B的源極與體電晶體被耦合到電晶體MP1B的源極與體電晶體，到反相輸入埠 INN， 到增益增強級104B的電晶體MN2A的柵極，到增益增強級104A的電晶體MP2A的柵極。電晶體 M P1A的柵極被耦合到電晶體MP1B的柵極與偏置電壓VBIASP。電晶體M N1A的柵極被耦合到晶體 管MN1B的柵極與偏置電壓VBIASN。
[0046] 進一步，在輸入級102中，電晶體MN1A的漏極被耦合到共模控制電路106A的輸入 inl，到輸出級電晶體M P3A的柵極，與在增益增強級104A的電晶體MP2A的漏極。電晶體MN1B 的漏極被耦合到共模控制電路106A的in2,到輸出級電晶體MP3B的柵極，與增益增強級的晶 體管M P2B的漏極。電晶體MP1A的漏極被耦合到共模控制電路106B的輸入inl，到輸出級晶 體管M N3A的柵極，與增益增強級104B的電晶體MN2A的漏極。電晶體MP1B的漏極被耦合到共 模控制電路106B的輸入in2,到輸出級電晶體M N3B的柵極，與增益增強級104B的電晶體MN2B 的漏極。
[0047] 在增益增強級104A、104B中，電晶體MP2A的源極與體電晶體耦合到M P2B電晶體的 源極，到體電晶體和尾部電晶體MP(I的漏極，並且電晶體MN2A的源極與體電晶體耦合到晶體 管M N2B的源極與體電晶體，與尾部電晶體MN(I的漏極。如上所述，電晶體MP2A的柵極被耦合 到輸入級電晶體M N1B的源極與體電晶體，到輸入級電晶體MP1B的源極與體電晶體，到反相輸 入埠 INN，與電晶體MN2A的柵極；電晶體MP2B的柵極被耦合到輸入級電晶體MN1A的源極與 體電晶體，到輸入級電晶體M P1A的源極與體電晶體，到非反相輸入埠 INP，與電晶體MN2B的 柵極。
[0048] 進一步，如上所述，電晶體MP2A的漏極被耦合到輸入級電晶體M N1A的漏極，到共模 控制電路106A的輸入inl，以及輸出級電晶體MP3A的柵極；電晶體M P2B的漏極被耦合到輸入 級電晶體MN1B的漏極，到共模控制電路106A的輸入in2,以及輸出級電晶體M P3B的柵極；晶 體管MN2A的漏極被耦合到輸入級電晶體MP1A的漏極，到共模控制電路106B的輸入ini，到輸 出級電晶體M N3A的柵極；電晶體MN2A的漏極被耦合到輸入級電晶體MP1A的漏極，到共模控制 電路106B的輸入inl，到輸出級電晶體M N3A的柵極；並且電晶體MN2B的漏極被耦合到輸入級 MP1B的漏極，到共模控制電路106B的輸入in2,以及輸出級電晶體M N3B的柵極。
[0049] 在共模控制電路106A中，輸出被耦合到尾部電晶體MP(I的柵極。如上所述，輸入 ini被耦合到增益增強級電晶體MP2A的漏極，到輸入級電晶體MN1A的漏極，以及輸出級晶體 管MP3A的柵極，並且輸入in2被耦合到增益增強級電晶體MP2B的漏極，到輸入級電晶體M N1B 的漏極以及輸出級電晶體MP2B的柵極。
[0050] 在共模控制電路106B中，輸出被耦合到尾部電晶體MN(I的柵極。如上所述，輸入 ini被耦合到增益增強級電晶體MN2A的漏極，到輸入級電晶體M P1A的漏極，以及輸出級晶體 管MN3A的柵極，並且輸入in2被耦合到增益增強級電晶體M N2B的漏極，到輸入級電晶體MP1B 的漏極，以及輸出級電晶體MN3B的柵極。
[0051] 在輸出級108中，電晶體MP3A的源極與體電晶體以及電晶體MP3B的源極與體電晶體 耦合到第一電壓V DD與電晶體MN2A的源極與體電晶體，並且電晶體MN2B的源極與體電晶體耦 合到第二電壓GND。電晶體M P3A的漏極被耦合到電晶體MN3A的漏極與反相輸出埠 0UTN，並 且電晶體MP3B的漏極被耦合到電晶體MN3B的漏極與非反相輸出埠 0UTP。
[0052] 如上所述，電晶體MP3A的柵極被耦合到共模控制電路106A的輸入ini，到增益增 強級電晶體M P2A的漏極，以及輸入級電晶體MN1A的漏極；輸出級電晶體MP3B的柵極被耦合到 共模控制電路106A的輸入in2,增益增強級電晶體M P2B的漏極，以及輸入級電晶體MN1B的漏 極；輸出級電晶體MN3A的柵極被耦合到共模控制電路106B的輸入inl，到增益增強級晶體 管M N2A的漏極，以及輸入級電晶體MP1A的漏極；並且電晶體MN3B的柵極被耦合到共模控制電 106B的輸入in2,到增益增強級電晶體M N2B的漏極，以及輸入級電晶體MP1B的漏極。
[0053] 尾部電晶體MP(I的源極與體電晶體被耦合到第一電壓VDD ;尾部電晶體MP(I的柵極被 耦合到共模控制電路106A的輸出，並且尾部電晶體MP(I的漏極被耦合到增益增強級電晶體 M P2A的源極與體電晶體以及增益增強級電晶體MP2B的源極與體電晶體。
[0054] 尾部電晶體MN(I的源極與體電晶體被耦合到第二電壓GND ;尾部電晶體MN(I的柵極 被耦合到共模控制電路106B的輸出；並且尾部電晶體MN(I的漏極被耦合到增益增強級晶體 管M N2A的源極與體電晶體以及增益增強級電晶體MN2B的源極與體電晶體。
[0055] 放大器100的運作可以在共模控制電路106AU06B的簡單實施例中更好地被理 解。圖2示出一個運算放大器200,包括輸入埠 INP、INN，輸出埠 OUTN、0UTP，輸入級 102,兩個互補增益增強級104AU04B，偽差分輸出級108,以及尾部電晶體Mro與M NQ，如上圖 1關於運算放大器100所描述的。
[0056] 電流反饋運算放大器200還包括兩個提供偏置電壓的，互補的共模控制電路 206A、206B。在一個實施例中，每個互補共模控制電路206A、206B分別包括兩個電阻R A1、RA2 與Rb1、RB2。共模控制電路206A包括與電阻RA2串聯的電阻Ra1，使得電阻Ra1的第二端被耦 合到電阻RA2的第一端。參照圖1與圖2,電阻R A1與RA2的公共節點構成節點C，節點C被用 作輸出，電阻RA1的第一端構成輸入inl，並且電阻R A2的第二端構成共模控制電路206A的 輸入in2。
[0057] 類似地，共模控制電路206B包括與電阻RB2串聯的電阻RB1，使得電阻R B1的第二端 被耦合到電阻RB2的第一端。參照圖1與圖2,電阻RB1與R B2的公共節點構成輸出，電阻RB1 的第一端構成輸入inl，並且電阻RB2的第二端構成共模控制電路的輸入in2。
[0058] 在運算放大器200中，由於正負信號通道之間的平衡，VA、VB，與V D、VE，的信號分量 分別在節點C與F上大致相互抵消。這將導致在尾部電晶體MP(I與M N(I的柵極約為純直流電 壓。從直流偏置的角度來看，假設增益增強型電晶體MP2A、M P2B與MN2A、MN2B分別沒有打亂尾部 電晶體'與^的飽和條件的話，那麼表現為金屬一氧化物一半導體（MOS)二極體的尾部 電晶體MP(I與MN(i電耦合到輸入級102,並且通過本地負反饋，分別容納輸入電晶體MN1A、MN1B 與MP1A、MP1B的漏極電流。不過這裡使用的術語"M0S"，本領域的普通技術人員將認識到MOS 電晶體的柵極可以使用非金屬材料，例如，多晶矽，並且這些柵極用到的絕緣體可以使用除 了氧化矽的其他材料，例如，高介電薄膜。因為沒有或者近似沒有直流電流通過共模控制電 路的電阻RA1、RA2、RB1，RB2，所以在節點A、B與D、E的直流電壓分別等於或者近似等於尾部晶 體管MP(I與MN(I的直流柵極電壓。因此，輸出電晶體MP3A、MP3BMN3A、MN3B 的直流漏極電流分 別等於或者近似等於尾部電晶體MP(I與MN(I的可定標版漏極電流，並且等於或者近似等於輸 入電晶體MN1A、MN1B與MP1A、MP1B的可定標版直流漏極電流。
[0059] 選擇電晶體與其偏置電流使得電晶體工作在飽和區。當所有的電晶體工作在飽和 區時，通過輸入電晶體MN1A、MN1B與MP1A、MP1B，流入放大器輸入INP與INN的輸入電流，在高阻 抗節點A、B、D、E上產生電壓信號。在大約相同的時間，在放大器輸入INP與INN由輸入電 流產生的電壓流入非零等效阻抗，並被施加到分別由增益增強電晶體MP2A、MP2B與MN2A、MN2B組 成的差分對，並轉化為與原來輸入電流同相，被注入到節點A、B、D、E的電流。這增加節點 A、B、D、E的電壓，從而，使得輸出電晶體MP3A、MP3B與MN3A、MN3B在放大器輸出0UTP與0UTN上 產生電壓。
[0060] 在一個實施例中，輸入電晶體MN1A、MN1B與M P1A、MP1B被定標以使得它們的小信號跨導 相等或者近似相等（gmN1 = gmP1，分別），並且增益增強型電晶體MN2A、MN2B與M P2A、MP2B被定標 以使得它們的小信號跨導相等或者近似相等（g_2 = gmP2，分別）。運算放大器200的跨導開 環增益可以通過第一記下在節點A、B、D、E的小信號電壓，作為小信號輸入電流i in的函數。

【權利要求】
1. 一種包括運算放大器的裝置，所述運算放大器包括： 被配置在輸入埠接收差分輸入電流並產生第一電壓信號的輸入級，所述差分電流對 應於在非反相輸入節點的第一輸入電流與反相器輸入節點的第二輸入電流之間的差，所述 輸入級包括第一輸入電晶體、第二輸入電晶體、第H輸入電晶體與第四輸入電晶體；和 增益增強級包括第一增益增強型電晶體、第二增益增強型電晶體，第H增益增強型晶 體管與第四增益增強型電晶體； 所述第一與第H輸入電晶體與所述第H與第四增益增強型電晶體包括第一半導體類 型，並且所述第二與第四輸入電晶體與所述第一與第二增益增強型電晶體包括與所述第一 半導體類型互補的第二半導體類型； 其中所述第一輸入電晶體的源極、所述第二電晶體的源極、所述第二增益增強型晶體 管的柵極，與所述第四增益增強型電晶體的柵極被運作地禪合到所述非反相輸入節點， 並且其中所述第H輸入電晶體的源極、所述第四輸入電晶體的源極，所述第一增益增 強型電晶體的柵極與所述第H增益增強型電晶體的柵極被運作地禪合到所述反相輸入節 點，該樣所述增益增強型電晶體的所述柵極被交叉禪合到輸入埠W提供與所述第一電壓 信號同相的第二電壓信號。
2. 如權利要求1所述的裝置，其中所述第一輸入電晶體的柵極與所述第H輸入電晶體 的柵極被運作地禪合到第一輸入級偏置電壓，並且其中所述第二輸入電晶體的柵極與所述 第四輸入電晶體的柵極被運作地禪合到第二輸入級偏置電壓。
3. 如權利要求2所述裝置，還包括： 第一尾部電晶體與第二尾部電晶體； 共模控制電路包括第一控制電路與第二控制電路，其中所述第一控制電路被配置W提 供電壓到所述第一尾部電晶體的柵極並且所述第二控制電路被配置W提供電壓到所述第 二尾部電晶體的柵極，並且其中通過本地共模負反饋，所述共模控制電路被配置W控制所 述第一與第二尾部電晶體W偏置所述輸入級的直流工作電流；和 輸出級配置W在輸出埠提供差分電壓，所述差分電壓對應於在反相輸出節點的第 一輸出電壓與在非反相輸出節點的第二輸出電壓之間的差，所述輸出級包括第一輸出晶體 管、第二輸出電晶體、第H輸入電晶體與第四輸出電晶體； 所述第一與第H輸出電晶體包括所述第一電晶體類型，並且所述第二與第四輸出晶體 管包括所述第二、互補電晶體類型。
4. 如權利要求3所述裝置，其中所述第一輸出電晶體被運作地禪合到所述第一控制電 路的第一輸入、所述第一增益增強型電晶體的漏極W及所述第一輸入電晶體的漏極，其中 所述第二輸出電晶體的柵極被運作地禪合到所述第二控制電路的第一輸入、所述第H增益 增強型電晶體的漏極W及所述第二輸入電晶體的漏極，並且其中所述第一輸出電晶體的漏 極與所述第二輸出電晶體的漏極被運作地禪合到所述第一輸出節點。
5. 如權利要求4所述裝置，其中所述第H輸出電晶體的柵極被運作地禪合到所述第 一控制電路的第二輸入、所述第二增益增強型電晶體的漏極W及所述第H輸入電晶體的漏 極，其中所述第四輸出電晶體的柵極被運作地禪合到所述第二控制電路的第二輸入、所述 第四增益增強型電晶體的漏極W及所述第四輸入電晶體的漏極，並且其中所述第H輸出晶 體管的漏極與所述第四輸出電晶體的漏極被運作地禪合到所述第二輸出節點。
6. 如權利要求5所述裝置，其中所述第一控制電路包括第一對串聯共模電阻，所述第 一對串聯共模電阻包括被配置提供所述第一輸入的第一端、被配置提供所述第二輸入的第 二端和配置W提供所述第一控制電路的所述輸出的公共節點，其中所述第二控制電路包括 第二對串聯共模電阻，所述第二對串聯共模電阻包括被配置W提供所述第一輸入的第一 端、被配置W提供所述第二輸入的第二端W及配置W提供所述第二控制電路輸出的公共節 點。
7. 如權利要求6所述裝置，其中所述第一與第二輸出電晶體的直流漏極電流近似等於 所述第一與第二輸入電晶體的直流漏極電流，並且其中所述第H與第四輸出電晶體的直流 漏極電流近似等於所述第H與第四輸入電晶體的直流漏極電流。
8. 如權利要求6所述裝置，其中所述第一控制電路還包括第H共模電阻、第一電流源 W及第二電流源，其中第一電流源的第一節點被禪合到第一尾部電晶體的所述柵極與所述 第H共模電阻的第一端，其中所述第H共模電阻的第二端被禪合到所述第一對共模電阻的 公共節點W及所述第二電流源的第一節點；和 其中所述第二控制電路還包括第四共模電阻、第H電流源W及第四電流源，其中所述 第H電流源的第一節點被禪合到第二尾部電晶體的所述柵極與所述第四共模電阻的第一 端，並且其中所述第四共模電阻的第二端被禪合到所述第二對共模電阻的公共節點W及所 述第四電流源的第一節點；和 其中流經所述第H與所述第四共模電阻的電流在共模控制電路的輸入電平轉換W改 變輸入級電晶體與增益增強級電晶體的漏極-源極淨空餘量。
9. 如權利要求6所述裝置，其中所述共模控制電路還包括第H控制電路，所述第H控 制電路包括運算跨導放大器與具有公共節點的第H對共模串聯電阻，其中第H對共模電阻 通過所述公共節點被運作地禪合到所述運算跨導放大器的非反相輸入，所述第H對的第一 端被運作地禪合到所述反相輸出節點，並且所述第H對的第二端被運作地禪合到所述非反 相輸出節點； 其中所述運算跨導放大器的反相輸入被提供共模參考電壓，並且所述運算跨導放大器 的輸出被禪合到所述第二尾部電晶體的漏極；和 其中所述運算跨導放大器被配置產生疊加在所述第二尾部電晶體的直流漏極電流的 輸出直流電流，並且通過所述增益增強級與所述輸出級關閉負反饋迴路。
10. 如權利要求6所述裝置，其中所述增益增強級還包括第一增益增強電容、第二增 益增強電容、W及具有被禪合到所述第一共模電阻對的公共節點的第一對增益增強串聯電 阻，第一端被運作地禪合到所述第一增益增強型電晶體的柵極，並且第二端被運作地禪合 到所述第二增益增強型電晶體的所述柵極，其中所述第一增益增強電晶體的柵極通過所述 第一增益增強電容交流禪合到所述反相輸入節點，並且其中所述第二增益增強型電晶體 的所述柵極通過所述第二增益增強電容交流禪合到所述非反相輸入節點。
11. 如權利要求10所述裝置，其中所述第一、第二、第H與第四輸入電晶體被偏置W降 低電晶體闊值電壓，其中所述第一輸入電晶體的體二極體與所述第H輸入電晶體的體二極 管被提供第一正體偏置電壓，並且其中所述第二輸入電晶體的體二極體與所述第四輸入晶 體管的體二極體被提供第二正體偏置電壓。
12. 如權利要求6所述裝置，還包括產生第一輸入偏置電壓的偏壓發生器，所述偏壓發 生器包括第一放大器、第一電流源、輸入複製電晶體、增益增強複製電晶體與尾部複製晶體 管； 其中所述放大器的反相輸入被禪合到所述輸入複製電晶體的源極、所述增強增強型復 制電晶體的柵極和所述電流源的第一節點，其中所述增益增強型複製電晶體的漏極被禪合 到所述輸入複製電晶體的漏極與所述尾部複製電晶體的柵極，其中所述放大器的非反相輸 入被禪合到共模參考電壓，並且所述放大器的輸出提供所述第一輸入偏置電壓；和 其中所述輸入複製電晶體被配置W複製所述輸入級的電晶體。
13. 如權利要求6所述裝置，還包括配置W產生所述第一偏置電壓的偏壓發生器，其中 所述偏壓發生器包括第一放大器、第一電流源、輸入複製電晶體與增益增強複製電晶體； 其中所述放大器的反相輸入被禪合到所述輸入複製電晶體的源極與所述電流源的第 一節點，其中所述增益增強複製電晶體的漏極與柵極被禪合到所述輸入複製電晶體的漏 極，其中所述放大器的非反相輸入被禪合到共模參考電壓，並且所述放大器的輸出提供所 述第一輸入偏置電壓；和 其中所述輸入複製電晶體的漏極電路複製所述輸入級的漏極電路。
14. 一種包括運算放大器的裝置，所述運算放大器包括： 配置W在輸入埠接收差分輸入電流並且提供第一電壓信號的輸入級，所述差分電 流對應於在非反相輸入節點的第一輸入電流與在反相輸入節點的第二輸入電流之間的差； 其中所述輸入級包括第一輸入電晶體、第二輸入電晶體、第H輸入電晶體與第四輸入晶體 管； 增益增強級包括第一增益增強型電晶體、第二增益增強型電晶體、第H增益增強型晶 體管與第四增益增強型電晶體； 其中所述第一與第H輸入電晶體與所述第H與第四增益增強型電晶體包括第一晶體 管類型，並且其中所述第二與第四輸入電晶體與所述第一與第二增益增強包括第二電晶體 類型； 其中所述第一輸入電晶體的發射極、所述第二輸入電晶體的發射極、所述第二增益增 強型電晶體的基極與所述第四增益增強型電晶體的基極禪合到所述非反相輸入節點，並且 其中所述第H輸入電晶體的發射極、所述第四輸入電晶體的發射極、所述第一增益增強型 電晶體的基極與所述第H增益增強型電晶體的基極禪合到所述反相輸入節點，使得所述增 益增強型電晶體的基極被交叉禪合到所述輸入埠W提供與所述第一電壓同相的第二電 壓。
15. 如權利要求14所述裝置，其中所述第一輸入電晶體的基極與所述第H輸入電晶體 的基極禪合到第一輸入級偏置電壓，並且其中所述第二輸入電晶體的基極與所述第四輸入 電晶體的基極禪合到第二輸入級偏置電壓。
16. 如權利要求15所述裝置，還包括： 包括第一控制電路與第二模控制電路的共模控制電路；和 輸出級配置W在輸出埠提供差分電壓，所述差分電壓對應於在反相輸出節點的第一 輸出電壓與在非反相輸出節點的第二輸出電壓的差，所述輸出級包括第一輸出電晶體、第 二輸出電晶體、第H輸出電晶體與第四輸出電晶體； 其中所述第一與第H輸出電晶體包括所述第一電晶體類型，並且所述第二與第四輸出 電晶體包括所述第二電晶體類型。
17. 如權利要求16所述裝置，還包括配置W提供所述第一偏置輸入電壓的偏壓發生 器，所述偏壓發生器包括第一放大器、第一電流源、輸入複製電晶體與增益增強複製晶體 管； 其中所述放大器的反相輸入禪合到所述輸入複製電晶體的發射極與所述電流源的第 一節點，其中所述增益增強複製電晶體的基極與集電極禪合到所述輸入複製電晶體的集電 極，其中所述放大器的非反相輸入禪合到共模參考電壓，並且其中所述放大器的輸出提供 所述第一輸入偏置電壓；和 其中所述輸入複製電晶體複製所述輸入級的電晶體。
18. -種包括運算放大器的裝置，所述運算放大器包括： 配置W在第一輸入節點與第二輸入節點接收差分輸入電流信號的輸入級，其中所述輸 入級被配置由偏置電流偏置，其中所述輸入級電晶體被配置在共柵極或者共基極結構中工 作；和 與所述輸入級串聯的負載級，其中所述負載級配置被與所述輸入級相同的偏置電流偏 置，其中所述負載級的電晶體被配置在共源或者共發射極結構下工作，其中所述負載級的 所述電晶體與所述輸入級電晶體成對並且被配置用作所述輸入級的所述電晶體的負載，其 中一對包括第一半導體類型的第一電晶體W及與所述第一半導體類型互補的第二半導體 類型的第二電晶體，其中所述第一電晶體的源極或者發射極被運作地禪合到所述第一輸入 節點，並且其中所述第二電晶體的柵極或者基極被運作地禪合到所述第二輸入節點。
19. 如權利要求18所述裝置，還包括配置W產生輸出信號的輸出級，所述輸出級包括 含第H電晶體的多個電晶體，其中所述第H電晶體被配置工作在共源或者共反射級結構， 其中所述第H電晶體是所述第一半導體類型，其中所述第H電晶體的柵極或者基極被運作 地禪合到所述第一電晶體館的源極與所述第二電晶體的漏極，並且其中所述第H電晶體的 漏極被配置W驅動部分所述輸出信號。
20. 如權利要求19所述裝置，其中所述輸出信號包括差分輸出信號，所述裝置還包括： 配置用W拉電流到所述負載級的第一尾部電晶體； 配置用W從所述負載級灌電流的第二尾部電晶體；和 配置用W偏置所述第一尾部電晶體與第二尾部電晶體W控制所述輸出信號的共模電 壓來控制所述差分輸出信號的共模電壓的共模控制電路。
【文檔編號】H03F3/21GK104467709SQ201410422949
【公開日】2015年3月25日 申請日期:2014年8月26日 優先權日:2013年9月19日
【發明者】A·A·休博塔盧 申請人:美國亞德諾半導體公司