用於生成具有三種不同電位的輸出信號的解碼器單元的製作方法

2023-06-01 21:53:46 1

專利名稱：用於生成具有三種不同電位的輸出信號的解碼器單元的製作方法
技術領域：
本發明涉及一種用於生成具有三種不同電位的輸出信號的解碼器單元。
本發明的任務在於，提供一種解碼器單元，該單元根據輸出信號在輸出上生成具有三種不同電位的輸出信號。
該任務由權利要求1所述的解碼器單元而得到解決。本發明有利的改進和擴展參見從屬權利要求。
包含有本發明兩個解碼器單元的、並且其中第三和第四端子總是相互聯接的解碼器組能夠在兩個不同輸出上有利地生成各具有三種不同電位的兩種輸出信號。
具有本發明兩個解碼器組的、並且其中所有四個解碼器單元的第四端子相互聯接的解碼器電路能夠在四個輸出上有利地生成各具有三種不同電位的四種輸出信號。
本發明在下文中藉助附圖進行詳細解釋。其中

圖1示出了具有兩個解碼器單元的解碼器組的實施例，圖2示出了具有兩個附圖1所示的解碼器組的解碼器電路的實施例，圖3示出了具有兩個解碼器組的解碼器電路的另一種實施例，其中，解碼器組具有解碼器單元的另一種實施例，圖4示出了具有兩個圖3所示的解碼器電路的一種解碼器電路，圖5示出了用於在圖3的解碼器單元的第三端子上生成一種電位的電路實施例，圖6示出了用來在解碼器單元的輸出上生成三種不同電位的圖1所示解碼器單元的端子上的電位，圖7示出了用來在解碼器單元的輸出上生成三種不同電位的圖3所示解碼器單元的端子上的電位。
圖1示出了具有各一個輸出WL0、WL1的兩個解碼器單元DE的一種解碼器組DG。每個解碼器單元DE在第一端子1和地(0V)之間具有一個由p溝道第一電晶體T1和n溝道第二電晶體T2組成的串聯電路。兩個電晶體T1、T2的漏極與解碼器DE的輸出WLi相聯。另外，各解碼器單元DE的第二端子2通過p溝道第三電晶體T3和n溝道第四電晶體T4與第三端子3相聯，其中，在該實施例中在第三端子3上均施加了-2V的電位。第四電晶體T4的門極與輸出WLi相聯。此外，輸出WLi通過n溝道第五電晶體T5與第三端子3相聯。第五電晶體T5的門極與第三電晶體T3和第四電晶體T4的漏極相聯。各解碼器DE的第四端子4與第一電晶體T1、第二電晶體T2和第三電晶體T3的門極相聯。在附圖1的實施例中，兩個解碼器單元DE的第四端子4相互聯接。
圖1的各解碼器單元DE用來在其各個輸出WLi上生成輸出信號，該輸出信號可以根據四個端子1、2、3、4上的信號來採用三種不同的電位。圖6用來根據端子上的輸入信號來查取該信號的生成。因為在該實施例中第三端子3上的電位恆定為-2V，所以在附圖6中沒有單獨列出。
從附圖6中查到，若第四端子4上施加4V電位(解碼器單元截止)，並且第一端子1和第二端子2上施加的電位為最高的4V同第一電晶體T1及第三電晶體T3的截止電壓UT之和，則這時在輸出WLi上生成0V的電位。
一旦第四端子4上的電位變為-2V，那麼解碼器單元DE有效導通，並且輸出WLi上的電位根據第一端子1和第二端子2上的電位來確定。如果第一端子1上施加4V電位，並且第二端子2上施加-2V電位，那麼在輸出WLi上得到4V的電位。如果在解碼器單元DE的有效導通狀態下第一端子1上施加-2V電位並且第二端子2上施加4V電位，那麼在輸出WLi上得到-2V的電位。
圖1中解碼器單元DE的運行方式如下如果第四端子4上施加4V電位，那麼第一電晶體T1和第三電晶體T3就反向截止，條件是第一端子1和第二端子2上不施加大於4V與各電晶體截止電壓之和的電位。同時，第二電晶體T2導通，使得地電位(0V)通過該電晶體施加到輸出WLi上。因為第四電晶體T4的門極與輸出WLi相聯，所以地電位也施加到第四電晶體T4的門板上，使得該電晶體導通。從而第三端子3的電位V=-2V就施加到第五電晶體T5的門極上。所以，第五電晶體T5被截止，並且第三端子與輸出WLi電氣隔離。
如果第四端子4上施加-2V電位，並且第一端子1上施加4V電位，第二端子2上施加-2V電位，那麼第一電晶體T1導通，而第二電晶體T2和第三電晶體T3截止。所以4V電位就施加到輸出WLi上，從而第四電晶體T4也被導通。從而電位V=-2V再次施加到第五電晶體的門極上，使得該電晶體截止。
如果第四端子4上施加-2V的電位，第一端子1上施加-2V，第二端子2上施加4V，那麼第三電晶體T3導通，而第一電晶體T1和第二電晶體T2截止。所以4V的電位施加到第五電晶體T5的門極上，使得該電晶體導通，並把第三端子3與輸出WLi相聯。所以輸出WLi採用了-2V的電位，從而第四電晶體T4同時被截止。
在圖1的實施例中，在第四端子4上為4V電位的情況下，在兩個輸出WL0、WL1上得到0V電位的輸出信號。如果解碼器單元DE由於第四端子4上的-2V電位而被有效導通，那麼在輸出WL0上得到4V的電位，並且在另一輸出WL1上得到-2V的電位，或者反之，原因是，在該實施例中，上面的解碼器單元DE的第一端子1與下面的解碼器單元DE的第二端子2相聯，而且上面的解碼器單元的第二端子2與下面的解碼器單元的第一端子1相聯。在這種方式下就可以有利地實現在解碼器單元DE的有效導通狀態下，輸出WL0、WL1上具有互補的電位。
上面的解碼器單元DE的第一端子1和下面的解碼器單元DE的第二端子2輸入了第一信號DRV。上面的解碼器單元DE的第二端子2和下面的解碼器單元DE的第一端子1輸入了第二信號R。第四端子4輸入了第三信號DEC0。
圖2示出了具有兩個圖1所示的解碼器組DG的一種解碼器電路。從而每個解碼器組DG包含有兩個解碼器單元DE。這兩個解碼器組DG構造相同。它們的第一端子1和第二端子2以附圖1中所示的方式也輸入了第一信號DRV和第二信號R。然而附圖2中上面解碼器組DG的第四端子4輸入了第三信號DEC0，這與下面解碼器組DG的第三信號DEC1不同。在該實施例中，附圖2的第三信號DEC0、DEC1由三個地址位A0、A1、A2藉助與非門N來產生0如果三個地址位A0、A1、A2藉助與非門N來產生。如果三個地址位A0、A1、A2具有高電位，那麼上面的第三信號DEC0隻具有一個-2V的低電位，而如果前兩個地址位A0、A1具有高電位，第三地址位A2具有低電位，那麼附圖2中下面的第三信號DEC1隻具有一個-2V的低電位。通過地址位A0、A1、A2就實現了各解碼器組DG的有效導通或截止。
從圖2也可以獲悉，第二信號R由第一信號DRV通過倒相器I來產生。在該實施例中，第一信號DRV和第二信號R可以僅採用-2V或者4V的電位。所以在各個有效導通的解碼器組DG中，在輸出WL0上得到一個與另一輸出WL1不同的電位。
用圖2中的解碼器電路能夠實現在多個與第一信號DRV和第二信號R相聯的解碼器組DG中使全部解碼器組截止成一個解碼器組，使得在截止的解碼器組DG的兩個輸出上具有0V的電位。在有效導通的解碼器組DG中，一個輸出上得到4V的電位，而在另一輸出上得到-2V的電位。這裡所述的解碼器電路比如能夠有利地控制與各個輸出WLi相聯的集成存儲器內部的字線。於是該解碼器電路成為集成存儲器的字線解碼器。
圖3示出了部分解碼器電路的另一實施例，其中各帶有兩個解碼器單元DE的兩個解碼器組DG具有一個公共的第四端子4。圖3中的各解碼器單元DE與附圖1中的解碼器單元僅在下述幾點有所不同。
在第一電晶體T1的漏極和第二電晶體T2的漏極之間設置了門極與地相聯的p溝道第六電晶體T6。另外，上面解碼器組DG的解碼器單元DE的第三端子3與電位V0相聯，而下面解碼器組DG的解碼器單元DE的第三端子3與電位V1相聯。在各解碼器單元DE的第一端子1上施加了第一信號DRVi，而第二端子2上施加了第二信號Ri。
從圖5中可以獲悉附圖3中解碼器單元DE的第三端子3上的電位如何生成。如圖5所示，用於圖3中上面解碼器組DG的電位V0由其兩個解碼器單元DE的第二信號R0、R1來生成。附圖3中下面解碼器組DG的解碼器單元DE的第三端子3上的電位V1以同樣的方式由其第二信號R2、R3來生成。根據附圖5，第二信號R0、R1同與非門N的輸入相聯，而與非門N的輸出與通過倒相器I與電平變換器LS相聯，在變換器LS的輸出上生成第三端子3上的電位V0。當與非門N和倒相器I由4V和-2V來供電時，那麼電平變換器LS由0V和-2V來供電，使得其輸出上的電位V0為0V和-2V。當這兩個第二信號R0、R1具有4V的高電平時，電位V0為0V。一旦兩個信號R0、R1中的一個具有-2V的低電位時，電位V0也採用值-2V。
從圖7中可以獲悉根據端子1、2、3、4上的電位來在附圖3中解碼器單元DE的輸出WLi上生成電位。通過第四端子4上的4V高電平再次使解碼器單元DE截止，條件是，第一端子1和第二端子2上的電位不超過4V與各電晶體T1、T3的截止電壓UT之和。第三端子3上的電位Vi在此可以為任意值。於是在各輸出WLi上得到0V的電位。
如果解碼器單元DE通過第四端子4上的電位採用-2V的低電平而有效導通，那麼輸出WLi上的電位與第一端子1、第二端子2和第三端子3上的電位有關。如果第一端子1上為4V，第二端子2上為-2V，且第三端子3上為-2V，那麼在輸出WLi上得到4V的電位。如果第一端子1和第三端子3上為-2V，且第二端子2上為4V，那麼在輸出WLi上得到-2V電位。如果第一端子1上為-2V，第二端子2上為4V且第三端子3上為0V，那麼在輸出WLi上得到0V電位。
在上述輸出電位的生成過程中，解碼器單元DE的工作方式在最大程度上與附圖1的解碼器單元的工作方式相一致。然而附圖3中第六電晶體T6的作用在於，在解碼器單元有效導通(第四端子4上的電位為-2V)、第一端子1上為-2V、第二端子2上為4V且第三端子3上為0V的情況下，通過導通的第五電晶體T5與輸出WLi相聯的0V電位不直接施加到第一電晶體T1的漏極上，否則該電晶體導通。在這種情況下，第六電晶體T6反向截止，且其作用在於，使輸出WLi與第一電晶體T1的漏極保持電氣隔離。
用圖3中所描述的解碼器電路DC可以實現在解碼器單元DE有效導通(第四端子4上的電位為-2V)的情況下，比如通過使所屬的第二信號R2、R3採用4V的高電位而在下面兩個輸出WL2、WL3上生成0V的電位，並且通過使其兩個信號R0、R1採取不同的電位而同時在上面兩個輸出WL0、WL1上生成-2V和4V的互補電位。
從圖4中可以獲悉具有兩個如附圖3所示的解碼器電路的一種解碼器裝置。其工作方式基本與附圖2的實施例的工作方式相一致。所以這裡不再詳細敘述。在該實施例中需要四個第一信號DRVi，通過這些信號藉助倒相器I來生成各個所屬的第二信號Ri。從附圖4可以獲悉，解碼器裝置可以通過補充其它同類的解碼器電路DC來任意地進行擴充。另外還可以通過補充帶有各個獨立的第一信號DRVi和第二信號Ri的其它解碼器組DG來擴充附圖3中所示的解碼器電路DC。
本發明的解碼器單元的優點在於，可在輸出WLi上生成三種輸出電位而沒有引導效應(Bootstrap-Effekt)。從而解碼器單元能夠穩定地進行驅動。
權利要求
1．用於在輸出(WLi)上生成具有三種不同電位(-2V、0V、4V)的輸出信號的解碼器單元(DE)，其中，第二電位(0V)位於第一電位(-2V)和第三電位(4V)之間，-具有第一端子(1)，該端子通過第一導通型的第一電晶體(T1)和第二導通型的第二電晶體(T2)與第二電位(0V)相聯，其中第一電晶體(T1)和第二電晶體(T2)之間的電路節點與輸出(WLi)相聯，-具有第二端子(2)，該端子通過第一導通型的第三電晶體(T3)和第二導通型的第四電晶體(T4)與第三端子(3)相聯，其中，第四電晶體(T4)的控制端子與輸出(WLi)相聯，-具有第四端子(4)，該端子與第一電晶體(T1)、第二電晶體(T2)和第三電晶體(T3)的控制端子相聯，-還具有第二導通型的第五電晶體(T5)，該電晶體設置在輸出(WLi)和第三端子(3)之間，並且其控制端子與第三電晶體(T3)和第四電晶體(T4)之間的電路節點相聯。
2．如權利要求1所述的解碼器單元(DE)，其中為了生成具有第一電位(-2V)的輸出信號，在第二端子(2)上施加了第三電位(4V)，以及在第一端子(1)、第三端子(3)和第四端子(4)上施加了第一電位(-2V)。
3．如權利要求1所述的解碼器單元(DE)，其中為了生成帶有第二電位(0V)的輸出信號，在第一端子(1)和第二端子(2)上施加了小於第三電位(4V)同與各端子(1、2)相聯的電晶體(T1、T3)的截止電壓(UT)之和的電位，在第四端子(4)上施加了第三電位(4V)。
4．如權利要求1所述的解碼器單元(DE)，其中為了生成帶有第二電位(0V)的輸出信號，在第一端子(1)上施加了第一電位(-2V)，在第二端子(2)上施加了第三電位(4V)，在第三端子(3)上施加了第二電位(0V)，以及在第四端子(4)上施加了第一電位(-2V)。
5．如權利要求1所述的解碼器單元(DE)，其中為了生成具有第三電位(4V)的輸出信號，在第一端子(1)上施加了第三電位(4V)，在第二端子(2)、第三端子(3)和第四端子(4)上施加了第一電位(-2V)。
6．如權利要求1所述的解碼器單元(DE)，其第一電晶體(T1)通過第一導通型的第六電晶體(T6)與第二電晶體(T2)相聯，其中第六電晶體(T6)和第二電晶體(T2)之間的電路節點與輸出(WLi)相聯，而且第六電晶體(T6)的控制端子與第二電位(0V)相聯。
7．具有兩個如權利要求1所述的解碼器單元(DE)的解碼器組(DG)，其中解碼器單元(DE)的第三端子(3)和第四端子(4)總是相互聯接。
8．如權利要求7所述的解碼器組(DG)，-其中第一解碼器單元(DE)的第一端子(1)與第二解碼器單元(DE)的第二端子(2)相聯，-以及其中第一解碼器單元(DE)的第二端子(2)與第二解碼器單元(DE)的第一端子(1)相聯。
9．具有如權利要求7所述的兩個解碼器組(DG)的解碼器電路(DC)，其中所有四個解碼器單元(DE)的第四端子(4)相互聯接。
全文摘要
本發明涉及一種在輸出端(WLi)上生成具有三種不同電位(－2V、0V、4V)的輸出信號的解碼器單元(DE)。第二電位(0V)位於第一電位(－2V)與第三電位(4V)之間。解碼器單元(DE)可以根據其端子(1、2、3、4)上的電位而在其輸出(WLi)上生成三種電位(－2V、0V、4V)中的任一種。
文檔編號G11C11/407GK1320266SQ99811550
公開日2001年10月31日 申請日期1999年7月28日 優先權日1998年9月29日
發明者T·雷爾, H·赫尼格施米德, Z·曼約基, T·貝姆, G·布勞恩, E·紐霍爾德 申請人:因芬尼昂技術股份公司