一種電壓調整器的電路的製作方法
2023-06-02 00:32:51 1
一種電壓調整器的電路的製作方法
【專利摘要】本發明實施例公開了一種電壓調整器的電路，包括電壓輸入端、變壓單元、反饋控制單元、洩壓單元以及電壓輸出端，其中，所述反饋控制單元用於在所述電壓輸出端的正極的輸出電壓高於或低於預設閾值時對應地降低或升高所述變壓單元的壓降，所述洩壓單元包括開關管，所述反饋控制單元還用於在所述電壓輸出端的正極的輸出電壓跳變時導通所述開關管，所述開關管用於在導通時洩放所述電壓輸出端的正極的雜波。採用本發明，可以減少電壓調整器的輸出電壓的噪聲，提高電壓調整器的穩定性。
【專利說明】—種電壓調整器的電路
【技術領域】
[0001]本發明涉及電子【技術領域】，尤其涉及一種電壓調整器的電路。
【背景技術】
[0002]電壓調整器是一種線性穩壓器，通過在線性工作區運行的電晶體或MOSFET管調整輸出電壓，將輸入電壓與輸出電壓差額維持在額定值之內。電壓調整器具有損耗低、靜態電流小和結構簡單等特點，因此廣泛應用於各類的電子設備。
[0003]在應用過程中，難免地，電壓調整器的輸出電壓可能會因為溫度改變、電壓漂移或工藝節點集成度增大等原因產生噪聲，如尖刺脈衝等，直接給負載帶來負擔，如影響負載的響應速度和加大負載的能量損耗等。
【發明內容】
[0004]本發明實施例提供了一種電壓調整器的電路，可以減少電壓調整器的輸出電壓的噪聲，提高電壓調整器的穩定性。
[0005]本發明實施例第一方面提供了一種電壓調整器的電路，包括電壓輸入端、變壓單元、反饋控制單元、洩壓單元以及電壓輸出端，其中:
[0006]所述變壓單元的第一端與所述電壓輸入端的正極相連，所述變壓單元的第二端與所述電壓輸出端的正極相連，所述反饋控制單元的輸入端與所述電壓輸出端的正極相連，所述反饋控制單元的輸出端與所述變壓單元的受控端相連，所述洩壓單元的第一端與所述電壓輸出端的正極相連，所述洩壓單元的第二端與所述電壓輸出端的負極相連，所述洩壓單元的第三端與所述反饋控制單元的輸出端相連；
[0007]所述反饋控制單元用於在所述電壓輸出端的正極的輸出電壓高於或低於預設閾值時對應地降低或升高所述變壓單元的壓降以穩定所述電壓輸出端的正極的輸出電壓，所述洩壓單元包括開關管，所述反饋控制單元還用於在所述電壓輸出端的正極的輸出電壓跳變時導通所述開關管，所述開關管用於在導通時洩放所述電壓輸出端的正極的雜波。
[0008]在第一方面的第一種可能實現方式中，所述洩壓單元還包括第一濾波電容和等效電阻，所述開關管是NMOS (Negative channel Metal Oxide Semiconductor, N溝道MOS)管，其中:
[0009]所述開關管的漏極與所述電壓輸出端的正極相連，所述開關管的源極分別與所述第一濾波電容的第一端和所述等效電阻的第一端相連，所述開關管的柵極與所述反饋控制單元的輸出端相連，所述電壓輸出端的負極分別與所述第一濾波電容的第二端和所述等效電阻的第二端相連。
[0010]結合第一方面的第一種可能實現方式，在第二種可能實現方式中，當所述電壓輸出端的正極的輸出電壓發生跳變時，所述反饋控制單元的輸出端的輸出電壓增大，所述開關管的柵極的電壓將大於所述開關管的開啟電壓，進而所述開關管導通，所述第一濾波電容和所述等效電阻構成的濾波網絡將濾除所述電壓輸出端的正極的雜波。
[0011]結合第一方面的可能實現方式，在第三種可能實現方式中，所述電路還包括濾波單元，所述濾波單元的第一端與所述電壓輸出端的正極相連，所述濾波單元的第二端與所述電壓輸出端的負極相連；
[0012]所述濾波單元用於濾除所述電壓輸出端的正極的雜波。
[0013]結合第一方面以及第一方面的第三種可能實現方式，在第四種可能實現方式中，所述濾波單元包括第二濾波電容，所述第二濾波電容的第一端與所述電壓輸出端的正極相連，所述第二濾波電容的第二端與所述電壓輸出端的負極相連。
[0014]結合第一方面的可能實現方式，在第五種可能實現方式中，所述反饋控制單元包括第一分壓電阻、第二分壓電阻以及誤差放大器，其中:
[0015]所述第一分壓電阻的第一端與所述電壓輸出端的正極相連，所述第一分壓電阻的第二端與所述第二分壓電阻的第一端相連，所述第二分壓電阻的第二端與所述電壓輸出端的負極相連，所述誤差放大器的正輸入端與所述第一分壓電阻的第二端相連，所述誤差放大器的負輸入端接入第一參考電壓，所述誤差放大器的輸出端分別與所述變壓單元的受控端和所述洩壓單元的第三端相連。
[0016]結合第一方面以及第一方面的第五種可能實現方式，在第六種可能實現方式中，所述變壓單兀包括 P-Power-MOSFET (Positive channe 1-Power-Metal OxideSemiconductor Field Effect Transistor, P溝道功率MOS場效應晶體)管，其中，所述P-Power-MOSFET管的源極與所述電壓輸入端的正極相連，所述P-Power-MOSFET管的漏極與所述電壓輸出端的正極相連，所述P-Power-MOSFET管的柵極與所述誤差放大器的輸出端相連。
[0017]結合第一方面以及第一方面的第六種可能實現方式，在第七種可能實現方式中，當所述電壓輸出端的正極的輸出電壓高於預設閾值時，所述誤差放大器的正輸入端的電壓和所述第一參考電壓的差值增大，進而所述誤差放大器的輸出端的輸出電流減小，所述P-Power-MOSFET管的源極和漏極的壓降增大，進而所述電壓輸出端的正極的輸出電壓減小;
[0018]當所述電壓輸出端的正極的輸出電壓低於預設閾值時，所述誤差放大器的正輸入端的電壓和所述第一參考電壓的差值減小，進而所述誤差放大器的輸出端的輸出電流增大，所述P-Power-MOSFET管的源極和漏極的壓降減小，進而所述電壓輸出端的正極的輸出電壓增大。
[0019]結合第一方面的可能實現方式，在第八種可能實現方式中，所述反饋控制單元的輸出端包括第一輸出端和第二輸出端，所述反饋控制單元的第一輸出端與所述變壓單元的受控端相連，所述反饋控制單元的第二輸出端與所述洩壓單元的第三端相連，
[0020]所述反饋控制單元包括第一分壓電阻、第二分壓電阻、數字比較器以及數字控制器，其中:
[0021]所述第一分壓電阻的第一端與所述電壓輸出端的正極相連，所述第一分壓電阻的第二端與所述第二分壓電阻的第一端相連，所述第二分壓電阻的第二端與所述電壓輸出端的負極相連，所述數字比較器的正輸入端與所述第一分壓電阻的第二端相連，所述數字比較器的負輸入端接入第二參考電壓，所述數字比較器的輸出端分別與所述數字控制器的輸入端和所述洩壓單元的第三端相連，所述數字控制器的輸出端與所述變壓單元的受控端相連。
[0022]結合第一方面以及第一方面的第八種可能實現方式，在第九種可能實現方式中，所述變壓單兀包括至少三個 PMOS (Positive channel Metal Oxide Semiconductor, P 溝道MOS)管，所述數字控制器的輸出端的埠個數不少於所述PMOS管的個數，其中，每個所述PMOS管的源極均與所述電壓入出端的正極相連，所述每個PMOS管的漏極均與所述電壓輸出端的正極相連，所述每個PMOS管的柵極與所述數字控制器的輸出端的對應埠相連。
[0023]結合第一方面以及第一方面的第九種可能實現方式，在第十種可能實現方式中，當所述電壓輸出端的正極的輸出電壓高於預設閾值時，所述數字比較器的正輸入端的電壓和所述第二參考電壓的差值增大，進而所述誤差放大器的輸出端的輸出電壓增大，所述數字控制器將減少導通的所述PMOS管的個數，所述導通的PMOS管的總阻值增大，所述導通的PMOS管的源極和漏極的總壓降增大，進而所述電壓輸出端的正極的輸出電壓減小；
[0024]當所述電壓輸出端的正極的輸出電壓低於預設閾值時，所述數字比較器的正輸入端的電壓和所述第二參考電壓的差值減小，進而所述誤差放大器的輸出端的輸出電壓減小，所述數字控制器將增加導通的所述PMOS管的個數，所述導通的PMOS管的總阻值減少，所述導通的PMOS管的源極和漏極的總壓降減小，進而所述電壓輸出端的正極的輸出電壓增大。
[0025]由上可見，本發明實施例中的反饋控制單元根據電壓輸出端的電壓改變變壓單元的壓降，從而將電壓調整器的輸入電壓與輸出電壓差額維持在額定值之內，濾波單元可濾除電壓輸出端輸出電壓中的雜波，進一步地，在電壓輸出端的電壓發生跳變時，響應濾波單元中的開關管導通，導通的開關管可洩放電壓輸出端的雜波。
【專利附圖】
【附圖說明】
[0026]為了更清楚地說明本發明實施例，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0027]圖1是本發明實施例提供的一種電壓調整器的電路的結構示意圖；
[0028]圖2是本發明實施例提供的一種電壓調整器的電路的原理圖；
[0029]圖3是本發明實施例提供的另一種電壓調整器的電路的原理圖。
【具體實施方式】
[0030]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
[0031]本發明實施例中的電壓調整器的電路可應用於智慧型手機、個人電腦、平板電腦、數位音樂播放器以及電子閱讀器等電子設備，可實現「DC(Direct Current，直流電)-DC」穩壓作用。
[0032]圖1是本發明實施例提供的一種電壓調整器的電路的結構示意圖。如圖所示本實施例中的電壓調整器的電路可以包括電壓輸入端變壓單元110、反饋控制單元120、洩壓單元130以及電壓輸出端V。，其中:
[0033]變壓單元110的第一端與電壓輸入端Vi的正極相連，變壓單元110的第二端與電壓輸出端V。的正極相連，反饋控制單元120的輸入端與電壓輸出端V。的正極相連，反饋控制單元120的輸出端與變壓單元110的受控端相連，洩壓單元130的第一端與電壓輸出端V0的正極相連，洩壓單元130的第二端與電壓輸出端V。的負極相連，洩壓單元130的第三端與反饋控制單元120的輸出端相連。
[0034]反饋控制單元120用於在電壓輸出端V。的正極的輸出電壓高於或低於預設閾值時對應地降低或升高變壓單元110的壓降以穩定電壓輸出端V。的正極的輸出電壓，洩壓單元130包括開關管，反饋控制單元120還用於在電壓輸出端V。的正極的輸出電壓跳變時導通開關管，開關管用於在導通時洩放所述電壓輸出端的正極的雜波。
[0035]可選的，電壓調整器的電路還可以包括濾波單元140，濾波單元140的第一端與電壓輸出端V。的正極相連，濾波單元140的第二端與電壓輸出端V。的負極相連。濾波單元140用於濾除電壓輸出端V。的正極的雜波。
[0036]圖2是本發明實施例中的可選的一種電壓調整器的電路的原理圖。
[0037]作為一種可選的實施例，變壓單兀110包括P-Power-MOSFET(Positivechanne1-Power-Metal Oxide Semiconductor Field Effect Transistor, P 溝道功率 MOS場效應晶體)管，P-Power-MOSFET管如圖中MOSFET所示；反饋控制單元120包括第一分壓電阻R1、第二分壓電阻R2以及誤差放大器Al ;開關管是NMOS (Negative channel MetalOxide Semiconductor,N溝道MOS)管,如圖中NMOS所示,洩壓單元130還包括第一濾波電容Cl和等效電阻R3 ;濾波單元140包括第二濾波電容C2。
[0038]其中，開關管NMOS的漏極與電壓輸出端V。的正極相連，開關管NMOS的源極分別與第一濾波電容Cl的第一端和等效電阻R3的第一端相連，電壓輸出端V。的負極分別與第一濾波電容Cl的第二端和等效電阻R3的第二端相連，開關管NMOS的柵極與誤差放大器Al的輸出端相連，第一分壓電阻Rl的第一端與電壓輸出端V。的正極相連，第一分壓電阻Rl的第二端與第二分壓電阻R2的第一端相連，第二分壓電阻R2的第二端與電壓輸出端V。的負極相連，誤差放大器Al的正輸入端與第一分壓電阻Rl的第二端相連，誤差放大器Al的負輸入端接入第一參考電壓Vrefl，誤差放大器Al的輸出端還與功率管MOSFET的柵極相連，功率管MOSFET的源極與電壓輸入端Vi的正極相連，功率管MOSFET的漏極與電壓輸出端V。的正極相連，第二濾波電容C2的第一端與電壓輸出端V。的正極相連,第二濾波電容C2的第二端與電壓輸出端V。的負極相連。
[0039]下面將結合圖2具體地說明電壓調整器的工作原理:
[0040]電壓輸入端Vi上電且電壓輸出端V。外接負載後，電壓調整器的電路處於工作狀態。設電壓輸入端Vi的正極的電壓為Vin，電壓輸出端V。的正極的電壓為vwt，電壓輸入端Vi與電壓輸出端V。的壓降為Vdrop,則Vwt = Vin-VdMp。其中，傳統的電壓調整器(如78xx系列的晶片)都要求Vdrap大於2V，否則就不能正常工作，在一些Vdrap小於2V的情況下(如Vin=5V,V0Ut = 3.3V，此時VdMp = 1.7V〈2V)，傳統的電壓調整器不能滿足要求。針對上述情況，本發明實施例選取P-Power-MOSFET管作為變壓器件以實現低跌落的電壓調節器，具體的，P-Power-MOSFET的源極和漏極間的電阻Rds非常小，故在線性工作區內的P-Power-MOSFET的源極和漏極的壓降可小於2V，可實現低跌落電壓。
[0041]進一步地，迴路「 1-2-3-4」構成反饋環，當電壓輸出端V。的正極的輸出電壓高於預設閾值時，誤差放大器Al的正輸入端的電壓和第一參考電壓Vrefl的差值增大，由誤差放大器的「輸入-輸出」特性可知，誤差放大器Al的輸出端的輸出電流根據上述差值增大而減小。由於此時P-Power-MOSFET管工作在線性工作區，故P-Power-MOSFET管的源極和漏極的壓降隨誤差放大器Al的輸出電流減小而增大(具體原理可參考P-Power-MOSFET管的特性曲線，這裡不再贅述)。再根據Vwt = Vin-Vdrop可知，若Vdrop增大，則Vrat減小，因而電壓輸出端V。的正極的輸出電壓將減小，直至恢復到預設閾值。例如Jgmvin = 5V,V0Ut的預設閾值為3.3V，Vrefl = IV，且Rl = R2，誤差放大器Al的正輸入端的採樣電壓Vreg =1.65V，即(Vreg-Vrefl) = 0.65V，當 Vtjut 從 3.3V 跳變為 4V 時，Vreg 增大為 2V，此時(Vreg-Vrefl)=1V>0.65V，進而誤差放大器Al的輸出電流根據(Vreg-Vrefl)的增大值對應地減小，以使P-Power-MOSFET管的源極和漏極的壓降增大，直至增大0.7V，從而Vtjut = 4V-0.7V = 3.3V,重新恢復預設閾值。同理可知，相反地，當電壓輸出端V。的正極的輸出電壓低於預設閾值時，電壓輸出端V。的正極的輸出電壓增大，直至恢復到預設閾值。本發明實施例實現了穩定電壓調整器的輸出電壓的作用。
[0042]另外，電容C2構成簡單的濾波單元140，濾除電壓輸出端V。夾雜的非直流電，即雜波。濾波單元140並不僅限於只包括電容C2。
[0043]需要指出的是，第一，上述反饋環(即反饋控制單元120)雖然可實現穩定電壓輸出端V。的輸出電壓的作用，但整個反饋過程延時較長，而雜波的抖動延時較短，不能快速響應，第二，上述電容C2 (即濾波單元140)中的Cl的電容值越大，濾波能力越強，但輸出電壓變化的延時也將增大，同時製作電容的難度係數也隨之增大。由此可見，僅包含反饋控制單元120和RC濾波單元140的電壓調整器並不完善。因而，電壓調整器的電路還包括了洩壓單元130，具體地，當電壓輸出端V。的輸出電壓發生跳變(即輸出電壓值在短時間發生較大變化)時，誤差放大器Al的正輸入端的電壓和第一參考電壓Vrefl的差值增大,誤差放大器Al的輸出端的輸出電壓根據上述差值增大而增大，所述開關管的柵極的電壓將大於所述開關管的開啟電壓，開關管NMOS導通，進而由第一濾波電容Cl和等效電阻R3構成的濾波網絡來濾除電壓輸出端V。的正極的雜波，從而減少了尖刺脈衝，提高了電壓調整器的抗噪性能。
[0044]圖3是本發明實施例中的可選的另一種電壓調整器的電路的原理圖。圖3和圖2中的電路區別在於變壓單元110和反饋控制單元120，圖2為模擬反饋方式下的電路圖，圖3為數字反饋方式下的電路圖。需要指出的是，洩壓單元130和濾波單元140的工作原理在本實施不再贅述。
[0045]作為一種可選的實施例，變壓單元110包括至少三個PMOS(Positive channelMetal Oxide Semiconductor,P溝道MOS)管，如圖中PMOS所不；反饋控制單兀120的輸出端包括第一輸出端和第二輸出端，分別如圖中端點5和端點6所示，反饋控制單元120包括第一分壓電阻R1、第二分壓電阻R2、數字比較器A2以及數字控制器A3，數字控制器A3的輸出端的埠個數不少於PMOS管的個數。
[0046]其中，第一分壓電阻Rl的第一端與電壓輸出端V。的正極相連，第一分壓電阻Rl的第二端與第二分壓電阻R2的第一端相連，第二分壓電阻R2的第二端與電壓輸出端V。的負極相連，數字比較器A2的正輸入端與第一分壓電阻Rl的第二端相連，數字比較器A2的負輸入端接入第二參考電壓Vref2，數字比較器A2的輸出端分別與數字控制器A3的輸入端和開關管NMOS的柵極相連，數字控制器A3的各個輸出端分別與對應的PMOS管的柵極相連。
[0047]具體地，下面將結合圖3說明變壓單元110和反饋控制單元120的工作原理:
[0048]電壓輸入端Vi上電且電壓輸出端V。外接負載後，電壓調整器的電路處於工作狀態。迴路「1-2-3-4-5」構成反饋環，當電壓輸出端V。的正極的輸出電壓高於預設閾值時，數字比較器A2的正輸入端的電壓和第二參考電壓Vref2的差值增大，進而數字比較器A2的輸出電壓根據上述差值增大而增大，即數字控制器A3的輸入端的電壓增大。其中，數字控制器(DC，Digital Controller)為一種常見的電子控制器，一般與電路中反饋部分相連，包括A/D轉換或D/A轉換，通常是通過計算機軟體編程或邏輯電路，完成特定的控制算法。數字控制器A3根據數字比較器A2的輸出電壓的增大值對應地減少導通的PMOS管的個數，由於導通的PMOS管的漏極和源極間存在電阻Rds，若並聯的電阻Rds減少，則導通的PMOS管的總電阻將增大，其壓降也增大，再根據Vwt = Vin-Vdrop可知，VdMp增大，Vrat減小，因而電壓輸出端V。的正極的輸出電壓減小。例如:假設電路中有4個PMOS管，數字控制器A3的輸出端的輸出字節為「0011」，即PMOS管Ml和M2導通，M3和M4不導通，且Vin = 5V, Vout的預設閾值為3.3V，Vrefl = IV，且Rl = R2，數字比較器A2的正輸入端的採樣電壓Vreg =
1.65V，那麼，當 VtjutW 3.3V 跳變為 4V 時，Vreg 增大為 2V，此時(Vreg-Vrefl) = 1V>0.65V，數字比較器A2輸出端的輸出電壓根據(VMg-VMfl)的增大值對應地增大，數字控制器A3分析數字比較器A2的輸出電壓後輸出字節「0111」，即只控制PMOS管Ml導通，Ml的電阻相對於並聯的Ml和M2的電阻有所增大，以使導通的PMOS管的總壓降增大0.7，從而Vwt = 4V-0.7V=3.3V，重新恢復預設閾值。同理可知，相反地，當電壓輸出端V。的正極的輸出電壓低於預設閾值時，電壓輸出端V。的正極的輸出電壓增大。本發明實施例實現了穩定電壓調整器的輸出電壓的作用。需要指出的是，PMOS管的個數越多，變壓單元110變壓的精度越高。
[0049]本發明實施例中的反饋控制單元根據電壓輸出端的電壓改變變壓單元的壓降，從而將電壓調整器的輸入電壓與輸出電壓差額維持在額定值之內，濾波單元可濾除電壓輸出端輸出電壓中的雜波，進一步地，在電壓輸出端的電壓發生跳變時，響應濾波單元中的開關管導通，導通的開關管可洩放電壓輸出端的雜波。
[0050]以上對本發明實施例所提供的電壓調整器的電路進行了詳細介紹，本文中應用了具體個例對本發明的原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本發明的方法及其核心思想；同時，對於本領域的一般技術人員，依據本發明的思想，在【具體實施方式】及應用範圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制。
【權利要求】
1.一種電壓調整器的電路，其特徵在於，所述電路包括電壓輸入端、變壓單元、反饋控制單元、洩壓單元以及電壓輸出端，其中: 所述變壓單元的第一端與所述電壓輸入端的正極相連，所述變壓單元的第二端與所述電壓輸出端的正極相連，所述反饋控制單元的輸入端與所述電壓輸出端的正極相連，所述反饋控制單元的輸出端與所述變壓單元的受控端相連，所述洩壓單元的第一端與所述電壓輸出端的正極相連，所述洩壓單元的第二端與所述電壓輸出端的負極相連，所述洩壓單元的第三端與所述反饋控制單元的輸出端相連； 所述反饋控制單元用於在所述電壓輸出 端的正極的輸出電壓高於或低於預設閾值時對應地降低或升高所述變壓單元的壓降以穩定所述電壓輸出端的正極的輸出電壓，所述洩壓單元包括開關管，所述反饋控制單元還用於在所述電壓輸出端的正極的輸出電壓跳變時導通所述開關管，所述開關管用於在導通時洩放所述電壓輸出端的正極的雜波。
2.如權利要求1所述的電壓調整器的電路，其特徵在於，所述洩壓單元還包括第一濾波電容和等效電阻，所述開關管是 NMOS (Negative channel Metal Oxide Semiconductor,N溝道MOS)管，其中: 所述開關管的漏極與所述電壓輸出端的正極相連，所述開關管的源極分別與所述第一濾波電容的第一端和所述等效電阻的第一端相連，所述開關管的柵極與所述反饋控制單元的輸出端相連，所述電壓輸出端的負極分別與所述第一濾波電容的第二端和所述等效電阻的第二端相連。
3.如權利要求2所述的電壓調整器的電路，其特徵在於，當所述電壓輸出端的正極的輸出電壓發生跳變時，所述反饋控制單元的輸出端的輸出電壓增大，所述開關管的柵極的電壓將大於所述開關管的開啟電壓，進而所述開關管導通，所述第一濾波電容和所述等效電阻構成的濾波網絡將濾除所述電壓輸出端的正極的雜波。
4.如權利要求1所述的電壓調整器的電路，其特徵在於，所述電路還包括濾波單元，所述濾波單元的第一端與所述電壓輸出端的正極相連，所述濾波單元的第二端與所述電壓輸出端的負極相連； 所述濾波單元用於濾除所述電壓輸出端的正極的雜波。
5.如權利要求4所述的電壓調整器的電路，其特徵在於，所述濾波單元包括第二濾波電容，所述第二濾波電容的第一端與所述電壓輸出端的正極相連，所述第二濾波電容的第二端與所述電壓輸出端的負極相連。
6.如權利要求1所述的電壓調整器的電路，其特徵在於，所述反饋控制單元包括第一分壓電阻、第二分壓電阻以及誤差放大器，其中: 所述第一分壓電阻的第一端與所述電壓輸出端的正極相連，所述第一分壓電阻的第二端與所述第二分壓電阻的第一端相連，所述第二分壓電阻的第二端與所述電壓輸出端的負極相連，所述誤差放大器的正輸入端與所述第一分壓電阻的第二端相連，所述誤差放大器的負輸入端接入第一參考電壓，所述誤差放大器的輸出端分別與所述變壓單元的受控端和所述洩壓單元的第三端相連。
7.如權利要求6所述的電壓調整器的電路，其特徵在於，所述變壓單元包括P-Power-MOSFET(Positive channe1-Power-Metal Oxide Semiconductor Field EffectTransistor，P溝道功率MOS場效應晶體)管，其中，所述P-Power-MOSFET管的源極與所述電壓輸入端的正極相連，所述P-Power-MOSFET管的漏極與所述電壓輸出端的正極相連，所述P-Power-MOSFET管的柵極與所述誤差放大器的輸出端相連。
8.如權利要求7所述的電壓調整器的電路，其特徵在於， 當所述電壓輸出端的正極的輸出電壓高於預設閾值時，所述誤差放大器的正輸入端的電壓和所述第一參考電壓的差值增大，進而所述誤差放大器的輸出端的輸出電流減小，所述P-Power-MOSFET管的源極和漏極的壓降增大，進而所述電壓輸出端的正極的輸出電壓減小； 當所述電壓輸出端的正極的輸出電壓低於預設閾值時，所述誤差放大器的正輸入端的電壓和所述第一參考電壓的差值減小，進而所述誤差放大器的輸出端的輸出電流增大，所述P-Power-MOSFET管的源極和漏極的壓降減小，進而所述電壓輸出端的正極的輸出電壓增大。
9.如權利要求1所述的電壓調整器的電路，其特徵在於，所述反饋控制單元的輸出端包括第一輸出端和第二輸出端，所述反饋控制單元的第一輸出端與所述變壓單元的受控端相連，所述反饋控制單元的第二輸出端與所述洩壓單元的第三端相連， 所述反饋控制單元包括第一分壓電阻、第二分壓電阻、數字比較器以及數字控制器，其中: 所述第一分壓電阻的第一端與所述電壓輸出端的正極相連，所述第一分壓電阻的第二端與所述第二分壓電阻的第一端相連，所述第二分壓電阻的第二端與所述電壓輸出端的負極相連，所述數字比較器的正輸入端與所述第一分壓電阻的第二端相連，所述數字比較器的負輸入端接入第二參考電壓，所述數字比較器的輸出端分別與所述數字控制器的輸入端和所述洩壓單元的第三端相連，所述數字控制器的輸出端與所述變壓單元的受控端相連。
10.如權利要求9所述的電壓調整器的電路，其特徵在於，所述變壓單元包括至少三個PMOS (Positive channel Metal Oxide Semiconductor, P 溝道 MOS)管，所述數字控制器的輸出端的埠個數不少於所述PMOS管的個數，其中，每個所述PMOS管的源極均與所述電壓入出端的正極相連，所述每個PMOS管的漏極均與所述電壓輸出端的正極相連，所述每個PMOS管的柵極與所述數字控制器的輸出端的對應埠相連。
11.如權利要求10所述的電壓調整器的電路，其特徵在於， 當所述電壓輸出端的正極的輸出電壓高於預設閾值時，所述數字比較器的正輸入端的電壓和所述第二參考電壓的差值增大，進而所述誤差放大器的輸出端的輸出電壓增大，所述數字控制器將減少導通的所述PMOS管的個數，所述導通的PMOS管的總阻值增大，所述導通的PMOS管的源極和漏極的總壓降增大，進而所述電壓輸出端的正極的輸出電壓減小； 當所述電壓輸出端的正極的輸出電壓低於預設閾值時，所述數字比較器的正輸入端的電壓和所述第二參考電壓的差值減小，進而所述誤差放大器的輸出端的輸出電壓減小，所述數字控制器將增加導通的所述PMOS管的個數，所述導通的PMOS管的總阻值減少，所述導通的PMOS管的源極和漏極的總壓降減小，進而所述電壓輸出端的正極的輸出電壓增大。
【文檔編號】H02M3/335GK104079177SQ201410290251
【公開日】2014年10月1日 申請日期:2014年6月24日 優先權日:2014年6月24日
【發明者】唐樣洋, 張臣雄, 王新入 申請人:華為技術有限公司