一種柵控二極體半導體存儲器器件的製造方法
2023-06-01 15:39:41
專利名稱：一種柵控二極體半導體存儲器器件的製造方法
技術領域：
本發明屬於半導體存儲器器件製造技術領域，具體涉及一種半導體存儲器器件的製造方法，特別涉及一種柵控二極體半導體存儲器器件的製造方法。
背景技術：
自從浮柵存儲器結構提出以來，經過幾十年的發展，浮柵存儲器已在工業界得到了普遍應用。但是隨著半導體器件尺寸的不斷縮小，浮柵存儲器縮小能力的不足逐漸顯露出來，傳統的浮柵存儲器的結構如圖I所示，包括在襯底101內形成的漏極102和源極103 以及在襯底101之上形成的多晶矽柵極105、107，其中多晶矽柵極107與電氣連接，稱為控制柵，多晶矽柵極105是浮空的，稱之為「浮柵」。浮柵105通過絕緣介質層104與襯底101 隔離，並通過絕緣介質層106與控制柵107隔離。浮柵存儲器的工作原理是利用浮柵上是否儲存有電荷或儲存電荷的多少來改變電晶體的閾值電壓，從而改變電晶體的外部特性，目前已經成為非易失性半導體存儲器的基礎器件結構。如今的集成電路器件技術節點已經處於45納米左右，MOSFET的源、漏極之間的漏電流，隨著溝道長度的縮小而迅速上升，這使得電子在浮柵上的保持特性受到嚴重影響，伴隨反覆地擦寫，通道絕緣膜會發生損傷，這一損傷部分可能會使浮動柵內的電子出現洩漏的現象。而且，傳統MOSFET的最小亞閾值擺幅(SS)被限制在60mv/dec，這限制了電晶體的開關速度。
發明內容
本發明的目的在於提出一種可減小浮柵存儲器器件漏電流以及SS值，從而可以提升浮柵存儲器器件的性能的柵控二極體半導體存儲器器件的製造方法。本發明提出的柵控二極體半導體存儲器器件的製造方法，具體步驟包括
在P型襯底之上形成第一種絕緣薄膜；
刻蝕所述第一種絕緣薄膜形成有源區窗口；
在所述第一種絕緣薄膜及有源區接觸孔之上澱積η型材料，作為有源區，在所述有源區窗口處與P型襯底接觸；
在所述η型有源區之上形成第二種絕緣薄膜；
在所述第二種絕緣薄膜之上澱積第一種導電材料並刻蝕形成器件的浮柵；
覆蓋所述浮柵形成第三種絕緣薄膜；
刻蝕所述第三種、第二種、第一種絕緣薄膜，在所述有源區窗口的兩側分別形成漏極接觸窗口和源極接觸窗口，漏極接觸孔處P型襯底被暴露,源極接觸孔處η型有源區被暴露； 澱積形成第二種導電薄膜並刻蝕所述第二種導電薄膜形成漏極電極、柵極電極、源極電極，漏極電極位於漏極接觸孔之上並充滿所述漏極接觸孔，源極電極位於源極接觸孔之上並充滿所述源極接觸孔，並且，柵極電極處於源極電極和所述有源區窗口之間，有源區窗口處於漏極電極和柵極極電極之間，柵極電極和有源區窗口間距為20納米至I微米。
進一步地，所述的P型有源區包括但不局限於重摻雜的P型矽襯底、在矽襯底內形成的P型摻雜區、在絕緣基底上形成的摻雜有P型雜質離子的ZnO或者NiO材料。所述的第一種絕緣薄膜為氧化矽或者氮化矽。所述的第二種、第三種絕緣薄膜為SiO2或者HfO2等高介電常數材料。所述的第二種導電薄膜為銅、鎢、鋁、氮化鈦或者為氮化鉭。更進一步地，所述的η型有源區由ZnO材料形成，其厚度範圍為5_10納米。所述的浮柵包括但不局限於多晶矽材料。本發明採用低溫工藝製備柵控二極體半導體存儲器器件，工藝過程簡單、製造成本低，而且所製造的柵控二極體存儲器器件具有大驅動電流、小亞閾值擺幅的優點。本發明所提出的柵控二極體半導體存儲器器件的製造方法特別適用於平板顯示、浮柵存儲器以及基於柔性襯底的存儲器器件的製造中。
圖I為傳統的浮柵存儲器的結構示意圖。圖2-圖7為本發明所公開的柵控二極體半導體存儲器器件的製造方法的一個實施例的工藝流程圖。
具體實施例方式下面將參照附圖對本發明的一個示例性實施方式作詳細說明。在圖中，為了方便說明，放大或縮小了層和區域的厚度，所示大小並不代表實際尺寸。儘管這些圖並不能完全準確的反映出器件的實際尺寸，但是它們還是完整的反映了區域和組成結構之間的相互位置，特別是組成結構之間的上下和相鄰關係。參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認為僅限於圖中所示區域的特定形狀，而是包括所得到的形狀，比如製造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例中，均以矩形表示，圖中的表示是示意性的，但這不應該被認為是限制本發明的範圍。首先，取NaOH和水，以1:20的比例配成溶液，加熱至80°C後，泡洗聚醯亞胺(PI) 襯底表面20分鐘。然後將PI襯底泡於異丙醇溶液中，超聲清洗10分鐘。最後將PI襯底放入去離子水中,超聲清洗10分鐘，並用N2將PI襯底表面吹乾。在處理好後的PI襯底201上澱積一層二氧化矽薄膜202，接著在二氧化矽薄膜 202上澱積一層摻雜有P型雜質離子的NiO材料，並刻蝕所澱積的NiO材料形成P型有源區 203，如圖2所示。接下來，再次澱積一層二氧化矽薄膜204，接著澱積一層光刻膠並掩膜、曝光、顯影形成圖形，然後刻蝕二氧化矽薄膜204形成窗口，剝除光刻膠後如圖3所示。接下來，採用原子層澱積的方法澱積一層約5-10納米後的ZnO材料並刻蝕所澱積的ZnO材料形成η型有源區205，如圖4所示。接著澱積一層高介電常數材料206，比如為HfO2,繼續在高介電常數材料206之上澱積一層多晶矽，並刻蝕所澱積的多晶矽材料形成器件的浮柵207，如圖5所示。接下來，澱積一層絕緣薄膜208，比如為氧化矽，並澱積一層光刻膠並掩膜、曝光、 顯影形成圖形，然後刻蝕氧化矽薄膜208、高介電常數材料206、絕緣薄膜204定義出漏極與源極的位置，如圖6所示。最後，澱積一層金屬導電薄膜，比如為鋁，然後通過光刻工藝與刻蝕工藝形成漏極電極209、柵極電極210、源極電極211，如圖7所示。如上所述，在不偏離本發明精神和範圍的情況下，還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實例。
權利要求
1.一種柵控二極體半導體存儲器器件的製造方法，其特徵在於具體步驟包括在P型襯底之上形成第一種絕緣薄膜；刻蝕所述第一種絕緣薄膜形成有源區窗口；在所述第一種絕緣薄膜及有源區接觸孔之上澱積η型材料，作為有源區，在所述有源區窗口處與P型襯底接觸；在所述η型有源區之上形成第二種絕緣薄膜；在所述第二種絕緣薄膜之上澱積第一種導電材料並刻蝕形成器件的浮柵；覆蓋所述浮柵形成第三種絕緣薄膜；刻蝕所述第三種、第二種、第一種絕緣薄膜，在所述有源區窗口的兩側分別形成漏極接觸窗口和源極接觸窗口，漏極接觸孔處P型襯底被暴露,源極接觸孔處η型有源區被暴露；澱積形成第二種導電薄膜並刻蝕所述第二種導電薄膜形成漏極電極、柵極電極、源極電極，漏極電極位於漏極接觸孔之上並充滿所述漏極接觸孔，源極電極位於源極接觸孔之上並充滿所述源極接觸孔，並且，柵極電極處於源極電極和所述有源區窗口之間，有源區窗口處於漏極電極和柵極極電極之間，柵極電極和有源區窗口間距為20納米至I微米。
2.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的P型有源區包括重摻雜的P型矽襯底、在矽襯底內形成的P型摻雜區、在絕緣基底上形成的摻雜有P型雜質離子的ZnO或者NiO材料。
3.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的第一種絕緣薄膜為氧化矽或者氮化矽。
4.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的第二種、第三種絕緣薄膜為SiO2或者Η 2。
5.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的η型有源區由ZnO材料形成，其厚度範圍為5-10納米。
6.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的浮柵為多晶矽材料。
7.根據權利要求I所述的柵控二極體半導體存儲器器件的製造方法，其特徵在於，所述的第二種導電薄膜為銅、鎢、鋁、氮化鈦或者為氮化鉭。
全文摘要
本發明屬於半導體存儲器器件製造技術領域，具體公開了一種柵控二極體半導體存儲器器件的製造方法。本發明採用低溫工藝製備柵控二極體半導體存儲器器件，工藝過程簡單、製造成本低，而且所製造的柵控二極體存儲器器件具有大驅動電流、小亞閾值擺幅的優點。本發明所提出的柵控二極體半導體存儲器器件的製造方法特別適用於平板顯示、浮柵存儲器以及基於柔性襯底的存儲器器件的製造中。
文檔編號H01L21/8254GK102593064SQ201210061480
公開日2012年7月18日 申請日期2012年3月11日 優先權日2012年3月11日
發明者孫清清, 張衛, 林曦, 王鵬飛 申請人:復旦大學