一種肖特基二極體的製備工藝的製作方法

2023-06-01 23:12:31

專利名稱：一種肖特基二極體的製備工藝的製作方法
技術領域：
本發明為採用自對準矽化鈦技術的亞微米或深亞微米CMOS/BiCMOS工藝中兼容肖特基二極體製備的一種工藝方法，屬於半導體工藝製造技術領域。
背景技術：
肖特基二極體一般由貴金屬(如鋁、金、鉬、鎢、鈷、鎳、鈦等)和N型半導體接觸形成，金、鉬等貴金屬由於沾汙，因此一般集成電路中形成肖特基的金屬有鋁、鈦、鈷、鎳等，其中鈦形成的結最穩定，是肖特基工藝中較普遍使用的一種金屬。對於Ti肖特基結構，無論是肖特基分立器件還是肖特基集成電路，肖特基工藝是通過在N型半導體的有源區進行鈦、氮化鈦澱積，然後通過適當的快速熱退火工藝，形成肖特基接觸，之後濺射金屬鋁引出。但對於亞微米深亞微米CMOS/BiCMOS工藝，由於採用了自對準矽化物技術工藝，有源區區域已經形成了矽化物的歐姆接觸，無法再進行肖特基二極體製作。如果仍然將肖特基結二 極管做在有源區，則需要在自對準矽化物工藝之前嵌入肖特基二極體製作的相關工藝，但是由於形成矽化物歐姆接觸的後續快速熱退火工藝溫度要高於肖特基的快速熱退火工藝，因此，對於採用自對準矽化物技術的CMOS/BiCMOS工藝中較難嵌入肖特基二極體工藝。

發明內容
本發明的目的在於克服上述不足之處，提供一種針對採用自對準矽化鈦技術的亞微米深亞微米工藝中兼容肖特基二極體製備的工藝，在場區二氧化矽區域形成肖特基二極體，肖特基二極體工藝嵌入在自對準矽化物工藝完成之後，具體位置在鎢塞反腐工藝完成之後，實現了肖特基二極體工藝和現有標準亞微米深亞微米工藝的兼容，工藝過程簡單。按照本發明提供的技術方案，一種肖特基二極體的製備工藝，包括如下步驟
a、提供工藝基底所述工藝基底包括矽襯底、場區二氧化矽、矽化鈦、第一介質、第二介質、鶴塞；
(a-1)所述場區二氧化矽形成在矽襯底上；
(a-2 )所述矽化鈦通過鈦和矽襯底化學反應形成，與矽襯底之間為歐姆接觸，分別形成在場區二氧化矽兩邊，並與場區二氧化矽接觸；
(a-3)所述第一介質為未摻雜的二氧化矽，形成在場區二氧化矽上方；
(a-4)所述第二介質為二氧化矽，澱積形成在所述第一介質上方；
(a-5)所述鎢塞與場區二氧化矽兩邊的矽化鈦接觸，所述鎢塞和矽襯底為歐姆接觸；
b、塗布第一光刻膠所述鎢塞及第二介質的上方塗布光刻膠，通過曝光和顯影，去除肖特基孔區上的光刻膠，保留兩邊鎢塞上方的第一光刻膠；
C、熱堅膜固化光刻膠，腐蝕去除肖特基孔區上的第一介質、第二介質和場區二氧化矽，使肖特基孔區對應矽襯底表面暴露；
所述的熱堅膜溫度在120 150°C，熱堅膜時間30min ；
d、去除鶴塞上方的第一光刻膠,米用二號液清洗；再在娃襯底表面上方澱積一層金屬鈦，所述金屬鈦上方澱積一層金屬氮化鈦，經退火處理，所述金屬鈦和矽襯底通過化學反應形成肖特基矽化物；所述退火溫度為560 670°C ;所述退火時間30秒；
e、澱積金屬導電層，所述金屬導電層澱積在氮化鈦上方；所述的金屬導電層將肖特基正極金屬鈦、金屬氮化鈦、將肖特基矽化物引出，同時矽化鈦、鎢塞將肖特基二極體的負極引出；
f、塗布第二光刻膠，在金屬導電層表層塗布第二光刻膠，並通過曝光和顯影，去除鎢塞和肖特基孔外的光刻膠；
g、腐蝕金屬導電層、金屬氮化鈦及金屬鈦，無第二光刻膠位置上的金屬導電層、金屬氮化鈦和金屬鈦被腐蝕去除，露出第二介質；
h、去除鎢塞和肖特基區上的第二光刻膠，經清洗去除第二光刻膠，完成肖特基二極體的製備。
作為本發明的進一步改進，所述第一介質厚度在200nnT400nm、所述第二介質厚度 在400nnT8000nm、所述的場區二氧化娃總厚度在300nnT500nm。作為本發明的進一步改進，所述肖特基孔區，其下面對應的介質包括第一介質、第二介質和場區二氧化矽。作為本發明的進一步改進,所述第一光刻膠厚度I. 8unT2. 5um。作為本發明的進一步改進，所述二號液為HCl :H020:H20，混合質量比12:47:9500為混合物，所述金屬鈦厚度為30nnT50nm，所述金屬氮化鈦厚度為80nnTl20nm。作為本發明的進一步改進，所述金屬導電層為鋁矽合金或者鋁矽銅合金，厚度在400nm 1100nm。作為本發明的進一步改進,所述第二光刻膠厚度I. 8unT2. 5um。本發明的優點本發明是基於金屬Ti的矽化物形成肖特基二極體，是在現有標準亞微米或深亞微米CMOS/BiCMOS工藝自對準矽化物工藝完成之後進行肖特基二極體的製備。本發明突破了認為器件只能製造在有源區的定式思維，將肖特基器件製造在場區，解決了帶自對準矽化鈦技術的亞微米和深亞微米工藝兼容肖特基二極體製備的工藝問題，工藝過程簡單。肖特基二極體工藝增加一次肖特基孔光刻和部分工藝過程，這些工藝過程和現有標準工藝兼容，沒有明顯增加整個工藝的複雜度。


圖A-fA-5為本發明基底製備工藝，為現有標準工藝。其中
圖A-I為基底製備已形成N型區域的襯底剖面示意 圖A-2為基底製備已形成場區和有源區的剖面示意 圖A-3為基底製備已形成有源區N+注入以及形成了矽化鈦歐姆接觸的剖面示意圖； 圖A-4為基底製備已形成介質和接觸孔的剖面示意 圖A-5為基底製備已形成接觸孔和鎢塞的剖面示意圖，此接觸孔和鎢塞將肖特基的負極引出。圖B-fB-7為本發明亞微米或深亞微米CMOS/BiCMOS工藝兼容肖特基二極體製備工藝的具體工藝實施的剖面圖，其中
圖B-I為本發明所使用的採用標準工藝製作的基底剖面示意圖；圖B-2為本發明完成肖特基孔光刻後的剖面示意 圖B-3為本發明完成肖特基孔腐蝕後的剖面示意 圖B-4為本發明完成肖特基金屬鈦/氮化鈦濺射以及快速熱退火後的剖面示意 圖B-5為本發明完成金屬導電層濺射後的剖面示意 圖B-6為本發明完成金屬導電層光刻後剖面示意 圖B-7為本發明完成金屬導電層腐蝕後剖面示意 圖B-8為本發明完成金屬導電層腐蝕去膠後剖面示意圖。
具體實施例方式下面結合具體附圖和實施例對本發明作進一步說明。本發明一種肖特基二極體的製備工藝包括兩部分工藝，如圖Af A5所示包括矽襯底100、場區二氧化矽101、矽化鈦102、第一介質103、第二介質104、鎢塞105。本發明所述的圖Α1 Α5為現有標準亞微米或深亞微米CMOS/BiCMOS工藝製作基底的過程基底的作用是提供肖特基二極體的負極和接觸，襯底100為負極，負極接觸由矽化鈦102、鎢塞105組成。如圖Bl、7所示包括第一光刻膠106、金屬鈦107、金屬氮化鈦108、肖特基矽化物109、金屬導電層110、第二光刻膠111。本發明所述的圖Bl、7是改進的亞微米深亞微米CMOS/BiCMOS工藝兼容肖特基二極體的製備工藝。本發明所述的亞微米深亞微米CMOS/BiCMOS工藝兼容肖特基二極體的製備工藝包括如下步驟
a、提供工藝基底提供N型導電類型襯底，或者通過N型注入和推結形成N型襯底；在N類型襯底上通過局部氧化隔離或者淺溝槽隔離工藝形成場區二氧化矽和有源區；在有源區進行N+注入，然後通過自對準矽化鈦技術形成金屬鈦的矽化物，為歐姆接觸；進行介質澱積，通過光刻和腐蝕工藝形成接觸孔；進行鎢塞澱積，反腐工藝，將N+有源區引出。具體操作如下工藝基底包括襯底100、場區二氧化矽101、矽化鈦102、第一介質
103、第二介質104、鎢塞105。所述的襯底100導電類型為N型或者通過摻雜形成N型，場區二氧化矽101形成在襯底100上，採用局部氧化隔離或者淺溝槽隔離等隔離工藝形成。如圖A-ι、圖A-2所示。所述矽化鈦102為自對準矽化鈦工藝形成，通過鈦和矽襯底化學反應形成，和襯底100之間為歐姆接觸，分別形成在場區二氧化矽101兩邊，並與場區二氧化矽101接觸。如圖A-3所不。所述第一介質103是介質層為未摻雜的二氧化矽，採用等離子體化學氣相澱積或者低壓化學氣相澱積方式形成在場區二氧化矽101上方。如圖A-4所示。所述第二介質104是介質層為摻硼或者磷的二氧化矽或者只摻磷的二氧化矽，採用等離子體化學澱積方式形成，在所述第一介質103上方。如圖A-4所示。所述第一介質103厚度在200nnT400nm、所述第二介質104厚度在400nnT8000nm、所述的場區二氧化娃101總厚度在300nnT500nm。所述鎢塞105，是採用鎢化學氣相澱積工藝方法澱積鎢，然後通過鎢反腐工藝，去除接觸孔外的鎢，保留接觸孔內的鎢，形成鎢塞105，並與場區二氧化矽101兩邊的矽化鈦102接觸，並且為鎢塞和矽襯底為歐姆接觸。如圖A-5所示。b，塗布第一光刻膠所述鎢塞105及第二介質104的上方塗布第一光刻膠6，如圖B-I所示。通過曝光和顯影，去除肖特基孔區上的第一光刻膠106，保留兩邊鎢塞105上方的第一光刻膠106,如圖B-2所不；
所述其他位置上的第一光刻膠106可以作為後續腐蝕的阻擋層，肖特基孔區去除第一光刻膠106後，能夠對第一介質103、第二介質104和場區二氧化矽101進行相應操作，所述的肖特基孔區，其下面對應的介質包括第一介質103、第二介質104和場區二氧化矽101。C，熱堅膜所述的熱堅膜工藝在烘箱中進行，熱堅膜溫度在120 150°C，熱堅膜時間30min ;目的是達到固化光刻膠。採用腐蝕工藝去除肖特基孔區上的第一介質103、第二介質104和場區二氧化矽101，使肖特基孔區對應襯底100表面暴露，如圖B-3所示； 所述腐蝕工藝包括幹法腐蝕工藝和溼法腐蝕工藝。幹法腐蝕工藝為各向異性腐蝕，具有垂直腐蝕特徵，如果直接作用襯底100上，對襯底100具有損傷特性，溼法腐蝕為各向同性腐蝕，橫向和縱向腐蝕速率相等，如果直接作用在襯底100上，對襯底100無損傷特性。幹法腐蝕工藝需要腐蝕全部第一介質103、全部第二介質104和部分場區二氧化矽101 ;幹法腐蝕場區二氧化矽101厚度為200nnT400nm。幹法腐蝕後剩餘場區二氧化矽101 厚度在 100nnT300nm。溼法腐蝕工藝包括浸潤和BOE漂兩步，將矽片放入浸潤液中浸潤15秒，浸潤有利於BOE對Si02的腐蝕，但不參與腐蝕。浸潤液配比為40 (富士產浸潤劑):8000 (純水);再採用BOE腐蝕剩餘的場區二氧化矽101，BOE腐蝕液為市售7:1的BOE腐蝕液，BOE腐蝕是去除幹法腐蝕後剩餘的100nnT300nm的場區二氧化矽101，在溼法腐蝕過程中，BOE腐蝕液同時會對第一介質103側面、第二介質104側面進行腐蝕。腐蝕完成後，使肖特基孔區對應的襯底100表面暴露。肖特基孔採用幹法腐蝕和溼法腐蝕相結合的目的是避免肖特基孔的工藝損傷。由於BOE對第一介質103側面、第二介質104側面腐蝕，因此肖特基孔剖面具有圓弧特徵，這有利於金屬臺階覆蓋。d、採用幹法去膠工藝去除鎢塞105上方的第一光刻膠106，再採用市售EKC256溶液清洗進一步去除第一光刻膠106，再採用二號液清洗，再採用純水衝水清洗，再採用濺射方法在娃襯底100表面上方澱積一層金屬鈦107,再在金屬鈦107上方米用派射方法澱積一層氮化鈦108，再快速熱退火，金屬鈦和矽襯底通過化學反應形成鈦的矽化物，此層矽化物就為肖特基接觸矽化物109，如圖B-4所示。所述的光刻膠為羅門哈斯6812型膠，膠厚度I. 8unT2. 5um。所述的二號液為HC1:H020:H20，混合質量比12:47:9500為混合物，所述的金屬鈦107厚度分別為30nnT50nm，所述的氮化鈦108厚度為80nnTl20nm，所述的快速熱退火工藝處理中，退火溫度為560 670°C ；N2氣氛，時間30秒。e，採用濺射方法澱積金屬導電層110，如圖B_5所示。所述金屬導電層110澱積在氮化鈦108上方；所述的金屬導電層110將肖特基正極金屬鈦107、氮化鈦108、肖特基矽化物109引出，同時矽化鈦102、鎢塞105將肖特基二極體的負極引出。所述的金屬導電層110為招娃合金或者招娃銅合金，厚度在400nnTll00nm。
f、在金屬導電層110表層塗布第二光刻膠111，並通過曝光和顯影，去除 鎢塞105和肖特基孔外的光刻膠，如圖B-6所示；
所述鎢塞105和肖特基孔上的第二光刻膠111可以作為後續腐蝕的阻擋層。所述的光刻膠為羅門哈斯7350型膠，膠厚度I. 8unT2. 5um。g、採用幹法工藝腐蝕金屬導電層110、氮化鈦108及金屬鈦107，無第二光刻膠111位置上的金屬導電層110、金屬氮化鈦108和金屬鈦107被腐蝕去除，露出第二介質104。h、採用幹法去膠工藝去除鎢塞105和肖特基區上的第二光刻膠111，再採用EKC256清洗進一步去除第二光刻膠111，完成肖特基二極體的製備。如圖B-8所示。本發明突破了將器件製備在有源區的傳統思維定式，通過常規的幹法腐蝕和溼法腐蝕工藝，在場區二氧化矽區域腐蝕去除介質103、104和場區二氧化矽介質101，將肖特基器件製備在場區二氧化矽區域，成功的解決了採用自對準矽化物技術的CMOS/BiCMOS工 藝中肖特基二極體器件集成的問題，這種工藝方法簡單，在所有採用自對準矽化物技術的CMOS/BiCMOS工藝中都可以應用。
權利要求
1.一種肖特基二極體的製備工藝，其特徵是包括如下製備步驟 a、工藝基底所述工藝基底包括矽襯底(100)、場區二氧化矽(101)、矽化鈦(102)、第一介質(103)、第二介質(104)及鎢塞(105)； (a-Ι)所述場區二氧化矽(101)形成在矽襯底(100)上； (a-2 )所述矽化鈦(102 )通過鈦和矽襯底反應形成，與矽襯底(100 )之間為歐姆接觸，分別形成在場區二氧化矽(101)兩邊，並與場區二氧化矽(101)接觸； (a-3)所述第一介質(103)澱積形成在場區二氧化矽(101)上方； (a-4)所述第二介質(104)澱積形成在所述第一介質(103)上方； (a-5)所述鎢塞(105)與場區二氧化矽(101)兩邊的矽化鈦(102)接觸，所述鎢塞(105)和矽襯底(100)為歐姆接觸； b、塗布第一光刻膠所述鎢塞(105)及第二介質(104)的上方塗布光刻膠，通過曝光和顯影，去除肖特基孔區上的光刻膠，保留兩邊鎢塞(105)上方的第一光刻膠(106); C、熱堅膜固化光刻膠，腐蝕去除肖特基孔區上的第一介質(103)、第二介質(104)和場區二氧化矽(101)，使肖特基孔區對應矽襯底(100)表面暴露； 所述的熱堅膜溫度在120 150°C，熱堅膜時間30min ； d、去除鎢塞(105)上方的第一光刻膠(106)，採用二號液清洗；再在矽襯底(100)表面上方澱積一層金屬鈦(107)，所述金屬鈦(107)上方澱積一層金屬氮化鈦(108)，經退火處理，所述金屬鈦(107)和矽襯底(100)通過化學反應形成肖特基矽化物(109);所述退火溫度為560 670°C ;所述退火時間30秒； e、澱積金屬導電層(110)，所述金屬導電層(110)澱積在氮化鈦(108)上方；所述的金屬導電層(110)將肖特基正極金屬鈦(107)、金屬氮化鈦(108)、將肖特基矽化物(109)引出，同時矽化鈦(102 )、鎢塞(105 )將肖特基二極體的負極引出； f、塗布第二光刻膠(111)，在金屬導電層(110)表層塗布第二光刻膠(111)，並通過曝光和顯影，去除鎢塞(105)和肖特基孔外的光刻膠； g、腐蝕金屬導電層(110)、金屬氮化鈦(108)及金屬鈦(107)，無第二光刻膠(111)位置上的金屬導電層(110)、金屬氮化鈦(108)和金屬鈦(107)被腐蝕去除，露出第二介質(104)； h、去除鎢塞(105)和肖特基區上的第二光刻膠(111)，經清洗去除第二光刻膠(111)，完成肖特基二極體的製備。
2.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述第一介質(103)厚度在200nnT400nm ;所述第二介質(104)厚度在400nnT8000nm ;所述場區二氧化娃(101)總厚度在300nnT500nm。
3.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述肖特基孔區下面對應的介質包括第一介質(103)、第二介質(104)和場區二氧化矽(101)。
4.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述第一介質(103)為二氧化矽。
5.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述第二介質(104)為二氧化矽。
6.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述第一光刻膠厚度 I. 8um 2. 5um。
7.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述二號液為HC1:H020:H20，混合質量比12:47:9500為混合物，所述金屬鈦(107)厚度為30nnT50nm，所述金屬氮化鈦(108)厚度為80nnTl20nm。
8.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述金屬導電層(110)為鋁矽合金或者鋁矽銅合金，厚度在400nnTll00nm。
9.如權利要求I所述的一種肖特基二極體的製備工藝，其特徵是所述第二光刻膠厚度 I. 8um 2. 5um。
全文摘要
本發明涉及一種自對準矽化物技術的CMOS/BiCMOS工藝中兼容肖特基二極體的製備工藝，其包括如下步驟a，提供已形成接觸孔鎢塞基底的工藝園片；b，在基底園片上通過光刻工藝形成肖特基孔區；c，採用腐蝕工藝去除肖特基孔區上的介質和場區二氧化矽，使肖特基孔區所對應襯底表面暴露；d，去除光刻膠，清洗，澱積金屬鈦、氮化鈦，快速熱退火，形成鈦的肖特基接觸矽化物；e，澱積金屬導電層；f、金屬光刻腐蝕，將肖特基正極和負極引出。本發明工藝操作簡單，解決了自對準矽化物技術的CMOS/BiCMOS工藝中肖特基二極體的集成問題。
文檔編號H01L21/329GK102800587SQ201210330298
公開日2012年11月28日 申請日期2012年9月7日 優先權日2012年9月7日
發明者鄭若成 申請人:中國電子科技集團公司第五十八研究所