用於非易失性存儲器系統以及存儲器控制器的操作的方法與流程

2023-07-03 07:35:11

技術領域

本發明構思的實施例涉及半導體存儲器，更加具體地說，涉及操作存儲裝置的方法。

背景技術：

半導體存儲器使用半導體材料(諸如，矽(Si)、鍺(Ge)、砷化鎵(GaAs)和磷化銦(InP)等)來實現。半導體存儲器裝置大致可以分為易失性存儲器裝置或非易失性存儲器裝置。

易失性存儲器裝置在斷電時丟失存儲在其中的數據。易失性存儲器裝置可以是靜態隨機存取存儲器(SRAM)、動態隨機存取存儲器(DRAM)或同步DRAM。非易失性存儲器裝置即使在斷電時也能保持存儲在其中的數據。非易失性存儲器裝置可以是只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃記憶體裝置、相變RAM(PRAM)、磁RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)。

具體地說，快閃記憶體裝置是高容量存儲裝置，並廣泛用於各種領域。快閃記憶體裝置是非易失性存儲器裝置，但會由於各種因素(諸如，溫度、讀幹擾、編程幹擾(program disturbance)和電荷損失)而丟失存儲在其中的數據。因此，正在發展用於保證存儲在快閃記憶體裝置中的數據的完整性的各種方法。

技術實現要素：

本發明構思的實施例提供可提高性能和可靠性的非易失性存儲器系統的操作方法。

根據本發明構思的實施例，一種用於非易失性存儲器系統的操作的方法包括：選擇非易失性存儲器系統中的多個存儲器塊中的源塊；基於已經對源塊執行的編程和擦除循環的次數，執行針對源塊的回收操作。

根據本發明構思的另一實施例，一種非易失性存儲器系統的操作的方法包括：從非易失性存儲器系統中的多個存儲器塊選擇源塊；基於選擇的源塊的編程和擦除循環的次數，來調整源塊的回收策略；基於調整的回收策略，執行針對選擇的源塊的回收操作。

根據本發明構思的另一實施例，一種用於控制非易失性存儲器裝置的存儲器控制器的操作方法包括：從非易失性存儲器系統包括的多個存儲器塊選擇源塊；基於選擇的源塊的編程和擦除循環的次數，執行選擇的源塊的回收操作。可執行回收操作的周期隨著選擇的源塊的編程和擦除循環的次數增加而減少。

仍根據本發明構思的另一實施例，提供了一種用於包括具有多個存儲器塊的非易失性存儲器裝置的非易失性存儲器系統的操作的方法。所述方法包括：為回收操作的第一參數選擇值，其中，第一參數影響由於回收操作而導致的非易失性存儲器系統的操作的開銷；從非易失性存儲器系統中的所述多個存儲器塊中選擇源塊；並使用回收操作的第一參數的選擇的值執行源塊的回收操作，其中，為回收操作的第一參數選擇值的步驟基於與一個或多個誤碼在源塊中發生的概率有關的源塊的第二參數的值。

附圖說明

從下面參照以下附圖的描述，上述和其他主題以及特徵將會變得清楚，其中，除非另外規定，否則貫穿各個附圖，相同的參考標號表示相同的部分，其中：

圖1是示出根據本發明構思的實施例的非易失性存儲器系統的框圖。

圖2是示出圖1的非易失性存儲器系統的軟體層的框圖。

圖3是示出圖1的存儲器控制器的框圖。

圖4是示出圖1的非易失性存儲器裝置的框圖。

圖5是示出圖1的非易失性存儲器系統的回收操作的框圖。

圖6是示出存儲器塊的P/E循環的次數與誤碼率的函數的曲線圖。

圖7是示出存儲器塊的讀取計數與誤碼的數量的函數的曲線圖。

圖8是示出圖1的非易失性存儲器系統的操作的流程圖。

圖9和圖10是用於描述圖8的操作方法的曲線圖。

圖11是示出圖1的非易失性存儲器系統的另一操作的流程圖。

圖12是更詳細地示出圖11中示出的步驟S210的流程圖。

圖13和圖14是用於詳細描述圖11的操作方法的曲線圖。

圖15是示出圖1的非易失性存儲器系統的另一操作的流程圖。

圖16是示出圖1的非易失性存儲器系統的另一操作的流程圖。

圖17是示出根據本發明構思的實施例的非易失性存儲器系統200的框圖。

圖18是用於描述圖17的非易失性存儲器系統的操作的曲線圖。

圖19是示意性地示出在根據本發明構思的實施例的非易失性存儲器裝置中包括的存儲器塊的第一存儲器塊的電路圖。

圖20是示意性地示出應用根據本發明構思的非易失性存儲器模塊的存儲器卡系統的框圖。

圖21是示出應用根據本發明構思的實施例的非易失性存儲器系統的固態硬碟(SSD)的框圖。

圖22是示出包括根據本發明構思的實施例的非易失性存儲器系統的電子系統的框圖。

具體實施方式

以下，將結合附圖對本發明構思的實施例進行描述。下面，僅提供細節(諸如，詳細的配置和結構)，以幫助理解本發明構思的實施例。在不脫離本發明構思的實施例的情況下，可對這裡描述的實施例進行各種改變和修改。此外，為了清楚和簡潔起見，省略了關於公知的功能和結構的描述。這裡使用的術語僅是為了描述特定實施例的目的，並不意圖限制本發明。可基於具體實施方式中描述的細節來確定這裡使用的術語的定義。

按照在本發明構思的領域中的傳統，實施例根據功能塊、單元和/或模塊而被描述和示出在附圖中。本領域技術人員將理解，通過可使用基於半導體的製造技術或其他製造技術形成的電子(或光學)電路(諸如，邏輯電路、分立元件、微處理器、硬連接電路、存儲器元件和有線連接等)來物理實現這些塊、單元和/或模塊。在塊、單元和/或模塊通過微處理器或類似的電路實現的情況下，可使用軟體(例如，微碼)對它們進行編程以執行這裡討論的各種功能，並可通過硬體和/或軟體來選擇性地驅動它們。可選擇地，可通過專用硬體，或作為執行一些功能的專用硬體和執行其他功能的處理器(例如，一個或多個編程微處理器和相關電路)的組合來實現每個塊、單元和/或模塊。此外，在不脫離本發明構思的範圍的情況下，可將實施例的每個塊、單元和/或模塊物理地分割成兩個或更多個相互作用和分立的塊、單元和/或模塊。此外，在不脫離本發明構思的範圍的情況下，可將實施例的每個塊、單元和/或模塊物理地組合成更複雜的塊、單元和/或模塊。

以下，附圖和具體實施方式中的模塊可與除了附圖中示出的或具體實施方式中描述的組件之外的其他物件連接。模塊或元件之間的每個連接可以是直接的或間接的。模塊或組件之間的每個連接可以是通過通信的連接，或可以是物理連接。

除非另有定義，否則這裡使用的所有術語(包括技術術語和科學術語)具有和本發明所屬領域的普通技術人員普遍理解的含義相同的含義。還將理解，除非在這裡明確地定義，否則這裡使用的術語應該被解釋為具有與它們在本公開的語境和相關領域中的含義一致的含義，而不將被解釋為理想化或過於正式的意義。

下面，為了描述的方便，將基於具體的示例對本發明構思的實施例進行說明。然而，本發明構思的實施例可不限於此。例如，可實現各種實施例或其組合。

為了提高數據的完整性，根據本發明構思的實施例的非易失性存儲器系統可執行讀取回收操作(或回收操作)。在這種情況下，非易失性存儲器系統可基於已經對作為回收操作的對象的源塊執行的編程和擦除循環的次數(以下，稱之為「P/E循環」或「P/E循環頻率」)，來調整回收策略，因而提高非易失性存儲器系統的整體性能。此外，可提供具有提高的性能的非易失性存儲器系統及其操作方法。

圖1是示出根據本發明構思的實施例的非易失性存儲器系統100的框圖。參照圖1，非易失性存儲器系統100可包括存儲器控制器110和非易失性存儲器裝置120。在示例實施例中，存儲器控制器110和非易失性存儲器裝置120中的每個可使用一個晶片、一個包或一個模塊來實現。在示例實施例中，非易失性存儲器系統100可以是海量存儲介質或存儲裝置(諸如，固態硬碟(SSD)、存儲卡或記憶棒)。

存儲器控制器110可基於外部裝置(例如，主機、CPU或AP)的請求來控制非易失性存儲器裝置120。例如，控制器存儲器110可基於外部裝置的請求，將地址ADDR、命令CMD和控制信號CTRL發送到非易失性存儲器裝置120。存儲器控制器110可基於外部裝置的請求，與非易失性存儲器裝置120交換數據DATA。

在存儲器控制器110的控制下，非易失性存儲器裝置120可將數據DATA存儲在其中，或可輸出存儲在其中的數據DATA。可基於包括多個存儲器塊的NAND快閃記憶體來提供非易失性存儲器裝置120。然而，本發明構思的實施例不限於此。非易失性存儲器裝置120可包括諸如NOR快閃記憶體、磁RAM(MRAM)、相變RAM(PRAM)、電阻式RAM(ReRAM)和鐵電RAM(FRAM)的非易失性存儲器裝置。

非易失性存儲器裝置120可包括多個非易失性存儲器塊。多個存儲器塊中的每個存儲器塊可包括多個存儲單元，並且多個存儲單元中的每個存儲單元可以是存儲一比特的單層單元(SLC)或存儲至少兩比特的多層單元(MLC)。在示例實施例中，非易失性存儲器裝置120可通過存儲器塊的單元，將存儲在非易失性存儲器裝置120中的數據擦除。因此，存儲器塊可指示擦除單元。

在示例實施例中，存儲器控制器110可執行用於保證存儲在非易失性存儲器裝置120中的數據的完整性的各種操作。例如，存儲器控制器110可包括錯誤校正碼(ECC)電路111和回收管理器112。ECC電路111可產生用於將被存儲在非易失性存儲器裝置120中的數據的錯誤校正碼，或可基於錯誤校正碼檢測或校正從非易失性存儲器裝置120讀取的數據的錯誤。

在示例實施例中，ECC電路111可具有特定水平的錯誤校正能力。例如，ECC電路111可檢測和校正使用錯誤校正能力校正的錯誤。ECC電路111可不檢測和校正未使用錯誤校正能力校正的錯誤。未被ECC電路111校正的錯誤數據可被稱為『不可校正的錯誤校正碼(UECC)數據』。當從非易失性存儲器裝置120讀取的數據是UECC數據時，保證從非易失性存儲器裝置120讀取的數據的完整性是不可能的。

為了防止UECC數據的發生，回收管理器112可對存儲數據的存儲器塊或頁執行回收操作，其中，所述數據包括數量大於或等於參考值的誤碼。例如，隨著針對非易失性存儲器裝置120的編程、讀取或擦除操作被執行，或者隨著時間逝去，非易失性存儲器裝置120的多個存儲器單元的閾值電壓可改變。這可能表示在從非易失性存儲器裝置120讀取的數據中產生了錯誤。ECC電路111可在從非易失性存儲器裝置120讀取的數據中檢測誤碼。回收管理器112可將檢測出的誤碼的數量與參考值進行比較，以確定是否將存儲讀取的數據DATA的存儲器塊進行回收。當檢測出的誤碼的數量大於參考值時，回收管理器112可選擇存儲讀取的數據的存儲器塊作為源塊。回收管理器112可針對源塊執行回收操作，因而保證存儲在源塊中的數據的完整性。在示例實施例中，參考值可指示小於可由ECC電路111校正的誤碼的數量的誤碼的數量。

根據本發明構思的實施例的回收管理器112可基於已對源塊執行的P/E循環的次數，來調整回收策略。例如，當源塊的P/E循環的次數是第一值時，回收管理器112可調整回收策略，使得針對源塊的回收操作的速度變為第一速度。當源塊的P/E循環的次數是大於第一值的第二值時，回收管理器112可調整回收策略，使得針對源塊的回收操作的速度變為大於第一速度的第二速度。

更詳細地說，隨著已對源塊執行的P/E循環的次數增大，回收管理器112可增大回收速度。可選地，隨著源塊的P/E循環的次數減小，回收管理器112可減小回收速度。在示例實施例中，回收操作的速度或回收速度可指示從選擇塊作為源塊的時間點(或讀取計數(read count))到完成回收操作的時間點(或讀取計數)執行的操作的計數。在示例實施例中，讀取計數可指示基於外部裝置(例如，主機、CPU或AP)的請求在非易失性存儲器系統100中執行的讀取操作的發生的次數。

在示例實施例中，回收策略可包括諸如以下項的因素：回收速度、回收執行周期、回收操作的子操作周期和回收操作的子操作單元等。在示例實施例中，可通過調整回收執行周期、回收操作的子操作周期和/或回收操作的子操作單元，來改變回收速度。

圖2是示出圖1的非易失性存儲器系統100的軟體層的框圖。參照圖1和圖2，非易失性存儲器系統100的軟體層可包括應用101、文件系統102和快閃記憶體轉換層(FTL)103。在示例實施例中，應用101和文件系統102可被包括在外部裝置(例如，主機，CPU或AP)中，或可被外部裝置驅動。

應用101可包括在外部裝置的作業系統上驅動的各種程序。例如，應用101可包括諸如文本編輯器、視頻播放器和網頁瀏覽器等的各種程序。

文件系統102可整理應用101所使用的文件或數據。例如，文件系統102可提供文件或數據的地址。在示例實施例中，地址可以是被外部裝置整理或管理的邏輯地址。可以以根據作業系統確定的各種格式來設置文件系統102。例如，文件系統102可包括文件分配表(FAT)、FAT32、新技術文件系統(NTFS)、分層文件系統(HFS)、日誌文件系統2(JSF2)、外部文件系統(XFS)、磁碟上的結構-5(ODS-5)、通用磁碟格式(UDF)、Zettabyte文件系統(ZFS)、UNIX文件系統(UFS)、EXT2、EXT3、EXT4、ReiserFS、Reiser4、ISO 9660、GNOME VFS、廣播文件系統(BFS)或WinFS。

FTL 103可在外部裝置與非易失性存儲器裝置120之間提供接口，以允許非易失性存儲器裝置120有效地用於其中。例如，FTL 103可執行將從外部裝置提供的邏輯地址轉換成將被用於非易失性存儲器裝置120的物理地址的操作。FTL 103可通過映射表(未示出)來執行上面描述的地址轉換操作。

在示例實施例中，FTL 103可執行諸如垃圾回收、損耗平衡和回收操作的操作。例如，FTL 103可執行垃圾回收，以獲得非易失性存儲器裝置120的空閒塊。FTL 103可對每個存儲器塊的P/E循環的次數進行管理或計數。FTL 103可執行損耗平衡，使得P/E循環的次數針對非易失性存儲器裝置120中的每個存儲器塊而變成統一的。在示例實施例中，上面描述的回收管理器112可被包括在FTL 103中。FTL 103可執行回收操作，以保證存儲在非易失性存儲器裝置120中的數據的完整性。

圖3是示出圖1的存儲器控制器110的示例實施例的框圖。參照圖1和圖3，存儲器控制器110可包括ECC電路111、處理器113、SRAM 114、ROM 115、主機接口116和快閃記憶體接口117。

處理器113可執行存儲器控制器110的全部操作。SRAM 114可用作存儲器控制器110的緩衝存儲器、高速緩衝存儲器或工作存儲器。ROM 115可以以固件的形式存儲用於存儲器控制器110的操作的各種各樣的信息。在示例實施例中，圖1的回收管理器112或圖2的FTL 103可以以軟體的形式來設置，回收管理器112或FTL 103可存儲在SRAM 114中並可由處理器113驅動。

存儲器控制器110可通過主機接口116與外部裝置進行通信。在示例實施例中，可基於至少一個通信協議(諸如，通用串行總線(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、外圍組件互連(PCI)、PCI-express(PCI-E)、先進技術附件(ATA)、串行ATA、並行ATA、小型計算機系統接口(SCSI)、增強型小型磁碟接口(ESDI)、電子集成驅動器(IDE)、火線、通用快閃記憶體(UFS)或非易失性存儲器標準(NVMe))來設置存儲器控制器110。存儲器控制器110可通過快閃記憶體接口117與非易失性存儲器裝置120進行通信。

圖4是示出圖1的非易失性存儲器裝置120的示例實施例的框圖。參照圖1和圖4，非易失性存儲器裝置120可包括存儲器單元陣列121、地址解碼器122、控制邏輯和電壓產生器電路123、頁緩衝器124和輸入/輸出電路125。

存儲器單元陣列121可包括多個存儲器塊。多個存儲器塊中的每個存儲器塊可包括多個單元串(cell string)。多個單元串中的每個單元串可包括多個存儲器單元，而多個存儲器單元分別與多個字線WL連接。

地址解碼器122可通過字線WL、串選擇線SSL和地選擇線GSL，與存儲器單元陣列121連接。地址解碼器122可從存儲器控制器110接收地址ADDR，並解碼接收的地址ADDR。地址解碼器122可基於解碼的地址ADDR選擇多個字線WL中的至少一個字線WL，並可控制選擇的字線的電壓。

控制邏輯和電壓產生器電路123可從存儲器控制器110接收命令CMD和控制信號CTRL，並可響應於接收的信號來控制地址解碼器122、頁緩衝器124和輸入/輸出電路125。

控制邏輯和電壓產生器電路123可產生用於非易失性存儲器裝置120的操作的各種電壓。例如，控制邏輯和電壓產生器電路123可產生各種電壓，諸如，編程電壓、通電壓(pass voltage)、選擇讀取電壓、非選擇讀取電壓、驗證電壓、擦除電壓、以及擦除驗證電壓。在示例實施例中，各種的電壓(諸如，編程電壓、通電壓、選擇讀取電壓、非選擇讀取電壓、驗證電壓、擦除電壓、以及擦除驗證電壓)中的每個電壓可根據包括在存儲器單元陣列121中的多個存儲器單元中的每個存儲器單元的大小、工作速度和物理位置而改變。

頁緩衝器124可通過多個位線BL連接到存儲器單元陣列121。頁緩衝器124可通過多個數據線DL連接到輸入/輸出電路125。頁緩衝器124可控制位線BL，使得通過數據線DL接收的數據DATA被寫入到存儲器單元陣列121中。頁緩衝器124可檢測位線BL的電壓變化，以讀取存儲在存儲器單元陣列121中的數據。頁緩衝器124可通過數據線DL將讀取的數據DATA提供給輸入/輸出電路125。

輸入/輸出電路125可與存儲器控制器110交換數據DATA。在控制邏輯和電壓產生器電路123的控制下，輸入/輸出電路125可從存儲器控制器110接收數據DATA，或可使用控制信號CTRL將數據DATA同步輸出到存儲器控制器110。

圖5是示出圖1的非易失性存儲器系統100的回收操作的示例實施例的框圖。為了描述的方便和示出的容易，從存儲器塊讀取的數據的錯誤的位被稱為「存儲器塊的誤碼(error bit)」。

參照圖1和圖5，非易失性存儲器系統100可選擇第一存儲器塊BLK1作為源塊。如上所述，例如，存儲器控制器110可讀取包括在第一存儲器塊BLK1中的第一頁數據PD1。從第一存儲器塊BLK1讀取的第一頁數據PD1的錯誤可被ECC電路111檢測和校正。當從讀取的頁數據檢測的誤碼的數量大於參考值時，存儲器控制器110可選擇存儲第一頁數據PD1的第一存儲器塊BLK1作為源塊。在示例實施例中，源塊可指示與讀取回收操作的對象對應的存儲器塊。

存儲器控制器110可從作為源塊的第一存儲器塊BLK1順序地讀取頁數據，並可將讀取的頁數據編程在作為目的塊的第二存儲器塊BLK2中。在示例實施例中，從第一存儲器塊BLK1讀取的數據的錯誤可被ECC電路111校正，錯誤被校正的頁數據可被編程在第二存儲器塊BLK2中。即，錯誤被校正的數據可被編程在第二存儲器塊BLK2中，從而保證數據的完整性。在示例實施例中，隨著錯誤被校正的數據被編程在第二存儲器塊BLK2中，FTL 103(參照圖2)可更新錯誤被校正的數據的映射表。

下面，為了描述的方便，假設針對作為源塊的第一存儲器塊BLK1的回收操作包括多個子操作。假設一個子操作包括以下操作中的至少一個：從源塊讀取至少一頁數據的操作、校正至少一個讀取的頁數據的錯誤的操作、或在目的塊編程校正了至少一個錯誤的數據的頁的操作。即，存儲器控制器110可迭代地執行多個子操作，以完成針對一個源塊的回收操作。

在示例實施例中，存儲器控制器110可連續地或非連續地分別執行子操作。在示例實施例中，在執行第一子操作後，存儲器控制器110可在特定的時間逝去後(或在特定的讀取計數後)執行第二子操作。然而，本發明構思的實施例不限於此。

圖6是示出存儲器塊的P/E循環的次數與誤碼率的函數的曲線圖。參照圖1和圖6，X軸指示存儲器塊的P/E循環的次數，Y軸指示誤碼與讀取計數的比(RER)。在示例實施例中，讀取計數可指示在存儲器塊被擦除後從存儲器塊讀取數據的次數。

如在圖6中示出，針對具有第一P/E循環值PE1的存儲器塊，誤碼與讀取計數的比RER可以是第一值V1，而針對具有大於第一P/E循環值PE1的第二P/E循環值PE2的存儲器塊，誤碼與讀取計數的比RER可以是大於第一值V1的第二值V2。在示例實施例中，P/E循環值可指示P/E循環的次數。即，隨著存儲器塊的P/E循環的次數增加，誤碼與讀取計數的比可增加。換言之，由於存儲器塊的劣化隨著存儲器塊的P/E循環的次數增加而增加，因此誤碼發生的概率可能增加。

圖7是示出存儲器塊的讀取計數與誤碼的數量的函數的曲線圖。在圖7中，X軸指示讀取計數，Y軸指示誤碼的數量。

參照圖1、圖6和圖7，第一線L01是示出誤碼的數量相對於具有第一P/E循環值PE1的存儲器塊的讀取計數的圖。第二線L02是示出誤碼的數量相對於具有第二P/E循環值PE2的存儲器塊的讀取計數的圖。在示例實施例中，第一線L01和第二線L02的斜率分別對應於圖6的Y軸的值(即，誤碼與讀取計數的比)。

下面，為了描述的方便，具有第一P/E循環值P/E1的存儲器塊可被稱為「普通塊」，具有大於第一P/E循環值PE1的第二P/E循環值PE2的存儲器塊可被稱為「耗盡或劣化的塊」。即，耗盡或劣化的塊可比普通塊具有更大的P/E循環的次數、退化程度和針對相同的讀取計數的誤碼的數量。例如，如在圖7中示出，針對相同的讀取計數，第一線L01的值可小於第二線L02的值。即，當讀取計數是相等的時，普通塊可比耗盡或劣化的塊具有更少的誤碼。在示例實施例中，上面描述的假設可僅用於描述本發明構思的實施例，並且本發明構思的實施例可不限於此。什麼塊被認為或視為耗盡或劣化的塊以及什麼塊被認為或視為普通塊可以是彼此相對的，可被用作區分耗盡或劣化的塊與普通塊的參數的P/E循環的次數可改變為具有任意的不同的值。

如上所述，當存儲器塊的誤碼的數量大於或等於參考值REF時，非易失性存儲器系統100可選擇包括多於參考值REF的誤碼的存儲器塊作為源塊，並可執行針對源塊的回收操作。

例如，耗盡或劣化的塊的誤碼的數量可在第一讀取計數c1大於或等於參考值REF。在這種情況下，非易失性存儲器系統100可在第一讀取計數c1選擇耗盡或劣化的塊作為源塊，並可在回收執行周期RP期間開始執行針對源塊的回收操作。

在示例實施例中，耗盡或劣化的塊的誤碼的數量可在第二讀取計數c2超出ECC電路111的錯誤校正能力。即，當數據是在第二讀取計數c2從耗盡或劣化的塊讀取時，讀取的數據可能是不可校正的錯誤校正碼(UECC)數據。在這種情況下，由於從耗盡或劣化的塊讀取的數據的完整性不能被保證，因此非易失性存儲器系統100可在第二讀取計數c2之前，執行針對源塊的回收操作。

在示例實施例中，第一讀取計數c1與第二讀取計數c2之間的差可被稱為「回收裕度(reclaim margin，RM)」。換言之，從存儲器塊被選擇作為將被回收的源塊的時間點到UECC數據發生的時間點的讀取計數(或時間)可被稱為「回收裕度」。即，當針對源塊的回收操作在回收裕度內被完成時，源塊的數據的完整性可被保證。

在示例實施例中，執行回收操作的讀取計數周期可被稱為「回收執行周期RP」。即，回收執行周期RP可具有小於回收裕度(RM)的值，以保證源塊的數據的完整性。針對耗盡或劣化的塊的回收執行周期RP和第二回收裕度RM2的值可彼此相等或近似。

由於普通塊(即，具有第一P/E循環的次數PE1的存儲器塊)的誤碼的數量在第三讀取計數c3大於參考值REF，因此普通塊可被選擇作為源塊。非易失性存儲器系統100可執行針對在第三讀取計數c3選擇的源塊的回收操作。

在示例實施例中，非易失性存儲器系統可包括多個存儲器塊，並且多個存儲器塊的P/E循環頻率可彼此不同。為了保證所有存儲器塊的數據的完整性，傳統的非易失性存儲器系統可在最壞情況回收裕度(即，具有大的P/E循環的次數的耗盡或劣化的塊所需的回收裕度)被應用到所有存儲器塊的情況下，執行回收操作。

例如，使用圖7中示出的第一線L01，普通塊的回收裕度可以是第一回收裕度RM1，但是執行實際的回收操作的回收執行周期RP可能短於第一回收裕度RM1。在這種情況下，由於回收操作在短時間內被執行，而未考慮存儲器塊的特點，因此由於回收操作而導致的非易失性存儲器系統的操作的不必要高開銷可能發生。因此，非易失性存儲器系統的性能可能整體降低。

根據本發明構思的實施例的非易失性存儲器系統可基於源塊的P/E循環的次數來調整回收策略。在示例實施例中，回收策略可包括諸如以下項的因素：回收速度、回收執行周期、回收操作的子操作周期和回收操作的子操作單元等。由於回收策略根據源塊的P/E循環的次數而改變，因此可在針對普通塊的回收操作期間降低由於回收操作而導致的開銷。更具體地說，非易失性存儲器系統100可最小化整體的性能下降，因此針對具有小的P/E循環的次數的存儲器塊的回收操作可被執行。

圖8是示出圖1的非易失性存儲器系統100的操作的流程圖。參照圖1和圖6，在步驟S110中，非易失性存儲器系統100可選擇源塊。更具體地說，存儲器控制器110可基於外部裝置的請求來執行讀取操作。在讀取操作期間，當從非易失性存儲器裝置120讀取的數據的誤碼的數量超出參考值時，可將存儲讀取的數據的存儲器塊選擇作為源塊。

在步驟S120中，非易失性存儲器系統100可基於源塊的P/E循環的次數來調整回收策略。在示例實施例中，回收策略可包括用於執行針對源塊的回收操作的操作條件。回收策略可包括諸如以下項的因素：回收速度、回收執行周期、回收操作的子操作周期、回收操作的子操作單元等。

例如，當源塊的P/E循環的次數是第一值時，非易失性存儲器系統100可將選擇的源塊的回收速度調整為第一速度。例如，當源塊的P/E循環的次數是大於第一值的第二值時，非易失性存儲器系統100可將選擇的源塊的回收速度調整為快於第一速度的第二速度。即，非易失性存儲器系統100可基於源塊的P/E循環的次數來調整源塊的回收速度。

類似地，非易失性存儲器系統100可基於源塊的P/E循環的次數來調整用於源塊的回收操作的回收策略，諸如，回收執行周期、回收操作的子操作周期、回收操作的子操作單元。

在步驟S130中，非易失性存儲器系統100可基於調整的回收策略，執行針對源塊的回收操作。將參照附圖對步驟S130中執行的操作進行描述。

圖9和圖10是用於描述圖8的操作方法的曲線圖。為了描述的方便，可省略與上述組件重疊的描述。此外，為了描述的方便，將參照具有第一P/E循環值PE1的普通塊和具有第二P/E循環值PE2的耗盡或劣化的塊，對根據本發明構思的實施例的操作方法進行描述。此外，第一線L01和第二線L02是分別與普通塊和耗盡或劣化的塊對應的圖。

上述實施例是示例。然而，本發明構思的實施例可不限於此。在圖9中，X軸指示非易失性存儲器裝置120的讀取計數，Y軸指示誤碼的數量。

首先，參照圖1、圖8和圖9，耗盡或劣化的塊的誤碼的數量可在第一讀取計數c1大於或等於參考值REF。在這種情況下，耗盡或劣化的塊可被選擇為源塊，非易失性存儲器系統100可在第二回收執行周期RP2期間，執行針對被選擇為源塊的耗盡或劣化的塊的回收操作。此時，第二回收執行周期RP2可與作為耗盡或劣化的塊的回收裕度的第二回收裕度RM2相同。即，非易失性存儲器系統100可在第二回收裕度RM2期間，執行針對源塊的回收操作。

另一方面，普通塊的誤碼可在第三讀取計數c3大於或等於參考值REF。在這種情況下，普通塊可被選擇為源塊，非易失性存儲器系統100可在第一回收執行周期RP1期間，執行針對被選擇為源塊的普通塊的回收操作。此時，第一回收執行周期RP1可與作為普通塊的回收裕度的第一回收裕度RM1相同。

在示例實施例中，與圖7的實施例不同，在圖9中示出的本發明構思的實施例中，圖9的第一回收裕度RM1可大於第二回收裕度RM2。即，非易失性存儲器系統100可增大普通塊的回收執行周期RP，以減少每單位讀取計數(或單位時間)執行的回收操作。此外，針對源塊的回收操作可在UECC數據發生之前被完成。換言之，非易失性存儲器系統可調整回收執行周期(即，執行實際的回收操作的周期或讀取計數)，因此提高非易失性存儲器系統的可靠性和性能。

接下來，參照圖1和圖10，將對描述針對耗盡或劣化的塊和普通塊中的每的回收操作。為了描述的方便，假設非易失性存儲器系統100的讀取操作在讀取密集的情況下被執行。還可假設，讀取操作基於特定的時間間隔通過外部裝置的請求而被執行。

此外，假設針對耗盡或劣化的塊和普通塊的回收操作中的每個回收操作包括第一子操作SO1至第四子操作SO4。即，當完成第一子操作SO1至第四子操作SO4時，可完成針對一個源塊的回收操作。如上所述，假設第一子操作SO1至第四子操作SO4中的每個子操作包括以下操作中的至少一個：從源塊讀取的至少一頁數據的操作、校正讀取的頁數據的操作、或在目的塊編程校正了錯誤的頁數據的操作。然而，本發明構思的實施例可不限於此。

參照圖1、圖8至圖10，第一子操作SO1至第四子操作SO4中的每個子操作可基於回收策略在特定的間隔期間被執行。例如，非易失性存儲器系統100可選擇耗盡或劣化的塊作為源塊。在這種情況下，非易失性存儲器系統100可基於源塊的第二P/E循環值PE2來調整回收策略。

更具體地說，如圖10的第一部分中所出，非易失性存儲器系統100可將針對耗盡或劣化的塊的回收操作的讀取計數間隔調整為第二讀取計數間隔RCI2。在示例實施例中，讀取計數間隔RCI可指示在回收操作中包括的多個子操作分別被執行的時間點之間的讀取計數間隔(或時間間隔)。即，回收操作可隨著讀取計數間隔RCI縮小(即，回收速度可增加)而被快速地完成。在示例實施例中，讀取操作的發生的特定次數可在讀取計數間隔RCI1期間被執行。

雖然不太可能，但是非易失性存儲器系統100可選擇普通塊作為源塊。在這種情況下，非易失性存儲器系統100可基於普通塊的第一P/E循環值PE1來調整回收策略。更具體地說，如圖10的第二部分中所示，非易失性存儲器系統100可將針對普通塊的回收操作的讀取計數間隔調整為第一讀取計數間隔RCI1。例如，第一讀取計數間隔RCI1可大於第二讀取計數間隔RCI2。

換言之，當選擇普通塊作為源塊時，隨著第一子操作SO1至第四子操作SO4中的兩個相鄰的子操作之間的間隔增加，可在大於(或長於)耗盡或劣化的塊的數量的讀取計數(或時間周期)的數量期間執行回收操作。

在示例實施例中，執行第一子操作SO1至第四子操作SO4中的每個子操作的時間點或周期可以是由於回收操作而導致的開銷。即，隨著回收操作的子操作以相同的間隔被執行的次數增加時，非易失性存儲器系統100的性能可能降低。

如上所述，在針對具有小的P/E循環的次數的普通塊的回收操作的期間，根據本發明構思的實施例的非易失性存儲器系統100可增加讀取計數間隔RCI，從而防止性能由於回收操作而降低。例如，在大於第二讀取計數間隔RCI2的每個第一讀取計數間隔RCI1執行子操作的情況下，與每個第二讀取計數間隔RCI2執行子操作的情況相比，每單位時間執行子操作的次數可減少。這可表示在相同的時間間隔執行的子操作的數量減少。因為這個原因，所以在相同的時間周期的期間，由於子操作(或回收操作)而導致的開銷可減少。

因此，根據本發明構思的實施例，非易失性存儲器系統100可在限制系統的性能的劣化的同時，通過回收操作來保證數據的完整性。

在示例實施例中，雖然未示出，但是，非易失性存儲器系統100可隨著已經對源塊執行的P/E循環的次數增加，來增加子操作單元。子操作單元可指示在子操作期間將被處理的數據單元的數量。即，子操作單元可隨著P/E循環的次數增加而增加，從而降低回收執行周期RP。

圖11是示出圖1的非易失性存儲器系統100的另一操作的流程圖。參照圖1和圖11，在步驟S210中，非易失性存儲器系統100可基於P/E循環的次數選擇源塊。例如，如上所述，存儲器控制器110可檢測從非易失性存儲器裝置120讀取的數據的錯誤，並可校正錯誤。存儲器控制器110可基於存儲讀取的數據的存儲器塊的P/E循環的次數來調整參考值。存儲器控制器110可確定檢測出的錯誤的數量是否大於或等於調整的參考值，並且當檢測出的錯誤的數量大於或等於調整的參考值時，存儲器控制器110可選擇包括的誤碼的數量大於或等於參考值的存儲器塊作為源塊。

在步驟S220中，非易失性存儲器系統100可執行針對選擇的源塊的回收操作。例如，非易失性存儲器系統100可基於預定的回收策略，執行針對選擇的源塊的回收操作。

圖12是示出圖11中所示的步驟S210的實施例的流程圖。參照圖1、圖11和圖12，在步驟S211中，非易失性存儲器系統100可讀取對應於地址ADDR的頁數據PD。例如，非易失性存儲器系統100可基於外部裝置的請求，讀取對應於地址ADDR的頁數據PD。在示例實施例中，地址ADDR可以是邏輯地址基於包括邏輯地址的外部裝置的請求被轉換成的物理地址。

在步驟S212中，非易失性存儲器系統100可檢測和校正讀取的頁數據PD的一個或多個錯誤。例如，ECC電路111可基於與讀取的頁數據PD對應的錯誤校正碼，來檢測和校正讀取的頁數據PD的錯誤。

在步驟S213中，非易失性存儲器系統100可調整參考值REF。例如，非易失性存儲器系統100可基於存儲讀取的頁數據PD的存儲器塊的P/E循環的次數，來調整用於選擇源塊的參考值REF。例如，參考值可隨著P/E循環的次數增加而減小。

在步驟S214中，非易失性存儲器系統100可將調整的參考值REF與檢測出的誤碼的數量進行比較。

當檢測出的誤碼的數量大於調整的參考值REF時，隨後在步驟S215中，非易失性存儲器系統100可選擇存儲讀取的頁數據PD的存儲器塊作為源塊。當檢測出的誤碼的數量不大於調整的參考值REF時，非易失性存儲器系統100可不執行特殊的額外操作，或可執行另一操作。

圖13和圖14是用於更詳細地描述圖11的操作方法的曲線圖。在圖13和圖14中，X軸指示讀取計數，Y軸指示誤碼的數量。為了描述的方便，可省略上述組件的描述或重複的描述。

參照圖1、圖11和圖13，針對普通塊和耗盡或劣化的塊中的每個的回收執行周期RP可彼此相同。然而，非易失性存儲器系統100可將第一參考值REF1與普通塊的誤碼的數量進行比較，並可使用比較結果來選擇普通塊作為源塊。非易失性存儲器系統100可將第二參考值REF2與普通塊的誤碼的數量進行比較，並可使用比較結果來選擇普通塊作為源塊。此時，第二參考值REF2可小於第一參考值REF1。即，當存儲器塊的P/E循環的次數增加時，非易失性存儲器系統100可減小用於選擇源塊的參考值，以保證足夠的回收裕度(RM)。由於根據保證的回收裕度(RM)來保證回收執行周期RP，因此非易失性存儲器系統100的性能可隨著每單位時間回收操作的發生的數量降低而提高。

參照圖1、圖11和圖14，類似於圖13的實施例，針對普通塊和耗盡或劣化的塊中的每個的回收執行周期RP』可彼此相同，並且用於選擇普通塊作為源塊的第一參考值REF1』可大於用於選擇耗盡或劣化的塊作為源塊的第二參考值REF2』。與圖13中的實施例不同，圖14的回收執行周期RP』可小於圖13的回收執行周期RP。在圖13的實施例中，參考值可基於普通塊，隨著P/E循環的次數增加而減小。然而，在圖14的實施例中，參考值可基於耗盡或劣化的塊，隨著P/E循環的次數減少而增加。

在示例實施例中，根據圖13的實施例，由於每單位讀取計數執行的回收操作(或子操作)隨著回收執行周期RP增加而減少，因此非易失性存儲器系統的性能可被提高。根據圖14的實施例，普通塊被選擇作為源塊時的時間點(或讀取計數)可被擴大，從而降低回收操作的發生的總數量。因為這個原因，所以非易失性存儲器系統100的整體壽命可被提高。

圖15是示出圖1的非易失性存儲器系統100的另一操作的流程圖。參照圖1和圖15，在步驟S310中，非易失性存儲器系統100可基於存儲器塊的P/E循環的次數，執行可靠性操作。例如，可靠性操作可指示通過至少一次讀取操作從非易失性存儲器裝置120讀取數據、檢測讀取的數據的任何錯誤以及將任何檢測出的錯誤與參考值進行比較的操作。此時，非易失性存儲器系統可基於存儲讀取的數據的存儲器塊的P/E循環的次數來調整參考值。參照圖14對基於P/E循環的次數調整參考值的方法進行描述，並因此省略其詳細描述。在示例實施例中，非易失性存儲器系統100可基於各種方法執行可靠性操作，並基於可靠性操作的結果選擇源塊。在示例實施例中，非易失性存儲器系統100可讀取用於特定讀取計數或字線或存儲在頁中的數據的特定存儲器塊，並可檢測讀取的數據的錯誤的數量。非易失性存儲器系統100可將檢測的錯誤的數量與參考值進行比較，並可使用比較結果來選擇源塊。

在步驟S320中，非易失性存儲器系統100可基於可靠性操作的結果選擇源塊。例如，如上所述，當讀取的數據的誤碼的數量大於參考值時，非易失性存儲器系統100可選擇存儲讀取的數據的存儲器塊作為源塊。

雖然未示出，但是非易失性存儲器系統100可執行針對選擇的源塊的回收操作。

圖16是示出圖1的非易失性存儲器系統100的另一操作的流程圖。參照圖1和圖16，在步驟S410中，非易失性存儲器系統100可基於P/E循環的次數選擇源塊。例如，非易失性存儲器系統100可基於參照圖11至圖15描述的操作方法選擇源塊。

在操作S420中，非易失性存儲器系統100可基於選擇的源塊的P/E循環的次數來調整回收策略。例如，非易失性存儲器系統100可基於參照圖1至圖10描述的方法來調整回收策略。

在步驟S430中，非易失性存儲器系統100可基於調整的回收策略執行回收操作。

如上所述，根據本發明構思的實施例的非易失性存儲器系統100可基於每個存儲器塊的P/E循環的次數選擇源塊，並基於選擇的源塊的P/E循環的次數來調整回收策略。因此，具有提高的可靠性和提高的性能的非易失性存儲器系統可被提供。

圖17是示出根據本發明構思的實施例的非易失性存儲器系統200的框圖。參照圖17，非易失性存儲器系統200可包括存儲器控制器210和非易失性存儲器裝置220。存儲器控制器210可包括ECC電路211、回收管理器212和查找表LUT。參照圖1描述了存儲器控制器210、非易失性存儲器裝置220、ECC電路211和回收管理器212，因此省略了其詳細描述。

在示例實施例中，基於具有特定P/E循環的次數的存儲器塊(例如，普通塊和耗盡或劣化的塊)描述了圖1至圖16的實施例。然而，本發明構思的實施例可不限於此。

如在圖17中示出，存儲器控制器210可包括查找表LUT。查找表LUT可包括依賴P/E循環的次數的回收策略的信息。存儲器控制器210可參照查找表LUT來調整源塊的回收策略。例如，存儲器控制器210可調整回收策略，以便基於第一參考值REF1、第一回收執行周期RP1或第一讀取計數間隔RCI1，參照查找表LUT執行關於具有第零P/E循環PE0與第一P/E循環PE1之間的P/E循環的存儲器塊的回收操作。可選擇地，存儲器控制器110可調整回收策略，以便基於第二參考值REF2、第二回收執行周期RP2或第二讀取計數間隔RCI2，執行關於具有第一P/E循環PE1與第二P/E循環PE2之間的P/E循環的存儲器塊的回收操作。此時，隨著P/E循環的次數增加，回收執行周期RP、讀取計數間隔RCI和參考值可減小。

如上所述，存儲器控制器210可基於P/E循環的次數，將包括在非易失性存儲器裝置220中的多個存儲器塊分類成特定組，並可基於分類的組將不同的回收策略應用到多個存儲器塊。

圖18是用於描述圖17的非易失性存儲器系統200的操作的曲線圖。在圖18中，X軸指示P/E循環的次數，Y軸指示誤碼的數量與讀取計數的比(RER)。在示例實施例中，術語「誤碼的數量與讀取計數的比」可指示在某一讀取計數處的誤碼的數量。如果讀取計數是常數，則誤碼的數量隨著比的值增加而增加。參照圖17和圖18，類似於參照圖6所描述的，誤碼的數量與讀取計數的比可隨著P/E循環的次數增加，而在包括在非易失性存儲器裝置220中的多個存儲器塊中增加。

如上所述，存儲器控制器210可基於存儲器塊的P/E循環的次數將不同的回收策略應用到存儲器塊。例如，存儲器控制器210可基於第一回收策略，執行關於P/E循環的次數在第一階段內的存儲器塊的回收操作。存儲器控制器210可基於第二回收策略，執行關於P/E循環的次數在第二階段內的存儲器塊的回收操作。此時，第二回收策略可比第一回收策略具有更低的參考值、更小的回收執行周期、更小的子操作間隔和/或更大的子操作單元。類似地，存儲器控制器210可應用關於P/E循環的次數在第三階段內的存儲器塊的第三回收策略，並可應用關於P/E循環的次數在第四階段內的存儲器塊的第四回收操作。

如上所述，存儲器控制器210可基於對存儲器塊執行的P/E循環的次數，將不同的回收策略應用到存儲器塊，並可降低由於回收操作而導致的開銷，因而提高整體性能。此外，針對源塊的回收操作可在生成UECC數據之前完成，因而提高非易失性存儲器系統的可靠性。

在示例實施例中，根據本發明構思的實施例，非易失性存儲器系統可參照源塊的P/E循環的次數來調整回收策略。然而，本發明構思的實施例可不限於此。例如，非易失性存儲器系統100可基於與一個或多個誤碼在源塊中發生的概率有關的一個或多個因素(諸如，時間或溫度)來調整回收策略。即，誤碼的數量與讀取計數的比可隨著非易失性存儲器系統的溫度降低而降低。即，非易失性存儲器系統可隨著溫度降低而增大回收周期，因而減少由於回收操作而導致的開銷。總之，根據本發明構思的實施例，非易失性存儲器系統可基於與一個或多個誤碼在源塊中發生的概率有關的源塊的參數(「第二參數」)的值，為回收操作的參數(「第一參數」)選擇值，其中，第一參數影響由於回收操作而導致的非易失性存儲器系統的操作的開銷。第一參數可以是如上所述的參考值、回收速度、回收執行周期、回收操作的子操作周期和回收操作的子操作單元等。第二參數可以是已經對源塊執行的P/E循環的次數和源塊的溫度等。第一參數的數值被選擇使得開銷隨著溫度降低而降低。此外，第一參數的值被選擇使得開銷隨著編程和擦除循環的次數降低而降低。

圖19是示意性地示出在根據本發明構思的實施例的非易失性存儲器裝置中包括的存儲器塊的第一存儲器塊的電路圖。在示例實施例中，將參照圖19對具有三維結構的第一存儲器塊BLK1進行描述。然而，本發明構思的實施例不限於此，其他存儲器塊也可具有與第一存儲器塊BLK1的結構類似的結構。

參照圖19，第一存儲器塊BLK1可包括多個單元串：CS11、CS12、CS21和CS22。單元串CS11、單元串CS12、單元串CS21和單元串CS22可沿著行方向和列方向布置，並可形成行和列。

單元串CS11、單元串CS12、單元串CS21和單元串CS22中的每個單元串可包括多個單元電晶體。例如，單元串CS11、單元串CS12、單元串CS21和單元串CS22中的每個單元串可包括串選擇電晶體SSTa和串選擇電晶體SSTb、多個存儲器單元MC1至MC8、地選擇電晶體GSTa和地選擇電晶體GSTb以及虛擬存儲單元DMC1和虛擬存儲單元DMC2。在示例實施例中，在單元串CS11、單元串CS12、單元串CS21和單元串CS22中包括的存儲器單元中的每個存儲器單元可以是電荷擷取快閃記憶體(CTF)存儲器單元。

存儲器單元MC1至存儲器單元MC8可被串聯，並可沿作為垂直於由行方向和列方向定義的平面的方向的高度方向堆疊。串選擇電晶體SSTa和串選擇電晶體SSTb可被串聯，並可被布置在存儲器單元MC1至存儲器單元MC8與位線BL之間。地選擇電晶體GSTa和地選擇電晶體GSTb可被串聯，並可被布置在存儲器單元MC1至存儲器單元MC8與共源線CSL之間。

在示例實施例中，第一虛擬存儲器單元DMC1可布置在存儲器單元MC1至存儲器單元MC8與地選擇電晶體GSTa和地選擇電晶體GSTb之間。在示例實施例中，第二虛擬存儲器單元DMC2可布置在存儲器單元MC1至存儲器單元MC8與串選擇電晶體SSTa和串選擇電晶體SSTb之間。

單元串CS11、單元串CS12、單元串CS21和單元串CS22的地選擇電晶體GSTa和地選擇電晶體GSTb可共同連接到地選擇線GSL。在示例實施例中，相同行中的地選擇電晶體可連接到相同的地選擇線，而不同行中的地選擇電晶體可連接到不同的地選擇線。例如，第一行中的單元串CS11和單元串CS12的第一地選擇電晶體GSTa可連接到第一地選擇線，而第二行中的單元串CS21和單元串CS22的第一地選擇電晶體GSTa可連接到第二地選擇線。

在示例實施例中，雖然未示出，但是設置在距離(未示出)基底相同高度的地選擇電晶體可連接到相同的地選擇線，而設置在不同高度的地選擇電晶體可連接到不同的地選擇線。例如，單元串CS11、單元串CS12、單元串CS21和單元串CS22的第一地選擇電晶體GSTa可連接到第一地選擇線，而其第二地選擇電晶體GSTb可連接到第二地選擇線。

布置在距離基底(或選擇電晶體GSTa和地選擇電晶體GSTb)相同高度的存儲器單元可共同連接到相同的字線，而布置在距離基底(或選擇電晶體GSTa和地選擇電晶體GSTb)不同高度的存儲器單元可連接到不同的字線。例如，單元串CS11、單元串CS12、單元串CS21和單元串CS22的存儲器單元MC1至存儲器單元MC8可分別共同連接到第一字線WL1至第八字線WL8。

來自第一串選擇電晶體SSTa中的在相同高度的屬於相同行的串選擇電晶體可連接到相同的串選擇線，而屬於不同行的串選擇電晶體可連接到不同的串選擇線。例如，第一行中的單元串CS11和單元串CS12的第一串選擇電晶體SSTa可共同連接到串選擇線SSL1a，而第二行中的單元串CS21和單元串CS22的第一串選擇電晶體SSTa可共同連接到串選擇線SSL2a。

類似地，來自第二串選擇電晶體SSTb中的在相同高度的屬於相同行的串選擇電晶體可連接到相同的串選擇線，而不同行中的串選擇電晶體可連接到不同的串選擇線。例如，第一行中的單元串CS11和單元串CS12的第二串選擇電晶體SSTb可共同連接到串選擇線SSL1b，第二行中的單元串CS21和單元串CS22的第二串選擇電晶體SSTb可共同連接到串選擇線SSL2b。

雖然未示出，但是在相同行的單元串的串選擇電晶體可共同連接到相同的串選擇線。例如，在第一行中的單元串CS11和單元串CS12的第一串選擇電晶體SSTa和第二串選擇電晶體SSTb可共同連接到相同的串選擇線。在第二行中的單元串CS21和單元串CS22的第一串選擇電晶體SSTa和第二串選擇電晶體SSTb可共同連接到相同的串選擇線。

在示例實施例中，在相同高度的虛擬存儲器單元可使用相同的虛擬字線進行連接，而在不同高度的虛擬存儲器單元可使用不同的虛擬字線進行連接。例如，第一虛擬存儲器單元DMC1可連接到第一虛擬字線DWL1，而第二虛擬存儲器單元DMC2可連接到第二虛擬字線DWL1。

圖19中示出的第一存儲器塊BLK1可以是示例。例如，單元串的數量可增加或減少，單元串的行的數量和單元串的列的數量可根據單元串的數量來增加或減少。此外，在第一存儲器塊BLK1中，單元串(GST、MC、DMC和SST等)的數量可增加或減少，第一存儲器塊BLK1的高度可根據單元串的數量來增加或減少。此外，與單元電晶體連接的線(GSL、WL、DWL和SSL等)的數量可根據單元串(GST、MC、DMC和SST等)的數量來增加或減少。

圖20是示出包括根據本發明構思的非易失性存儲器系統的存儲卡系統1000的框圖。在示例實施例中，圖20的存儲卡系統1000可根據參照圖1至圖18描述的非易失性存儲器系統的操作方法來操作。

參照圖20，存儲卡系統1000可包括控制器(存儲器控制器)1100、非易失性存儲器1200和連接器1300。

控制器1100可連接到非易失性存儲器1200。控制器1100可被配置為訪問非易失性存儲器1200。例如，控制器1100可適合於控制非易失性存儲器1200的全部操作(包括，但不限於：讀取操作、寫入操作、擦除操作和一個或多個後臺操作)。後臺操作可包括以下操作：損耗平衡管理、垃圾回收等。

控制器1100可提供非易失性存儲器1200與主機之間的接口。控制器1100可被配置為驅動用於控制非易失性存儲器1200的固件。

在示例實施例中，控制器1100可包括諸如(但不限於)以下項的元件：RAM、處理單元、主機接口和錯誤校正單元。

控制器1100可通過連接器1300與外部裝置進行通信。控制器1100可基於特定通信協議與外部裝置(例如，主機)進行通信。例如，控制器1100可通過各種通信協議(諸如，但不限於，通用串行總線(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、外圍組件互連(PCI)、PCI-express(PCI-E)、先進技術附件(ATA)、串行ATA、並行ATA、小型計算機系統接口(SCSI)、增強型小型磁碟接口(ESDI)、電子集成驅動器(IDE)、火線、通用快閃記憶體(UFS)或非易失性存儲器標準(NVMe))中的至少一個通信協議，與外部裝置進行通信。

非易失性存儲器1200可使用各種非易失性存儲器裝置(諸如，但不限於，電可擦除可編程ROM(EEPROM)、NAND快閃記憶體、NOR快閃記憶體、相變RAM(PRAM)、電阻式RAM(ReRAM)、鐵電RAM(FRAM)和自旋磁性RAM(STT-MRAM))來實現。

在示例實施例中，控制器1100和非易失性存儲器1200可被集成在單個半導體裝置中。在示例實施例中，控制器1100和非易失性存儲器1200可被集成在單個半導體裝置中，以形成固態硬碟(SSD)。控制器1100和非易失性存儲器1200可被集成在單個半導體裝置中，以構成存儲卡。例如，控制器1100和非易失性存儲器1200可被集成在單個半導體裝置中，以構成存儲卡，諸如，個人計算機內存卡國際協會(PCMCIA)卡、快閃記憶體卡(CF)、智能媒體卡(例如，SM和SMC)、記憶棒、多媒體卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、SD卡(例如，SD、miniSD、MicroSD與SDHC)或通用快閃記憶體(UFS))。

非易失性存儲器1200或存儲卡系統1000可使用各種類型的封裝進行安裝。例如，非易失性存儲器1200或存儲卡系統1000可使用以下封裝進行封裝或安裝：封裝件上封裝(POP)、球柵陣列(BGA)、晶片級封裝(CSP)、帶引線的塑料晶片載體(PLCC)、塑料雙列直插式封裝(PDIP)、窩伏爾封裝件中晶片(Die in Waffle Pack)、晶片形式中的晶片(Die in Wafer Form)、、板上晶片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(PMQFP)技術、小外形集成電路(SOIC)、緊小型小外形封裝(SSOP)、薄小外形封裝(TSOP)、薄四方扁平封裝(TQFP)、封裝中的系統(SIP)、多晶片封裝(MCP)、晶片級製造封裝(WFP)、晶片級處理堆疊封裝(WSP)。

圖21是示出包括根據本發明構思的實施例的非易失性存儲器系統的固態硬碟(SSD)系統2000的框圖。在示例實施例中，圖21的SSD系統2000可根據參照圖1至圖17描述的方法來操作。

參照圖21，固態硬碟(SSD)系統2000可包括主機2100和SSD 2200。SSD 2200可通過信號連接器2001與主機2100交換信號SIG，並可通過電力連接器2002而被提供電力PWR。SSD 2200可包括SSD控制器2210、多個快閃記憶體2221至快閃記憶體222n、輔助電源裝置2230和緩衝存儲器2240。

SSD控制器2210可響應於來自主機2100的信號SIG，控制快閃記憶體2221至快閃記憶體222n。快閃記憶體2221至快閃記憶體222n可在SSD控制器2210的控制下執行編程操作。

輔助電源裝置2230可通過電力連接器2002連接到主機2100。輔助電源裝置2230可從主機2100接收電力PWR，並可使用接收的電力PWR進行充電。當電力不是從主機2100平滑供應的時，輔助電源裝置2230可將輔助電力供應到SSD 2200。在示例實施例中，輔助電源裝置2230可被布置在SSD2200的內部或外部。例如，輔助電源裝置2230可被放在主板或分開的印刷電路板上，以將輔助電力供應到SSD 2200。

緩衝存儲器2240可用作SSD 2200的緩衝存儲器。例如，緩衝存儲器2240可暫時存儲從主機2100或從快閃記憶體2221至快閃記憶體222n接收的數據，或可暫時存儲快閃記憶體2221至快閃記憶體222n的元數據(例如，映射表)。緩衝存儲器2240可包括易失性存儲器(諸如，DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和SRAM)或非易失性存儲器(諸如，FRAM、ReRAM、STT-MRAM和PRAM)。

圖22是示出包括根據本發明構思的實施例的非易失性存儲器系統的電子系統3000的框圖。在示例實施例中，可使用能夠使用或支持由移動行業處理器接口(MIPI)聯盟提供的接口的數據處理裝置來實現電子系統3000。在示例實施例中，可使用電子裝置(諸如，可攜式通信終端、個人數字助理(PDA)、可攜式多媒體播放器(PMP)、智慧型電話或可穿戴設備)來實現電子系統3000。

參照圖22，電子系統3000可包括應用處理器3100、顯示器3220和圖像傳感器3230。應用處理器3100可包括主數字射頻設備(DigRF)3110、顯示器串行接口(DSI)主機3120、相機串行接口(CSI)主機3130和物理層3140。

DSI主機3120可通過DSI與顯示器3220的DSI裝置3225進行通信。在示例實施例中，光串行器SER可在DSI主機3120中實現。在示例實施例中，光串並轉換器DES可在DSI裝置3225中實現。

CSI主機3130可通過CSI與圖像傳感器3230的CSI裝置3235進行通信。在示例實施例中，光串並轉換器DES可在CSI主機3130中實現。在示例實施例中，光串行器SER可在CSI裝置3235中實現。

電子系統3000還可包括用於與應用處理器3100進行通信的射頻(RF)晶片3240。RF晶片3240可包括物理層3242、從DigRF 3244和天線3246。在示例實施例中，RF晶片3240的物理層3242和應用處理器3100的物理層3140可通過由MIPI聯盟提供的DigRF接口彼此交換數據。

電子系統3000還可包括工作存儲器3250和嵌入式/卡存儲器3255。工作存儲器3250和嵌入式/卡存儲器3255可存儲從應用處理器3100接收的數據。工作存儲器3250和嵌入式/卡存儲器3255可將存儲在其中的數據提供給應用處理器3100。

工作存儲器3250可暫時存儲已被或將被應用處理器3100處理的數據。工作存儲器3250可包括非易失性存儲器(諸如，快閃記憶體、PRAM、MRAM、ReRAM或FRAM)或易失性存儲器(諸如，SRAM、DRAM或SDRAM)。

無論電源如何，嵌入式/卡存儲器3255都可存儲數據。在示例實施例中，嵌入式/卡存儲器3255可遵守UFS接口協議。然而，本發明構思的範圍可不限於此。在示例實施例中，嵌入式/卡存儲器3255可包括參照圖1至圖17描述的非易失性存儲器系統。在示例實施例中，嵌入式/卡存儲器3255可根據參照圖1至圖17描述的非易失性存儲器系統的操作方法來操作。

電子系統3000可通過微波存取全球互通(WIMAX)3260、無線區域網(WLAN)3262和超寬帶(UWB)3264等，與外部系統進行通信。

電子系統3000還可包括用於處理語音信息的揚聲器3270和麥克風3275。在示例實施例中，電子系統3000還可包括用於處理位置信息的全球定位系統(GPS)裝置3280。電子系統3000還可包括用於管理外圍裝置之間的連接的橋晶片3290。

在本發明構思的實施例中，非易失性存儲器裝置(NVM)可包括三維存儲器陣列。可以以具有布置在與矽基底和存儲器單元的操作有關的電路之上的有源區域(active area)的存儲器單元的陣列的一個或多個物理級，單片(monolithically)形成三維存儲器陣列。與存儲器單元的操作有關的電路可位於基底中或基底上。術語「單片」可表示三維陣列中的每級的層直接設置在三維陣列中的低級的層上。

在本發明構思的實施例中，三維存儲器陣列包括垂直定向的垂直NAND串，使得至少一個存儲器單元位於另一存儲器單元之上。至少一個存儲器單元可包括電荷俘獲層。每個垂直NAND串可包括位於存儲器單元之上的至少一個選擇電晶體。至少一個選擇電晶體具有與存儲器單元的結構相同的結構，並與存儲器單元一起單片形成。

通過引用包含在這裡的以下專利文件描述了針對三維存儲器陣列的合適配置，其中，三維存儲器陣列使用第7,679,133號美國專利、第8,553,466號美國專利、第8,559,235號美國專利和公開號為第2011/0233648號美國專利共享的字線和/或位線被配置為多個級。

根據本發明構思的上述實施例，非易失性存儲器系統可基於已經對源塊執行的P/E循環的次數來控制源塊的回收操作。因此，可提供具有提高的性能和可靠性的非易失性存儲器系統及其操作方法。

本發明構思的實施例通過基於已經對源塊執行的編程和擦除循環的次數調整源塊的回收策略，提供具有提高的性能的非易失性存儲器系統的操作方法。

雖然已經參照示例性實施例對本發明構思進行了描述，但是本領域技術人員將清楚，在不脫離本發明構思的精神和範圍的情況下可做出各種改變和修改。因此，應理解，上面的實施例不是限制性的，並且將理解，技術價值充分地影響本發明的等同範圍。

雖然已經參照示例性實施例對本發明構思進行了描述，但是本領域技術人員將清楚，在不脫離本發明構思的精神和範圍的情況下可做出各種改變和修改。因此，應理解，上面的實施例不是限制性的，而是示出性的。