一種cmos器件輻照位移損傷的估算方法
2023-07-03 17:07:36
專利名稱：一種cmos器件輻照位移損傷的估算方法
技術領域：
本發明涉及CMOS器件的輻照位移損傷，具體是一種估算位移損傷效應對CMOS器 件的電學特性影響的方法。
背景技術：
幾十年來，CMOS集成電路一直遵循摩爾定律不斷發展。通過縮小器件尺寸，不斷 提高集成度。隨著器件特徵尺寸縮小，器件性能也在不斷變化發展。但是，器件特徵尺寸的 減小也帶來了各種小尺寸效應和可靠性問題。小尺寸效應主要包括亞閾值特性嚴重退化、 DIBL(漏引起的勢壘降低)以及閾值電壓與溝道長度相關到非常嚴重的程度；可靠性問題 主要包括熱載流子效應、氧化層隨時間的擊穿(TDDB)和PN結的退變等。為了使深亞微米 器件正常工作，人們進行了多種改進，包括降低外加電壓、淺源/漏結、薄柵氧化層和襯底 重摻雜等等。另外，為了提高器件的性能，通常採取後退溝道摻雜、Hal0結構等來改善器件 的特性。對於從事器件抗輻照加固領域的研究人員來說，迫切需要了解輻照對深亞微米器 件本身帶來的新的效應，對在空間環境、核爆炸輻射環境下工作的深亞微米集成電路的輻 照響應會產生怎樣新的影響，及其與新型電路工藝相關的其它複雜的失效模式。
近年來，人們主要關注的是輻照對深亞微米器件產生的軟擊穿和洩漏電流的影 響，研究的焦點主要集中在被柵氧層、埋氧層、淺溝槽隔離區和體區，俘獲/收集的輻照離 化產生的電荷對器件產生的影響，而對非離化的輻照效應(位移損傷效應)研究的相對較 少。即對於傳統的長溝器件，位移損傷效應相對離化輻照效應是次級效應，可以忽略。隨著 器件特徵尺寸的縮小，由於受重粒子輻照產生的物理損傷區的作用範圍可以和器件的特徵 尺寸相比擬，這種效應變得越來越重要，無法忽略。比如這些缺陷群會使器件溝道的摻雜原 子數目隨機發生變化，進一步導致閾值電壓起伏變化。由於現在所用器件的溝道摻雜原子 都在幾十個到數百個，這種現象表現的越來越明顯。特別是尺寸越小，一個晶片內的MOS晶 體管的數目就越多，器件參數的偏差就會越大。很多電路如SRAM單元，靈敏放大器以及某 些數字電路和模擬電路都要求器件參數對稱，輻照引起的雜質濃度變化，進而影響閾值電 壓的變化，使器件參數失配，從而嚴重影響電路的性能。 因此，隨著電路集成度地提高，原來只考慮輻照離化效應，用於預測器件和集成電 路單粒子效應的方法已經不準確，不能滿足當前輻照技術的應用。這就迫切需要從事輻照 領域的研究人員尋找一種用於估算器件和集成電路位移損傷的方法，進一步準確的預測集 成電路的輻照性能。
發明內容
本發明的目的在於提供一種基於超深亞微米製造工藝的CMOS器件在輻射環境中 位移損傷的估算方法。 本發明的上述目的是通過如下的技術方案予以實現的 —種CMOS器件的輻照位移損傷的估算方法，其特徵在於，根據入射粒子打到器件
3源漏端、溝道區和隔離區三個不同位置，建立一計算公式Ids = problXcasel+prob2Xcas e2+prob3 X case3，其中，case是入射粒子打到器件不同位置處的位移損傷造成器件漏端電 流變化，prob是入射粒子打到器件不同位置的概率，根據該計算公式，得到入射粒子位移損 傷造成器件漏端電流的變化量Ids，從而估算出CMOS器件在輻射環境中的位移損傷。
利用蒙特卡羅的方法按照高斯分布隨機生成入射粒子。入射粒子打到器件源漏端 處的prob範圍為0. 4 0. 6 ;入射粒子打到器件溝道區處的prob範圍為0 0. 2 ;入射粒 子打到器件隔離區處的prob範圍為0 0. 3。 利用單粒子打入器件源漏端引起的有效柵壓和漏壓降低變化值，得到位移損傷造 成器件漏端電流變化easel。 利用單粒子打入器件溝道區的摻雜濃度和遷移率變化值，得到位移損傷造成器件 漏端電流變化case2。 當入射粒子打到器件隔離區時，位移損傷只造成NMOS器件漏端電流變化，而對 PM0S器件無影響，利用單粒子打入NM0S器件隔離區的洩漏電流變化值，得到位移損傷造成 器件漏端電流變化case3。
本發明的技術效果 參考圖1，當高能粒子入射到半導體材料，在與半導體材料晶格原子相互作用時， 能夠將能量傳遞給與其相互作用的晶格原子，從而產生位移損傷，並進而形成物理損傷區 或叫缺陷群。而在這些物理損傷區中，存在著大量的陷阱和缺陷。這些缺陷會對半導體材 料的電學特性產生很大的影響，包括載流子的遷移率、摻雜濃度、電阻率等，從而進一步影 響器件的漏電流、閾值電壓、亞閾擺幅等等。 本發明將單粒子產生的位移損傷造成CMOS器件的電學特性變化，根據入射粒子 打到器件的位置不同，分為3種情況，建立一計算公式Ids = problXcasel+prob2Xcase2 +。『(^3乂(^863，根據上述計算公式估算出CMOS器件在輻射環境中的位移損傷造成的漏端 電流的變化值。
下面結合附圖對本發明進一步詳細地說明
圖1為高能粒子入射到CMOS器件的示意圖；
圖2(a)NM0S電晶體輻照前後柵電壓實驗數據對比圖；
(b)NM0S電晶體輻照前後漏電壓實驗數據對比圖；
圖3為NM0S電晶體輻照前後的轉移曲線對比圖。
具體實施例方式
下面參照本發明的附圖，更詳細的描述出本發明的最佳實施例。 本發明利用蒙特卡羅的方法按照高斯分布隨機生成入射粒子，根據入射粒子打到
器件源漏端、溝道區和隔離區三個不同位置，建立一計算公式Ids = problXcasel+prob2
Xcase2+prob3Xcase3，估算出CMOS器件在輻射環境中的位移損傷。具體估算步驟如下 1、單粒子打到CMOS器件的源、漏端，則源、漏端寄生電阻增大，隨著M0S電晶體溝
道長度的縮短，溝道的本徵電阻減小，而源漏區的寄生電阻不會按照比例縮小，這使寄生電
4阻的影響變大。由於重粒子打到器件的源漏附近，致使源漏寄生串聯電阻增加，使MOS晶體 管的有效工作電壓下降，使器件的工作電流和跨導下降。寄生的源漏電阻使有效的V^ff和 Vdseff下降，^球=^40(1-^/^) ，^#=^e#。(l-iV ，小為輻照時的通量，Mn M2， N2為擬合因子，和N工取值範圍為10—5 1， M2和N2取值範圍為-7X 10—6 2X 10—4cm2s/ ions。根據公式^ K^^F^〃 -^)F耐(線性區漏電流公式)，/A oc^^化4 -
(飽和區漏電流公式)，這就造成Ids降低，變化量為A Idsl (model 1)，這就是easel位移損傷 導致漏電流的變化值。 2、單粒子打到CMOS器件的溝道區時，具體分析如下 (1)改變了溝道的摻雜濃度，進一步改變了器件的閾值和亞閾擺幅。隨著器件尺寸 的縮小，溝道區下面耗盡層摻雜原子在幾百個數量級，重離子產生的位移損傷區，可以作為 陷阱，束縛多數載流子不參與導電，從而降低了半導體材料的純雜質摻雜濃度，這就降低了
平均摻雜濃度，會使器件閾值電壓減小，亞閾擺幅變好等= A^^^洲，N。h。為輻照前的
溝道摻雜濃度，N。h為輻照後的溝道摻雜濃度，Bp B2為擬合因子，B工取值範圍為10—5 1， B2 取值範圍為-1. 38X 10—4 4. 35X 10—5cm2S/ions。漏端電流公式同上所述線性區漏電流公 式和飽和區漏電流公式，電流變化量為A Ids2(m0del2)。 (2)缺陷群導致的遷移率退化。對於高能重粒子輻照，在彈性散射和非彈性散射 核碰撞時，被轉移的能量可以達到足以撞擊一個原子使它離開自己的晶格位置。由此形成 一個空位(V)和一個間隙原子(1)。矽中的空位和間隙，是非常易動的。根據費米能級的 位置不同，他們可能形成不同的電荷狀態，在輻照時，由電離沉積大部分的能量，因此產生 高的自由載流子濃度，並且改變缺陷的電荷狀態以及擴散和反映的性質。間隙和空位均有
他們自己的互作用鏈。空位趨向於同雜質配對，形成v-o， v-v等中心，並產生一系列的絡
合物，反映出V—、 V°、 ￥++不同性質的電荷狀態。類似的，間隙原子I的不同電荷狀態I—、 I°、 I++。這些帶電的雜質缺陷可作為載流子的散射中心會使庫倫散射增強，造成遷移率下降。
"U丄(1 + C/。， 為輻照後的遷移率，P。為輻照前的遷移率，Q， C2為擬合因子，Q取 〃 A)
值範圍為10—5 1， C2取值範圍為-1.5X10—4 1.24X10—4Cm2S/ionS。漏端電流公式同上 所述線性區漏電流公式和飽和區漏電流公式，電流變化量為A Ids3(m0del3)。
(3)入射粒子致使晶格重構，遷移率增加。當半導體材料受到輻照，矽中的空位和 間隙是非常易動的。根據費米能級的位置不同，它們可形成不同的電荷狀態。在輻照時，由 電離沉積大部分能量，因此產生高的自由載流子濃度，並且改變點缺陷的電荷狀態以及擴 散和反映的性質。當一些原子向新的電荷周圍靠近時，在這些缺陷位置捕獲載流子可以將 振動能量傳遞給這個系統。結果這就有助於遷移，形成所謂的"複合增強遷移"，它導致高的 遷移率。/^Aa w = "^— Ai ， y enh自ed為輻照後的遷移率，P 。為輻照前的遷移率，D2為 擬合因子，Di取值範圍為10—5 1，02取值範圍為0 1. 192X10—4Cm2S/ionS。漏端電流公 式同上所述線性區漏電流公式和飽和區漏電流公式，電流變化量為A Ids4(m0del4)。
(4)瞬態增強擴散，導致halo區、溝道表面濃度增大，進一步致使閾值增大，開 態電流降低。當重離子打到器件的溝道附近，一些間隙原子將從襯底擴散到溝道表面附
5近，由於是體矽器件襯底相對比較厚，這些原子會引起摻雜原子的增強擴散，在靠近源漏 結、溝道表面摻雜原子的濃度增大，使器件的閾值電壓增大。這種現象與源漏注入損失效 應影響的短溝道效應——反常短溝道效應，相類似。進一步導致閾值電壓增大，開態電流 下降。 。w。,A^。(l + F,勺，AU (Nh)為輻照前的halo區摻雜濃度，Nhal。rad(Nlx)為輻 照後的halo區摻雜濃度，F" F2為擬合因子，^取值範圍為10—5 1， F2取值範圍為0 1. 317X10—4cm2S/ions。漏端電流公式同上所述線性區漏電流公式和飽和區漏電流公式，電 流變化量為AIds5(model5)， 上述A Ids2 (model2) 、 A Ids3 (model3) 、 A Ids4 (model4)禾P A Ids5 (model5)的和就是 位移損傷導致漏電流的變化值case2 3、輻照導致隔離區的洩漏電流增加。對於n管關態電流的增大，這是由於重粒子 打到溝槽隔離區，會產生大量的電子空穴對，由於隔離區存在原生缺陷(陷阱)，這些陷阱 會俘獲大量的空穴，這些空穴使靠近溝槽隔離區的矽區反型，形成了寄生電晶體，導致源漏 連通，增加了洩漏通道，致使洩漏電流增大。這種效應類似於總劑量效應。在傳統長溝器件， 由於重粒子的作用半徑相對於器件的尺寸，可以忽略，這種效應很不明顯，是次要因素。但 是當器件尺寸逐漸縮小到深亞微米，單粒子離化的作用就變得明顯起來，導致了洩漏電流 增加。所以說，這說明隨著器件尺寸的縮小，除了單粒子表現得瞬態效應，單粒子表現的微 劑量效應(類似總劑量效應)影響越來越重要了，並且這種效應是硬損傷。單粒子效應的 影響和總劑量效應類似，對直流特性有很大的影響。但對於P管，由於其導致的寄生電晶體 閾值電壓大於主管的閾值電壓，不能導致洩漏電流的增加。所以說，不論是重粒子打到還是 沒有打到器件的溝槽隔離區，P管的洩漏電流都不會增加，這與總劑量效應類似，所以說輻 照對P管洩漏電流是沒有影響的。對於n管，0 = //,6~， Q。x :隔離區中輻照導致的電荷， HpH2為擬合因子，Hi取值範圍為10—5 1，H2取值範圍為0 5.687X 10—4Cm2S/ionS。考慮 了輻照影響的閾值電壓公式為VTrad = VT-Q。X/C。X， VTrad為輻照後器件的閾值電壓，VT為未被 輻照時器件的閾值電壓，C。，隔離區氧化層電容。漏端電流公式同上所述線性區漏電流公式 和飽和區漏電流公式，電流變化量為A Ids6(mod e16)，這就是case3位移損傷導致漏電流的 變化值。 以下以一具體實施例說明本發明CMOS器件的輻照位移損傷的估算方法。
當粒子打到器件的源漏端，致使源漏寄生串聯電阻增加，會使MOS電晶體的有效 工作電壓下降，使器件的工作電流和跨導下降。輻照產生的位移損傷導致源漏寄生電阻 增大，寄生的源漏電阻使有效的V^ff和Vdseff下降。根據實驗提供的小=5.0X107ionS/ cm7s，然後利用公式AIdsl(modell)進行計算，若擬合因子選= 0. 1， N2 = 2. 56X10—8， 可以算出Vdseff降低了 0. 359倍。在Vds = 0. 05V下，輻照前線性區每單位寬度漏電流 為0. 071mA，輻照後為0. 05mA，線性區降低了近30% ，而飽和區漏電流基本沒有下降。如圖 2(a) 、 (b)為本發明粒子打到器件的漏端的輻照前後的轉移曲線對比圖(實驗結果)，該實 驗結果顯示了輻照後器件的漏電流降低了近30%。 當入射粒子打擊位置為溝道區，重離子產生的位移損傷區，可以作為陷阱，束縛多 數載流子不參與導電，從而降低了半導體材料的純雜質摻雜濃度，溝道區下面耗盡層摻雜 原子在幾百個數量級，這就降低了平均摻雜濃度，會使器件閾值電壓減小。根據實驗提供的 小=5. 0X107ions/cm2/s，已知Ncb。的值為3. 87 X 1017/cm3，然後利用A Ids2 ( )計算公式、擬合因子B工=0.5， B2 = 1. 185X10—8進行計算(在溝道摻雜濃度降低佔主導時，其 他影響可以忽略，令AIds3(model3)、 AIds4(model4)和A Ids5(model5)分別為0) ， Nch的值 為1.07X10"/cm3。可以算出位移損傷使溝道摻雜濃度降低了近3/4。輻照前每單位寬度 漏電流為0. 7mA，輻照後為0. 85mA，從而估算出漏端電流增大了 20%。如圖3所示，本發明 入射粒子打擊到NMOS電晶體溝道區的輻照前後的轉移曲線對比圖(實驗結果)。根據實驗 結果，輻照後器件的閾值電壓降低了 72mV。 當入射粒子打擊位置為隔離區。由於重粒子打到溝槽隔離區，會產生大量的電子 空穴對，由於隔離區存在原生缺陷(陷阱)，這些陷阱會俘獲大量的空穴，這些空穴使靠近 溝槽隔離區的矽區反型，形成了寄生電晶體，導致源漏連通，增加了洩漏通道，致使關態洩 漏電流增大。根據實驗提供的小=5. 0X 1(fions/cm7s，已知輻照前被俘獲的電荷Q。，的值 為0，然後利用AIds6(model6)計算公式、擬合因子Hi = 0.4，H2 = 6. 31 X 10—7進行擬合，Q。x 的值為2. OX 1013/cm3。可以算出位移損傷使器件的關態電流從輻照前10—1QA增加到10—8A， 從而估算出關態洩漏電流電流增大2個數量級。
如果器件為PM0S，關態電流增加值為0。 利用公式Ids = problXcasel+prob2Xcase2+prob3Xcase3，選取概率probl = 0. 6， prob2 = 0. 2， prob3 = 0. 2，可以估算出位移損傷對該實驗樣品的影響，飽和區漏電流 的平均為增加0. 04Ids，變化範圍為0 0. 21^關態洩漏電流增大了 2個數量級，從10—1QA 增加到10—8A。 上述實施例只是本發明的舉例，本領域的技術人員可以理解在不脫離本發明及 所附的權利要求的精神和範圍內，各種替換、變化和修改都是可能的。因此，本發明不應局 限於最佳實施例和附圖所公開的內容。
權利要求
一種CMOS器件的輻照位移損傷的估算方法，其特徵在於，根據入射粒子打到器件源漏端、溝道區和隔離區三個不同位置，建立一計算公式Ids＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置處的位移損傷造成器件漏端電流變化，prob是入射粒子打到器件不同位置的概率，根據該計算公式，得到入射粒子位移損傷造成器件漏端電流的變化量Ids，從而估算出CMOS器件在輻射環境中的位移損傷。
2. 如權利要求1所述的方法，其特徵在於，利用蒙特卡羅的方法按照高斯分布隨機生 成入射粒子。
3. 如權利要求1所述的方法，其特徵在於，利用單粒子打入器件源、漏端引起的有效柵 壓和漏壓減小變化值，得到位移損傷造成器件漏端電流變化easel。
4. 如權利要求1所述的方法，其特徵在於，利用單粒子打入器件溝道區的摻雜濃度和 遷移率變化值，得到位移損傷造成器件漏端電流變化case2。
5. 如權利要求1所述的方法，其特徵在於，當入射粒子打到器件隔離區時，位移損傷只 造成NM0S器件漏端電流變化，而對PM0S器件無影響。
6. 如權利要求2所述的方法，其特徵在於，入射粒子打到器件源、漏端處的prob為 0. 4 0. 6 ;入射粒子打到器件溝道區處的prob為0 0. 2 ;入射粒子打到器件隔離區處的 prob為0 0. 3。
全文摘要
本發明提供了一種CMOS器件的輻照位移損傷的估算方法，屬於涉及CMOS器件的輻照位移損傷技術領域。該方法包括根據入射粒子打到器件源漏端、溝道區和隔離區三個不同位置，建立一計算公式Ids＝prob1×case1+prob2×case2+prob3×case3，其中，case是入射粒子打到器件不同位置處的位移損傷造成器件漏端電流變化，prob是入射粒子打到器件不同位置的概率，根據該計算公式，得到入射粒子位移損傷造成器件漏端電流的變化量Ids，從而估算出CMOS器件在輻射環境中的位移損傷。利用本發明能夠準確地估算出器件和集成電路在輻射環境中的位移損傷效應。
文檔編號H01L21/8238GK101763446SQ20091024315
公開日2010年6月30日 申請日期2009年12月30日 優先權日2009年12月30日
發明者張興, 王思浩, 薛守斌, 黃如 申請人:北京大學