一種製作金屬互連線的方法
2023-06-03 22:27:11 2
一種製作金屬互連線的方法
【專利摘要】本發明公開了一種製作金屬互連線的方法，本發明在製作銅互連線時，為銅互連線增加由鈷（Co）層和碳化矽（SiC）層組成的覆蓋層，防止銅互連線中的電荷遷移到層間介質層中，這樣，就可以阻止所製作的銅互連線中的電荷遷移，防止所製作的半導體器件短路失效，提高半導體器件性能。
【專利說明】一種製作金屬互連線的方法
【技術領域】
[0001]本發明涉及半導體製作技術，特別涉及一種製作金屬互連線的方法。
【背景技術】
[0002]在半導體器件的製程後段工藝中，也就是在半導體器件層形成之後，需要在半導體器件之上形成金屬互連層，每層金屬互連層包括金屬互連線和層間介質層(ILD)，這就需要對上述層間介質層製造通孔，然後在通孔中沉積金屬，沉積的金屬即為金屬互連線。通常，銅被用來作為沉積通孔填充薄膜及在第一金屬互連層和半導體器件上的矽化物接觸之間作為填充物使用。
[0003]當採用銅填充層間介質層中的通孔，實現上下層金屬互連層之間的電連通時，為了防止銅擴散進入絕緣層，更好地限制在通孔內，一般採用氮化鈦(TiN)結構，作為銅和層間介質層之間的阻擋膜。
[0004]圖1a?圖1d為現有技術中金屬互連線的製作方法過程的剖面結構圖，參考圖1a?圖ld，對銅金屬互連線的製作進行詳細說明。
[0005]步驟一,如圖1a所示,在層間介質層100上依次沉積黑鑽石(black diamond, BD)層101、正矽酸乙脂(TEOS)層102、TiN層103和氧化墊104。
[0006]在本步驟中，層間介質層100由低介電常數層組成，降低層間介質層的寄生電阻值。
[0007]在本步驟中，由於低介電常數層由大量的碳原子組成且為多孔結構，所以質地比較軟，在刻蝕或拋光過程中會導致寄生電阻一致性較差，所以在其上質地比較硬且低介電常數的BD層101提高刻蝕和拋光過程中提高寄生電阻一致性，在BD層101上還沉積了 TEOS層102，保護層間介質層102和BD層101。
[0008]在本步驟中，所沉積的氧化墊102為了在後續光刻過程中保護沉積的TiN層101。
[0009]步驟二，如圖1b所示，採用光刻技術依次刻蝕氧化墊104、TiN層103、TE0S層102、BD層101和層間介質層100，形成通孔105。
[0010]在本步驟中，形成通孔103的具體過程為:圖案化塗覆在氧化墊102的光刻膠層，該圖案化為要形成的通孔形狀；以圖案化的光刻膠層為掩膜，依次刻蝕氧化墊104、TiN層103、TEOS層102、BD層101和層間介質層100，得到通孔105，去除掉剩餘的光刻膠層。
[0011]步驟三，如圖1c所示，在通孔105中電鍍銅層106。
[0012]步驟四，如圖1d所示，將銅層106拋光至層間介質層100後，形成銅互連線107。
[0013]在這個過程完成後，在其上方再進行上一層層間介質層的沉積及上一層金屬互連線的生成，過程相同，這裡不再贅述。
[0014]採用上述過程雖然可以得到金屬互連線，但是，由於層間介質層100中包括多孔的低介電常數層，所以導致銅互連線中的電荷遷移(EM, electromigration)到層間介質層100中，這會影響最終所製作的半導體器件性能，嚴重是會導致半導體器件短路失效。
【發明內容】
[0015]有鑑於此，本發明提供一種製作金屬互連線的方法，該方法能夠阻止所製作的銅互連線中的電荷遷移，防止所製作的半導體器件短路失效，提高半導體器件性能。
[0016]本發明的技術方案是這樣實現的:
[0017]一種製作金屬互連線的方法，該方法包括:
[0018]在半導體器件的層間介質層上依次沉積黑鑽石BD層、正矽酸乙脂TEOS層、氮化鈦TiN層和氧化墊；
[0019]採用光刻方式依次刻蝕氧化墊、TiN層、TEOS層、BD層和層間介質層，形成通孔；
[0020]在通孔中電鍍銅層後，將銅層刻蝕至層間介質層表面下方，形成銅互連線；
[0021]在銅互連線上沉積鈷Co層後，在Co層上沉積氮化矽層，沉積的厚度高於TiN層表面；
[0022]對氮化矽層拋光，依次拋光掉TiN層、TEOS層及BD層，直到層間介質層為止。
[0023]所述將銅層刻蝕至層間介質層表面下方的過程為:
[0024]採用先採用化學機械平坦化方式拋光至TiN層，再採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式進行。
[0025]所述將銅層刻蝕至層間介質層表面下方的過程為:
[0026]用先採用化學機械平坦化方式拋光至TiN層，再採用雙氧水、再採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式進行。
[0027]所述沉積Co層的方式為:
[0028]採用硫化鈷CoS04和氯化鈷CoCI2的混合氣體在銅表面沉積Co，氣體密度為I?3埃每平方釐米。
[0029]所述拋光掉TiN層、TEOS層及BD層，直到層間介質層為止採用化學機械平坦化方式進行。
[0030]從上述方案可以看出，本發明在製作銅互連線時，為銅互連線增加由鈷(Co)層和碳化矽(SiC)層組成的覆蓋層，防止銅互連線中的電荷遷移到層間介質層中，這樣，就可以阻止所製作的銅互連線中的電荷遷移，防止所製作的半導體器件短路失效，提高半導體器件性能。
【專利附圖】
【附圖說明】
[0031]圖1a?圖1d為現有技術中金屬互連線的製作方法過程的剖面結構圖；
[0032]圖2為本發明實施例提供的製作金屬互連線的方法流程圖；
[0033]圖3a?3g為本發明實施例提供的製作金屬互連線的過程剖面結構示意圖。
【具體實施方式】
[0034]為使本發明的目的、技術方案及優點更加清楚明白，以下參照附圖並舉實施例，對本發明做進一步說明。
[0035]從【背景技術】可以看出，造成所製造的銅互連線出現電荷遷移的原因為:為了降低寄生電阻，層間介質層中包括了多孔的低介電常數層，所製作的銅互連線中的電荷就從頂部遷移到層間介質層中，使得所製作的半導體器件性能降低，更嚴重情況會造成所製作的半導體器件失效。為了解決這個問題，就需要防止銅互連線中的電荷從頂部遷移到層間介質層中，採用的方法為:為銅互連線增加由Co層和碳化矽SiC層組成的覆蓋層，防止銅互連線中的電荷遷移到層間介質層中，
[0036]圖2為本發明實施例提供的製作金屬互連線的方法流程圖，結合圖3a?3g為本發明實施例提供的製作金屬互連線的過程剖面結構示意圖，對本發明進行詳細說明:
[0037]步驟201、如圖3a所示，在層間介質層100上依次沉積BD層101、TEOS層102、TiN層103和氧化墊104。
[0038]在本步驟中，層間介質層100由低介電常數層組成，降低層間介質層的寄生電阻值。
[0039]在本步驟中，由於低介電常數層由大量的碳原子組成且為多孔結構，所以質地比較軟，在刻蝕或拋光過程中會導致寄生電阻一致性較差，所以在其上質地比較硬且低介電常數的BD層101提高刻蝕和拋光過程中提高寄生電阻一致性，在BD層101上還沉積了 TEOS層102，保護層間介質層102和BD層101。
[0040]在本步驟中，所沉積的氧化墊102為了在後續光刻過程中保護沉積的TiN層101。
[0041]步驟202，如圖3b所示，採用光刻技術依次刻蝕氧化墊104、TiN層103、TEOS層
102、BD層101和層間介質層100，形成通孔105。
[0042]在本步驟中，形成通孔103的具體過程為:圖案化塗覆在氧化墊102的光刻膠層，該圖案化為要形成的通孔形狀；以圖案化的光刻膠層為掩膜，依次刻蝕氧化墊104、TiN層
103、TE0S層102、BD層101和層間介質層100，得到通孔105，去除掉剩餘的光刻膠層，在該過程中，可以採用先幹法刻蝕，再溼法刻蝕的方式進行。
[0043]步驟203，如圖3c所示，在通孔105中電鍍銅層106。
[0044]步驟204，如圖3d所示，將銅層106刻蝕至層間介質層100表面下方，形成銅互連線 107。
[0045]在該步驟中，刻蝕可以採用先拋光至TiN層103，再採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式得到。
[0046]在本步驟中，刻蝕還可以直接採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式進行。
[0047]在本步驟中，和【背景技術】不同，銅層106在拋光時拋光至層間介質層100表面下方。
[0048]步驟205、如圖3e所示，在銅互連線上採用物理氣相沉積(PVD)方式沉積Co層108。
[0049]在本步驟中，採用硫化鈷(CoS04 )和氯化鈷(CoCI2 )的混合氣體在銅表面沉積Co，氣體密度為I?3埃每平方釐米。
[0050]步驟206、如圖3f所示，在Co層108上沉積氮化矽層109，沉積的厚度高於TiN層103表面。
[0051]步驟207、如圖3g所示，採用化學機械平坦化(CMP)方對氮化矽層109拋光，依次拋光掉TiN層103、TEOS層102及BDlOl層，直到層間介質層100為止。
[0052]在這個過程完成後，在其上方再進行上一層層間介質層的沉積及上一層金屬互連線的生成，過程相同，這裡不再贅述。
[0053]以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明保護的範圍之內。
【權利要求】
1.一種製作金屬互連線的方法，該方法包括: 在半導體器件的層間介質層上依次沉積黑鑽石BD層、正矽酸乙脂TEOS層、氮化鈦TiN層和氧化墊； 採用光刻方式依次刻蝕氧化墊、TiN層、TEOS層、BD層和層間介質層，形成通孔； 在通孔中電鍍銅層後，將銅層刻蝕至層間介質層表面下方，形成銅互連線； 在銅互連線上沉積鈷Co層後，在Co層上沉積氮化矽層，沉積的厚度高於TiN層表面； 對氮化娃層拋光，依次拋光掉TiN層、TEOS層及BD層,直到層間介質層為止。
2.如權利要求1所述的方法，其特徵在於，所述將銅層刻蝕至層間介質層表面下方的過程為: 採用先採用化學機械平坦化方式拋光至TiN層，再採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式進行。
3.如權利要求1所述的方法，其特徵在於，所述將銅層刻蝕至層間介質層表面下方的過程為: 用先採用化學機械平坦化方式拋光至TiN層,再採用雙氧水、再採用雙氧水、硫酸和氯化鈉溼洗刻蝕的方式進行。
4.如權利要求1所述的方法，其特徵在於，所述沉積Co層的方式為: 採用硫化鈷CoS04和氯化鈷CoCI2的混合氣體在銅表面沉積Co，氣體密度為I?3埃每平方釐米。
5.如權利要求1所述的方法，其特徵在於，所述拋光掉TiN層、TEOS層及BD層，直到層間介質層為止採用化學機械平坦化方式進行。
【文檔編號】H01L21/768GK103794545SQ201210419391
【公開日】2014年5月14日 申請日期:2012年10月29日 優先權日:2012年10月29日
【發明者】周鳴, 王宗濤 申請人:中芯國際集成電路製造(上海)有限公司