改進的多層導體結構及其形成方法
2023-06-03 21:19:16 1
專利名稱：改進的多層導體結構及其形成方法
技術領域：
本發明涉及集成電路的製造。更具體地講，本發明涉及用於減少集成電路(IC)中的導體線和/或導體柱塞之間的電容耦合的改進技術。
在一般的集成電路中，可以使用導體線例如金屬線把襯底上被選擇的器件耦合在一起，實現所設計的功能。現代技術中，可以使用垂直集成的IC、多層導體滿足互連要求，同時使IC尺寸最小化。一般是利用一個或多個介電層使這些導體層相互絕緣。需要時可以使用通孔，使不同導體層中的導體線互連在一起。
為了有助於討論，
圖1-6展示了在集成電路上的多層導體中形成上層導體線的傳統工藝。由這些圖的工藝形成的結構例如可以應用於製造動態隨機存取存儲器(DRAM)電路。雖然為了簡化視圖僅展示了上層導體線和形成多層導體線的後續階段，但是應該記住這裡公開的本發明同樣可以應用於位於上層導體線之下的其它導體層。首先參見圖1，由導體層108(例如金屬層)形成的導體線103、105、114和106位於襯底110上。襯底110例如可以是矽襯底，包括一系列完成於其中的器件。導體線103、105、114和106例如可以是鋁互連線，可以採用傳統蝕刻工藝從導體層108蝕刻出。
在導體層108之上，澱積第一介電層112。澱積之後，一般通過傳統的平面化處理例如化學-機械拋光(CMP)對第一介電層112進行平面化處理。圖2中，使用光刻膠掩模204，採用介電層蝕刻工序蝕刻穿過第一介電層112的通孔203和通孔205。雖然通孔203和205呈現錐形壁，但事實上如果需要，通孔壁也可以是垂直的。
圖3中，在第一介電層112上澱積例如包括鋁或其一種合金的導體層302，並進入通孔203和205。在通孔203和205內，導體材料分別形成導體柱塞303和305。這些導體柱塞303和305使導體層302與下導體層108中的各導體線103和105互連。
另外，可以在圖2的第一介電層112上澱積柱塞材料層，進行蝕刻或深拋光形成通孔203和205中的導體柱塞。例如，導體柱塞可以由鎢製成。之後，在介電層112上覆蓋澱積另一導體層例如鋁或其一種合金，形成與在先形成的導體柱塞的電氣連接。
圖4中，使用適當的光刻膠掩模502蝕刻導體層302，形成導體線503、505和508，如圖所示。導體線503通過通孔203中的導體柱塞303與導體線103耦合，而導體線505通過通孔205中的導體柱塞305與導體線105耦合。
圖5中，在導體線503、505和508上，以及介電層112表面上(在用於蝕刻導體線的光刻膠已經去除之後)，覆蓋澱積一般由薄(例如約1000埃厚)TEOS層為代表的墊料層502。之後，在墊料層502上澱積氮化物鈍化層602(圖6)。氮化物層602例如可以是約7000埃厚。如圖6所示，氮化物層602也填充在導體線503、505和508之間的槽中。
已經發現圖6的已有的多層導體結構具有一定的缺點。例如，在已有的多層導體結構中已經發現高電平的電容耦合存在於各種導體線和導體柱塞之中。例如參見圖6，在相鄰的導體線503和505之間通過氮化物層602和第一介電層112，存在電容耦合。已經發現由於氮化物材料的高介電常數(例如對於一般的氮化物層，其介電常數約為7～9)和氧化物下介電層的高介電常數(例如對於一般的氧化物層，其介電常數約為4)，其間的電容耦合的電平相當高。
而且，電容耦合存在於導體線503和下導體線103之間，以及導體線505和下導體線105之間。由於某些場線橫跨該相當高的電容介電層112，所以已經發現其間的電容耦合的電平同樣相當高。
而且，在圖6的通過介電層112的相鄰導體柱塞如導體柱塞303和305之間，同樣已經發現電容耦合。再有，由於介電層112的相當高的電容，已經發現相鄰導體柱塞之間的電容耦合同樣相當高。
本領域的技術人員知道，已有技術的多層導體結構的導體線和柱塞之中的電容耦合的高電平，在最終的集成電路中，增加了時間延遲，促使串擾的高電平和電容性損耗，從而降低性能。而且，電容耦合的高電平需要較高的工作電壓，這在工作過程中增加了熱損耗和延遲。與或來自最上金屬層的導體線的電容耦合尤其是這樣，這是因為這些導體線設計成承載功率並與其餘IC接地，所以一般包含最大和最長的金屬引線(例如，高達1微米高乘0.8微米寬，高達幾毫米長)。與或來自這些上層金屬引線的電容耦合的高電平，在容量、延遲和功率損耗方面會極大地降低IC的性能。
從上述來看，期望開發改進的多層導體結構及其形成方法，有利於降低在其各種導體線和柱塞之中的電容耦合，以便改善性能。
在一個實施例中，本發明涉及在集成電路上的多層導體結構，包括第一導體層和位於第一導體層之上的第一介電層。多層導體結構還包括位於第一介電層之上的第二導體層。第二導體層包括第一導體線和第二導體線。多層導體結構還包括設置在第一導體線和第二導體線之間的槽內的低電容材料層。該槽穿過第二導體層和至少實質上穿過第一介電層而形成。低電容材料代表其介電常數低於第一介電層介電常數的材料。
在另一個實施例中，本發明涉及在集成電路上的多層導體結構的形成方法。該方法包括形成第一導體層和在第一導體層上形成第一介電層。該方法還包括在第一介電層上形成第二導體層。這裡還包括蝕刻穿過第二導體層和至少部分進入第一介電層，在第二導體層和第一介電層中形成槽，從而去除至少部分介電層，在第二導體層中形成第一導體線和第二導體線。而且，該方法包括把低電容材料澱積進入槽。低電容材料代表其介電常數低於第一介電層介電常數的材料。
在結合以下附圖對本發明的詳細說明中，將更具體地說明本發明的這些和其它特徵。
通過附圖中的實施例展示本發明，但並不受其限制，其中相同標號代表相同的元件。
圖1～6是用於多層導體結構的已有技術。
圖7～10是根據本發明的一個實施例的用於形成多層導體結構的本發明技術。
以下將參考如附圖所示其幾個示意性實施例具體說明本發明。在以下說明中，展示大量具體細節以便提供對本發明的詳盡了解。但是，本領域的技術人員應知道，無需這些具體細節中的某些和/或全部也可以實施本發明。在其它例子中，沒有具體說明某些公知的工藝工序和/或結構，以免不必要地使本發明難以理解。
本發明涉及用於IC的多層導體結構。這種IC例如是隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)、同步DRAM(SDRAM)、和只讀存儲器(ROM)。也可以用於其它IC，例如專用IC(ASIC)、合併的DRAM-邏輯電路(埋置式DRAM)或任何其它邏輯電路。一般，在晶片上平行形成大量集成電路。完成處理之後，切割晶片把IC分割成各個晶片。然後封裝晶片，產生例如用於用戶產品的最終產品，用戶產品例如是計算機系統、蜂窩電話、個人數字輔助設備(PDA)、和其它電子產品。
在一個實施例中，用低電容材料置換多層導體結構中所用的相當高電容介質材料，用以降低與和來自導體線和柱塞的電容耦合。根據本發明，一些槽不僅形成在上導體層(即在導體線之間使導體線相互絕緣)中，而且還進入下介電層。這些較深的槽去除在相鄰導體線之間區域中的較高電容介質材料。然後用低電容材料填充這些槽，置換去除的介電材料。
一旦用低電容材料填充相鄰導體線之間的這些槽，然後可以在襯底上澱積氮化物層。由於在氮化物澱積之前早已經用低電容材料填充這些槽，在相鄰導體線之間區域中即使有澱積高電容氮化物材料也很少。
工作中，在相鄰導體線之間不存在高電容介電層和氮化物材料，有利於降低電容耦合從而使電容性損耗最小，所以改善了性能(例如在延遲、功率損耗等方面)。
結合附圖和以下的討論可以更好理解本發明的特徵和優點。圖7中，相鄰導體線(例如在金屬層302中的導體線503和505之間)之間的這些槽已經延伸進介電層112。按此方式，介電層112中的某些介電材料從相鄰導體線之間的區域去除，例如在圖7的虛線702和704之間的區域。這與圖4的已有技術狀況相反，其中圖4的導體線503和505之間的槽終止於導體層302和介電層112之間的界面(即留下介電層112基本未被槽蝕刻所腐蝕)。
在一個實施例中，通過傳統的反應離子蝕刻(RIE)工藝把圖7的槽706腐蝕進入介電層112。而且，也可以使用蝕刻導體層108(形成導體線503、505和508)所用的相同光刻膠掩模進行後續的介電層蝕刻，產生這些槽，從而不必使用額外的光刻工序。應注意槽蝕刻留下預先形成的通孔(即在介電層112中的通孔)基本未被觸及，因為這些通孔位於導體線之下，被上覆光刻膠掩模所保護。
如圖7情形所示，從介電層112蝕刻出槽706的介電層蝕刻工序，可以終止於下導體層108的界面(例如利用終點技術)。但是，正如本領域技術人員所了解的，如果槽706的蝕刻基本延伸進介電層112但終止於到達金屬層108之前，也可以由本發明技術提供的許多便利實現。應注意至少某些介電材料仍殘留在導體線103、105、114和106之間，使這些導體線相互絕緣，提供機械支撐。介電層蝕刻工序在相鄰導體線505和508之間區域也產生進入介電層112的槽708，並形成圖8的開放區域710。
儘管在某些情況可以期望用低-K填料置換大部分高電容介電材料(即蝕刻基本穿過介電層)，部分利用蝕刻過程中保護性光刻膠材料的可達性，確定這些槽的精確深度。這是因為某些光刻膠材料在蝕刻過程中可以被侵蝕，槽蝕刻可能不得不在到達下導體層108的界面之前停止，以便避免對上導體層(例如圖7的層302中的導體線503、505和508)中的導體線的過分損害。
圖8中，在圖7的金屬層302的導體線503、505和508上，並進入槽706和708以及在開放區域710上，一致澱積可選用的氧化物墊層(linerlayer)802。可選用的氧化物墊層802可代表具有良好臺階覆蓋的任何氧化物並可以提供用來防止附著和腐蝕問題，如果需要，可以與在圖9中後續澱積的低電容材料相關。如果下導體層108的任何部位在槽蝕刻之後發生暴露，則墊層也可以覆蓋和保護該下導體層108不受面對後續澱積的低電容材料產生的潛在腐蝕和附著問題。
圖9中，把低電容材料澱積進槽706和708，即進入貫穿金屬層302和至少部分貫穿相鄰導體線之間的介電層112形成的那些槽。此低電容材料在圖8的槽706和708中形成低電容材料填充902和904。應注意低電容材料取代早已從這些槽中去除的高電容介電材料。還應注意低電容填充材料延伸進入介電層，即圖8的介電層112。
作為這裡採用的術語，低電容介電材料代表的材料具有低於被取代材料的介電常數，例如低於介電層112的介電材料或圖9情形的氮化物材料。低電容材料最好具有小於3的範圍內的介電常數但並不是必須。在一個實施例中，低電容材料最好是低介電常數(低K)自旋材料，例如氫矽倍半噁烷(hydrogen silsesquioxane)SOG(例如Dow Corning的Fox)、甲基矽倍半噁烷(methyl silsesquioxane)SOG、有機自旋聚合物(包括聚醯亞胺、聚苯並噁唑、聚芳基醚等)和雙自旋氣凝溶膠。根據本發明另一個實施例，也可以使用自動校平化學汽相澱積(CVD)膜(例如Trikon Technologies的低K Flowfill)正如本領域技術人員所知，自旋材料一般遵守恆定體積規則，即該材料流入和填充較小布局例如槽706和708，同時產生平面化在開放區域如開放區域710形成恆定厚度層。所以，在圖9中示出了澱積在開放區域710上的恆定厚度的低電容層。但是由於恆定體積規則，在開放區域710的低電容材料將少於這些槽的深度。
在圖10中，在整個結構上一致澱積氮化物(SixNy)層950用於鈍化目的。層950可以是任何鈍化層例如PSG(磷矽玻璃)。
通過把這些槽蝕刻進入介電層如進入介電層112的槽，用低電容材料再填充槽，本發明有利於從如下區域、即場線到達和來自導體線的區域、和柱塞應橫跨的區域去除高電容材料，用低電容材料取代高電容氧化物和/或氮化物材料。
用低電容材料填充槽也可以使氮化物層例如圖10的氮化物層950留在導體線上。按此方式，極少量的到達和來自導體線的場線橫跨高電容氮化物材料。代之以，到達和來自導體線如導體線503和505的場線的基本部分目前橫跨過低電容填充材料。按此方式，到達和來自導體線的電容耦合被基本減至最小。
而且，從相鄰導體線之間區域去除高電容介電材料有利地和實質上降低了相鄰導體柱塞之間的電容耦合。參見圖6，例如已有技術的多層結構可使導體柱塞303和305之間的某些場線橫跨高電容介電材料層112。即使已有技術的槽(基本不延伸進介電層)用低K材料填充，正如在某些已有技術中所做的(即，即使用低K材料填充圖4已有技術的導體線503/505和導體線505/508之間的槽)，該方案仍舊未談及以下事實，即已有技術的導體柱塞303和305之間的場線仍舊橫跨介電層112的高電容介電材料，引起其間高度的電容耦合。相反，目前圖10的相鄰導體柱塞303和305之間的場線基本部分橫跨低電容填充902。按此方式，圖10中這兩個導體柱塞303和305之間的電容耦合實質上降低。
上導體線505和下導體線105之間的某些邊緣場線也橫跨低電容填充902和904的低電容材料。因此，上導體線505和下導體線105之間的電容耦合也得以降低。
如果導體層108也代表由其製備熔絲的層(例如動態隨即存取存儲器電路的保護或可尋址熔絲)，則與圖7～10相關公開的多層導體結構形成技術還提供了其他優點。為了了解本發明的此方案，應該知道，可雷射燒斷熔絲一般需要在熔絲設置操作中(即當熔絲被雷射燒斷時)在熔絲之上有預定厚度的介質窗。參見已有技術的圖6，已有技術中熔絲114和106被介電層112、墊層502和氮化物層602覆蓋。為了適應熔絲設置操作，蝕刻工序一般需要在熔絲設置操作之前把熔絲之上的層厚降低至預定厚度。
但是，由於使用化學-機械拋光工藝使此層平面化，所以已有技術的圖6中介電層112的厚度可以從熔絲到熔絲而變化。由於這種變化性，則難以設計在熔絲上精確產生預定厚度的介質窗的蝕刻工序。通過此例的方式，在某些已有技術IC中並不難見到從熔絲到熔絲的介質窗的厚度的異常變化。
根據本發明的一個方案，通過澱積墊層材料(例如圖10中的墊層802)、開放區域710之上的低電容材料、和氮化物層950，而進行熔絲之上的介質材料的去除及其置換，有利於消除熔絲之上疊層厚度的變化性。這是因為基本全部去除熔絲之上的介質材料(如圖7所示)，消除了已有技術中因介電層平面化所用的化學-機械拋光工藝而存在的介電層厚度的變化性。由於澱積和自旋工藝可使如此形成的各層厚度更精確地被控制(相對於CMP工藝)，從熔絲到熔絲，熔絲之上疊層厚度更為恆定。由於熔絲之上各層厚度更為恆定，本發明可以更精確地控制後續的蝕刻，用以形成熔絲之上的介質窗。
正如從上述可知，對在介電層112中的相鄰導體柱塞之間區域和在導體層302中的相鄰導體線之間區域中的高電容介質材料和氮化物材料的去除和置換，有利於降低在操作過程中與和來自這些結構的電容耦合。可以預料這裡公開的本發明的電容耦合降低技術，當應用於電路上的最上(即最終)導體層時，將產生實質的便利。儘管如此，公開的技術也可以應用於IC中的任何導體層，用於降低內層電容耦合。如上所述，降低的電容耦合隨之降低電容損耗，這使功率損耗最小化並使集成電路工作於低電壓。此外，電容耦合的降低可使設計者指定結構之間更緊密的間距，從而有利於縮小所得集成電路的尺寸。
按非顯而易見的方式，本發明有利於在介電層本身例如在介電層112中設置某些低電容材料，降低介電層中的相鄰導體柱塞之間的電容耦合和與/來自上導體線的電容耦合。在此層中設置低電容材料是非顯而易見的，因為眾所周知低電容材料不會用於期望形成通孔和導體柱塞的層中。這是因為如果介電層112整體是低電容材料，其中通孔和導體柱塞的形成會遭受通稱為通孔沾汙的現象(即，位於通孔的金屬柱塞和來自低電容材料之間的化學反應，這產生導體柱塞不導電)。
按非顯而易見的方式，本發明可使通孔穿過更穩定的即使電容高的介質材料而形成，例如介電層112的介質材料，同時在不要求通孔的其他區域置換此高電容介質材料，例如在圖8的槽706和708中。按此方式，在通孔中可以有利地避免通孔沾汙，同時位於要求相鄰導體線和導體柱塞之間的場線橫跨的區域的某些高電容介質材料仍舊由低電容材料置換。
雖然根據幾個展示的實施例說明了本發明，但是在本發明的範圍內仍舊存在變化、置換和等同物。因此，權利要求書應予解釋為包括落入本發明的真實精神和範圍內的所有這些變化、置換和等同物。
權利要求
1．一種位於集成電路上的多層導體結構，所述多層導體結構包括第一導體層；設置於所述第一導體層之上的第一介電層；設置於所述第一介電層之上的第二導體層，所述第二導體層包括第一導體線和第二導體線；和設置在所述第一導體線和所述第二導體線之間的槽中的低電容材料層，所述槽穿過所述第二導體層並至少基本穿過所述第一介電層而形成，所述低電容材料代表介電常數低於所述第一介電層的介電常數的材料。
2．根據權利要求1的多層導體結構，其中所述低電容材料代表自旋材料。
3．根據權利要求1的多層導體結構，其中所述槽是穿過所述第一介電層到達所述第一導體層的上表面形成的。
4．根據權利要求1的多層導體結構，還包括氧化物墊層，所述氧化物墊層設置在所述第二導體層和所述低電容材料層之間。
5．根據權利要求4的多層導體結構，其中所述低電容材料代表自旋材料。
6．根據權利要求1的多層導體結構，其中所述自旋材料基本上填充所述槽。
7．根據權利要求6的多層導體結構，還包括設置在所述低電容材料層之上的第二介電層。
8．根據權利要求7的多層導體結構，其中所述第二介電層代表氮化物層。
9．根據權利要求8的多層導體結構，其中所述低電容材料的所述介電常數低於所述第一氮化物層的介電常數。
10．一種動態隨機存取存儲器電路，包括第一金屬層；設置於所述第一金屬層之上的第一介電層；設置於所述第一介電層之上的第二金屬層，所述第二金屬層包括第一金屬線和第二金屬線；和設置在所述第一金屬線和所述第二金屬線之間的槽中的低電容材料層，所述槽穿過所述第二金屬層並至少基本穿過所述第一介電層而形成，所述低電容材料代表介電常數低於所述第一介電層介電常數的的材料。
11．根據權利要求10的動態隨機存取存儲器電路，其中所述低電容材料的所述介電常數約低於3。
12．根據權利要求10的動態隨機存取存儲器電路，其中所述槽穿過所述第一介電層到達所述第一金屬層的上表面而形成。
13．根據權利要求10的動態隨機存取存儲器電路，其中所述低電容材料代表自旋材料。
14．根據權利要求10的動態隨機存取存儲器電路，還包括設置在低電容材料的所述層之上的第二介電層，低電容材料的所述層基本上填充所述槽。
15．根據權利要求14的動態隨機存取存儲器電路，其中所述第二介電層代表氮化物層，所述低電容材料的所述介電常數低於所述第一氮化物層的介電常數。
16．一種在集成電路上形成多層導體結構的方法，所述方法包括形成第一導體層；在所述第一導體層之上形成第一介電層；在所述第一介電層之上形成第二導體層；蝕刻穿過所述第二導體層並至少部分進入所述第一介電層，在所述第二導體層和所述第一介電層中形成槽，從而去除至少一部分所述介電層，在所述第二導體層中形成第一導體線和第二導體線；和把低電容材料澱積進入所述槽，所述低電容材料代表其介電常數低於所述第一介電層的介電常數的材料。
17．根據權利要求16的方法，其中所述低電容材料代表自旋材料。
18．根據權利要求17的方法，其中穿過所述第一介電層蝕刻所述槽，到達所述第一導體層的上表面。
19．根據權利要求18的方法，其中所述自旋材料基本上填充所述槽。
20．根據權利要求19的方法，還包括在低電容材料的所述層上澱積第二介電層。
21．根據權利要求20的方法，其中所述第二介電層代表氮化物層。
22．根據權利要求21方法，其中所述低電容材料的所述介電常數低於所述第一氮化物層的介電常數。
23．根據權利要求19的方法，其中所述低電容材料代表自校平化學汽相澱積材料。
全文摘要
一種在集成電路上形成多層導體結構的方法。該方法包括形成第一導體層和在第一導體層之上形成第一介電層。該方法還包括在第一介電層之上形成第二導體層。還包括蝕刻穿過第二導體層並至少部分進入第一介電層,在第二導體層和第一介電層中形成槽,從而去除至少一部分所述介電層,在第二導體層中形成第一導體線和第二導體線。而且,該方法包括把低電容材料澱積進入槽。低電容材料代表其介電常數低於第一介電層介電常數的材料。
文檔編號H01L27/10GK1213170SQ9812070
公開日1999年4月7日 申請日期1998年9月23日 優先權日1997年9月29日
發明者德克·託本, 彼得·韋甘德 申請人:西門子公司