一種深矽通孔刻蝕方法
2023-06-03 09:03:31 1
一種深矽通孔刻蝕方法
【專利摘要】本發明提供一種深孔矽刻蝕方法，將待處理矽片設置在等離子體處理室中，矽片表面包括圖形化的掩膜層，通入第一反應氣體對矽片進行刻蝕形成具有底切形貌的開口到第一深度。然後進入交替進行刻蝕和側壁保護的主刻蝕階段，在完成主刻蝕階段後形成具有基本垂直側壁形貌的側壁。
【專利說明】一種深矽通孔刻蝕方法
【技術領域】
[0001]本發明涉及等離子體處理領域，尤其涉及一種深孔矽刻蝕方法以獲得更佳的側壁形貌。
【背景技術】
[0002]半導體製造【技術領域】中，在MEMS (Micro-Electro-Mechanical Systems,微機電系統)和3D封裝技術等領域，通常需要對矽等材料進行深通孔刻蝕。例如，在晶體矽刻蝕技術中，深娃通孔(Through-Silicon-Via, TSV)的深度達到幾百微米、其深寬比甚至遠大於10，通常採用深反應離子刻蝕方法來刻蝕體矽形成。所述的矽材料主要是單晶矽。在完成刻蝕後還有向刻蝕形成的孔或槽中填充導體材料如銅，填充方法可以是利用化學氣相沉積(CVD)或者物理氣象沉積(PVD)過程。由於上述沉積的銅材料是從上向下沉積的，所以刻蝕形成的TSV孔洞開口形狀最佳需要梯形開口，或者具有垂直側壁的開口。
[0003]現有典型的刻蝕技術是利用交替進行的刻蝕-沉積步驟對矽進行快速刻蝕，這一刻蝕方法又叫Bosch刻蝕法。在採用bosch刻蝕法進行蝕刻時，形成的孔洞側壁呈輕微的弧形(bowing)。如圖1a所示的剖面圖，刻蝕形成的孔洞在上端和下端都比中間段直徑較小。其中最上端開口處的放大圖如圖1b所示刻蝕材料層結構包括:掩膜層10 (如光刻膠PR)，掩膜層10下方是待刻蝕的晶體矽材料層20，刻蝕形成孔洞200。這樣的開口結構不利於下一步的導電材料沉積，上方較小的開口側壁會阻擋下方孔洞內導電材料的進一步沉積，很可能會在孔洞進行導電材料填充步驟後，孔洞內仍然存在空腔。這些空腔的存在不僅會惡化導電特性甚至會造成需要導通的線路斷開。通過傳統Bosch刻蝕法中可調參數的調節無法消除這一不利的側壁形貌。這就造成採用傳統Bosch刻蝕法形成的孔洞在後續加工中帶來問題，最終導致整個產品的廢棄，造成很大的浪費與損失。所以業界需要一種簡單有效的刻蝕方法改進深孔矽刻蝕方法。
【發明內容】
[0004]本發明的目的是提供一種深孔矽刻蝕方法使刻蝕形成的孔洞形貌更適合於後續的導電材料填充。所述深孔矽刻蝕方法用於刻蝕矽基片，所述矽基片上包括一圖形化的掩膜層，所述刻蝕方法包括:第一刻蝕階段，以所述圖形化的掩膜層為掩膜刻蝕矽基片形成第一深度的開口，所述開口兩側側壁的間距從頂部向下逐漸減小，在第一刻蝕階段結束後進入主刻蝕階段，所述主刻蝕階段包括交替進行的刻蝕和沉積步驟，在刻蝕步驟中通入刻蝕氣體對矽基片進行刻蝕，在沉積步驟中通入氟碳化合物氣體對刻蝕形成的開口側壁進行保護，所述主刻蝕階段刻蝕矽基片從所述第一深度到第二深度，同時使所述第一深度處的側壁間距增大。
[0005]其中所述圖形化的掩膜層具有第一關鍵尺寸，在完成主刻蝕階段後所述掩膜層具有第二關鍵尺寸，所述第二關鍵尺寸大於所述第一關鍵尺寸，第一關鍵尺寸選自4-6um，第二關鍵尺寸選自7-8um。[0006]第一刻蝕階段的刻蝕氣體包括SF6、C4F8、02。所述第一深度的開口上端側壁間的間距大於所述第一關鍵尺寸。
[0007]其中所述的主刻蝕階段刻蝕的第二深度大於30um。主刻蝕階段中的刻蝕步驟通入的刻蝕氣體選自SF6和NF3之一。
[0008]所述第一深度開口的側壁間距小於1.1倍的開口上端側壁間的間距，其中第一深度大於Ium小於6um。
【專利附圖】
【附圖說明】
[0009]圖1a為現有技術中刻蝕形成深矽通孔的整體剖面示意圖；
[0010]圖1b為現有技術中刻蝕形成深矽通孔上端的局部放大示意圖；
[0011]圖2為利用本發明提供的刻蝕方法在刻蝕中間過程中形成的深矽通孔上端局部放大示意圖；
[0012]圖3為利用本發明提供的刻蝕方法在刻蝕完成時深矽通孔上端的局部放大示意圖；
[0013]圖4為利用本發明提供的刻蝕方法完成刻蝕時深矽通孔上端局部的剖面圖。【具體實施方式】
[0014]以下結合圖2?圖4，通過優選的具體實施例，詳細說明本發明。
[0015]如圖2所示，相對於現有技術本發明在刻蝕過程中首先進行側壁形貌的預修正刻蝕，在進行後續的深孔矽刻蝕前先刻蝕形成一個底切形貌(undercut)，該底切帶有合適尺寸，在掩膜層下表面向孔洞兩側形成具有一定深度的側向刻蝕。掩膜層10在開口處的側壁處具有距離D1，也就是掩膜層此時的CD尺寸為D1，刻蝕形成的孔洞的上端也就是緊貼掩膜層的開口兩側側壁距離為D20，其中D20大於D1。具體D20大於Dl的數值可以根據整體加工工藝作調整，D20-D1的差值至少大於Ium以保證能補償抵消後續刻蝕中形成的形貌偏移。比如D20-D1的差值可以是大於Ium小於6咖，最優的可以是2-4um。該深度的選擇以能夠與後續主要刻蝕階段形成的bowing側壁形貌相開口突出的深度相抵消為宜。在完成底切形貌的刻蝕後在矽基片上形成一個具有一定深度的開口，這個深度可以根據需要調整刻蝕工藝來選擇，一般要足夠大如大於2um，形成的開口在上端接觸掩膜層處的兩側側壁間距大於上方的掩膜層開口距離。開口兩側側壁的間距從上到下逐漸減小，到底部附近的第一深度Hl處具有一個第一間距D21。在刻蝕形成底切形貌時可以採用很多種刻蝕工藝，主要是使用SF6作為刻蝕氣體也可以採用NF3等刻蝕氣體，其它氟碳化合物如C4F8和02作為輔助刻蝕氣體。如採用上述氣體在50毫託氣壓下，通入IOOOsccm的SF6氣體，150sccm的C4F8氣體以及50SCCm的02氣體，上述反應氣體通入反應腔後點燃等離子體，持續10秒就能形成圖2所示的底切形貌。除了上述刻蝕工藝，其它很多刻蝕工藝都能夠用來形成所述底切形貌如:(I)氣壓設定為IOOmT,通入500sccm流量的SF6氣體和920sccm的02同時通入200sccm的C4F8氣體持續15秒；(2)氣壓為150mt，通入1500sccm流量的SF6氣體，和800sccm的C4F8氣體以及600sccm的02持續15秒；(3)維持150mT氣壓，通入500sccm的 SF6、800sccm 的 02 和 900sccm 的 C4F8 維持 15s。
[0016]在形成圖2中所示的底切形貌後就進入主刻蝕步驟，採用傳統的深矽通孔刻蝕法如Bosch刻蝕法向下刻蝕，交替的利用刻蝕氣體向下進行等向性刻蝕一定深度，然後在用碳氟化合物對整個刻蝕形成的孔洞側壁進行保護，隨後進入下一個刻蝕-側壁保護的循環，直到刻蝕達到所需要的深度為止。其中刻蝕和沉積步驟可以在2秒以內完成一次交替以減小側壁的粗糙程度。圖2中孔洞200側壁實際上包括大量交替刻蝕形成的凹凸交替的微小條紋，由於對本發明方法不造成影響所有圖中未示出。如圖2所示在以光刻膠為掩膜刻蝕下方矽的過程中光刻膠上的圖形開口距離從最初的D1，也就是關鍵尺寸Dl (criticaldimension)開始向下刻蝕，由於工藝需要，在向下刻蝕過程中開口距離需要逐漸增大為如圖3所示的最後刻蝕完成狀態的D2。其中開始時Dl可以是5um，到刻蝕完成時D2可以是7um，這就要求在刻蝕過程中在掩膜層10表面的形成的聚合物沉積層不能太厚，所以刻蝕氣體中C4F8的氣體含量不能很高。在掩膜層10表面上聚合物層不厚的同時也會造成刻蝕形成的孔洞側壁保護的聚合物層也不會很厚，所以會存在部分側壁被刻蝕的現象。在刻蝕從孔洞200上部開口向下延伸過程中，上方的掩膜層開口的距離也在從Dl逐漸向D2擴展。這會造成在刻蝕上部矽材料層時掩膜開口小所以相應的刻蝕形成的孔洞直徑較小，在隨後進行進一步刻蝕時掩膜開口變大，相應的形成的孔洞值徑變大。最終在刻蝕過程中形成了上部開口直徑小而下部開口直徑大這種希望看到的側壁形貌。在應用本發明方法後，由於對側壁形貌進行了預修正，形成了圖2所示的底切形貌的開口，所以在主刻蝕步驟是在圖2所示的第一深度Hl處開始向下刻蝕，在開始刻蝕時第一深度處側壁間距仍然是D21。隨著刻蝕的進行直到第二深度處整個刻蝕完成。由於上方的掩膜層在長時間的刻蝕過程中關鍵尺寸是在變大的，所以主刻蝕階段仍然會出現弧形(bowing)側壁的現象，所述弧形側壁形貌與第一步刻蝕中形成的底切形貌互相補償，直到完成刻蝕時會使第一深度處的側壁間距達到D22，D22大於前述D21，而且D22與上方和下方的側壁間距的大小接近。所以開口側壁整體形貌基本呈垂直向下，不會對後續沉積步驟造成不亮影響。由於上述弧形側壁形貌是逐漸形成的，所以只有在刻蝕深度足夠大的時候才會比較明顯，本發明刻蝕深度可以達到大於lOOum，甚至更大。當然深度大於30um時就能觀測到上述弧形側壁，通過刻蝕工藝參數的調節也可以應用本發明放止後續填充階段的填充不完全問題。
[0017]如圖3所示是才用本發明完成刻蝕時結構示意圖。圖4為實際應用本發明方法刻蝕獲得的材料層剖面圖。從圖3或4可知本:發明在進行第一步形成底切形貌後再進行傳統的刻蝕兩者對矽材料層200的作用疊加可以消除現有技術刻蝕孔洞200開口端向內延伸的部分，這樣就能防止在後續的導電材料填充過程中填充材料中形成空腔的結果。由於所述底切刻蝕形成的步驟採用傳統的深孔矽刻蝕氣體，而且進行的時間很短只有10秒左右，而且相對現有的系統硬體沒有額外要求，所以採用本發明能夠在基本不增加額外成本和時間的前題下利用簡單的方法實現對側壁形貌的修正。
[0018]本發明可以應用於電容耦合(CCP)型等離子處理裝置或者電感耦合型(ICP)等離子處理裝置
[0019]儘管本發明的內容已經通過上述優選實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的權利要求來限定。
【權利要求】
1.一種深孔矽刻蝕方法用於刻蝕矽基片，所述矽基片上包括一圖形化的掩膜層，所述刻蝕方法包括 第一刻蝕階段，以所述圖形化的掩膜層為掩膜刻蝕矽基片形成第一深度(Hl)的開口，所述開口兩側側壁的間距從頂部向下逐漸減小，且在第一深度處具有第一側壁間距(D21)， 在第一刻蝕階段結束後進入主刻蝕階段，所述主刻蝕階段包括交替進行的刻蝕和沉積步驟，在刻蝕步驟中通入刻蝕氣體對矽基片進行刻蝕，在沉積步驟中通入氟碳化合物氣體對刻蝕形成的開口側壁進行保護，所述主刻蝕階段，所述開口從所述第一深度刻蝕到第二深度，同時使所述第一深度處的第一側壁間距增大到第二間距(D22)。
2.如權利要求1所述的刻蝕方法，其特徵在於，所述圖形化的掩膜層在第一刻蝕階段具有第一關鍵尺寸，在完成主刻蝕階段後所述掩膜層具有第二關鍵尺寸，所述第二關鍵尺寸大於所述第一關鍵尺寸。
3.如權利要求1所述的刻蝕方法，其特徵在於，所述第一刻蝕階段的刻蝕氣體包括SF6、C4F8、02。
4.如權利要求1所述的刻蝕方法，其特徵在於，所述的主刻蝕階段刻蝕的第二深度大於 30um。
5.如權利要求1所述的刻蝕方法，其特徵在於，所述主刻蝕階段中的刻蝕步驟通入的刻蝕氣體選自SF6和NF3之一。
6.如權利要求2所述的刻蝕方法，其特徵在於，所述第一刻蝕階段形成的第一深度開口上端側壁間的間距(D20)大於所述第一關鍵尺寸(Dl) Ium以上。
7.如權利要求6所述的刻蝕方法，其特徵在於，所述第一刻蝕階段形成的第一深度開口上端側壁間的間距大於所述第一關鍵尺寸，且差值大於Ium小於6um。
8.如權利要求2所述的刻蝕方法，其特徵在於所述第一關鍵尺寸選自4-6um，第二關鍵尺寸選自7-8um。
9.如權利要求1所述的刻蝕方法，其特徵在於，所述第一深度開口的下段側壁間距小於1.1倍的開口上端側壁間的間距。
10.如權利要求1所述的刻蝕方法，其特徵在於，所述第一深度大於2um。
【文檔編號】H01L21/768GK103811408SQ201210445649
【公開日】2014年5月21日 申請日期:2012年11月8日 優先權日:2012年11月8日
【發明者】黃秋平, 許頌臨 申請人:中微半導體設備(上海)有限公司