一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法
2023-06-03 08:54:26
專利名稱：一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法
技術領域：
本發明涉及一種微電子技術領域，尤其涉及一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法。
背景技術：
隨著納米加工技術的迅速發展，電晶體的特徵尺寸已進入納米級。通過等比例縮小的方法提高當前主流矽CMOS器件的性能受到越來越多物理、工藝的限制。為了使集成電路技術能延續摩爾定律所揭示的發展速度，必須開發與矽工藝兼容的新材料、新結構和新性質。近年來，應變矽技術由於在提高CMOS器件性能方面的卓越表現而備受關注。目前，業界存在3代應力矽集成技術，即第一代單刻蝕阻擋層技術的應變矽工藝集成技術、第二代雙刻蝕阻擋層技術的應變矽工藝集成技術、第三代鍺/矽源/漏嵌入式應變矽工藝集成技術。目前，第一代技術已普遍應用於65nm-45nm工藝生產中，但由於此項技術僅能增強單一一種器件無法整體提高CMOS的全面性能故可延展性不強。第二代技術，即雙刻蝕阻擋層技術的應變矽工藝集成技術，通過在溝道中引入適當的壓應力和張應力能分別提高PMOS 的空穴遷移率和NMOS的電子遷移率，由於能夠分別對NMOS和PMOS進行單獨優化，可以進一步提升器件的性能，所以此種方式能夠延伸至40nm以下。但是，由於壓應力和張應力薄膜無法一次性完成澱積，因此導致需要兩次單獨的薄膜澱積，進而產生了兩種薄膜交疊區域的產生。交疊區域的刻蝕阻擋層比單一區域的刻蝕阻擋層厚，非常不利於後續的接觸孔刻蝕，極易導致接觸孔刻蝕不通的情況產生，將直接影響產品合格率。
發明內容
本發明提供一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，通過刻蝕工藝降低雙刻蝕阻擋層在兩層薄膜交界重疊區域的薄膜厚度，使之保持與單一層刻蝕阻擋層薄膜區域的厚度相當。避免了不同區域(雙層薄膜疊加區域和單層薄膜區域)的刻蝕差異問題， 防止了雙刻蝕阻擋層兩層薄膜在交界區域重疊極易導致後續接觸孔刻蝕不通的問題。為了實現上述目的，本發明採取的技術方案為
一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其中，在一半導體器件所包含的 NMOS電晶體柵電極外、側牆隔離層之上及其器件離子注入區域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS電晶體柵電極外、側牆隔離層之上及其器件離子注入區域上覆蓋一層第二應力膜，其中所述第一應力膜和所述第二應力膜有交界的重疊區域，通過刻蝕將所述重疊區域的厚度變薄，使其厚度保持與單一第一應力膜或第二應力膜的厚度相當； 之後，刻蝕PMOS器件、NMOS器件有源區之上的絕緣氧化層薄膜及第一應力膜、第二應力膜， 及覆蓋第一應力膜和第二應力膜交界之上的絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處，並同時刻蝕覆蓋NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜，形成分別接觸貫穿絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處、NMOS電晶體柵電極、PMOS電晶體柵電極、PMOS器件有源區、NMOS器件有源區的接觸孔。本發明的進一步實施例中，所述第一應力膜為覆蓋NMOS電晶體柵電極外、側牆隔離層及其器件離子注入區域上的張應力膜。本發明的進一步實施例中，所述第二應力膜為覆蓋PMOS電晶體柵電極外、側牆隔離層及其器件離子注入區域上的壓應力膜。本發明的進一步實施例中，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行澱積。本發明的進一步實施例中，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行光刻。本發明的進一步實施例中，之後，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行刻蝕。本發明的進一步實施例中，最後，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行清洗，使得通過刻蝕將第一應力膜和第二應力膜交界處的厚度變薄。本發明的進一步實施例中，在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜上進行光刻。本發明的進一步實施例中，之後，在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜上進行刻蝕。本發明的進一步實施例中，最後，將刻蝕形成的刻蝕接觸孔進行清洗。本發明由於採用了上述技術，使之具有的積極效果是
(1)通過刻蝕工藝降低第一應力膜和第二應力膜有交界重疊區域的薄膜厚度，使其厚度保持與單一第一應力膜或第二應力膜的厚度相當，有效地避免不同區域的刻蝕差異問題，。(2)同時，防止第一應力膜和第二應力膜有交界重疊區域處極易導致後續接觸孔刻蝕不通的問題。
圖1是雙刻蝕阻擋層澱積後的應變矽器件剖面圖； 圖2是光刻雙刻蝕阻擋層疊加區域的剖面圖3是刻蝕雙刻蝕阻擋層疊加區域的剖面圖； 圖4是完成雙刻蝕阻擋層的接觸孔刻蝕後的剖面圖。
具體實施例方式以下結合附圖給出本發明一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法的具體實施方式
。圖1為雙刻蝕阻擋層澱積後的應變矽器件剖面圖，圖2為光刻雙刻蝕阻擋層疊加區域的剖面圖，圖3為刻蝕雙刻蝕阻擋層疊加區域的剖面圖，圖4為完成雙刻蝕阻擋層的接觸孔刻蝕後的剖面圖，請參見圖1至圖4所示。本發明的一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，包括有一具有NMOS的電晶體柵電極2，在每個電晶體柵電極2兩側由側牆隔離層5包夾，同時在半導體器件包含的NMOS電晶體柵電極2外、側牆隔離層5之上以及器件離子注入區域3上覆蓋一層第一應力膜7 ；包括有一具有PMOS的電晶體柵電極2，同樣，在半導體器件包含PMOS電晶體柵電極2外、側牆隔離層5之上以及器件離子注入區域 3上覆蓋一層第二應力膜6。其中，第一應力膜7和第二應力膜6有交界的重疊區域。還包括有器件絕緣區域1，器件絕緣區域1設置在半導體和器件離子注入區域3內，起隔絕作用。 首先，對覆蓋第一應力膜7和第二應力膜6的重疊區域進行刻蝕，降低第一應力膜7和第二應力膜6有交界重疊區域的薄膜厚度，使得重疊區域厚度變薄，並且使其厚度保持與單一第一應力膜7或第二應力膜6的厚度相當。之後，對覆蓋有PMOS器件、NMOS器件有源區之上的第一應力膜7、第二應力膜6及其絕緣氧化層薄膜8，以及覆蓋第一應力膜7和第二應力膜6交界之上的絕緣氧化層薄膜8及第一應力膜7和第二應力膜8的交界處進行刻蝕， 並同時對覆蓋NMOS電晶體柵電極2的第一應力膜7和覆蓋PMOS電晶體柵電極2的第二應力膜6及絕緣氧化層薄膜8進行刻蝕，形成分別接觸貫穿絕緣氧化層薄膜8及第一應力膜 7和第二應力膜8的交界處、NMOS電晶體柵電極2、PM0S電晶體柵電極2、PM0S器件有源區和NMOS器件有源區的接觸孔9。本發明在上述基礎上還具有如下實施方式
請繼續參見圖1至圖4所示。第一應力膜7具體為覆蓋在NMOS電晶體柵電極2外、側牆隔離層5之上以及器件離子注入區域3的張應力膜。而第二應力膜6具體為覆蓋在PMOS 電晶體柵電極2外、側牆隔離層5之上以及器件離子注入區域3的壓應力膜。進一步的實施方式為下
請參見圖1至圖3所示。在覆蓋第一應力膜7和第二應力膜6有交界處進行澱積，然後，通過光刻膠10對該第一應力膜7和第二應力膜6有交界處進行光刻，並隨後採取下一步的刻蝕和清洗，有效地降低雙刻蝕阻擋層在兩層薄膜交界重疊區域的薄膜厚度，使之保持與單一第一應力膜7或第二應力膜6的厚度相當，避免了第一應力膜7和第二應力膜6 有交界處的刻蝕差異問題。進一步的，請參見圖4所示，在覆蓋第一應力膜7和第二應力膜6有交界處及其絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6交界處的接觸孔9，然後對該接觸孔9進行清洗。經過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜8的上表面對應接觸孔頂部開口的區域露出。在完成該工序後，還可對接觸孔8進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層的接觸孔。在覆蓋PMOS器件的第二應力膜6和覆蓋NMOS器件的第一應力膜7以及絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6的接觸孔9，然後對該接觸孔9進行清洗。經過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜8的上表面對應接觸孔頂部開口的區域露出。在完成該工序後，還可對接觸孔8進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層的接觸孔。更進一步的，在覆蓋PMOS器件、NMOS器件有源區之上的第二應力膜6和第一應力膜7以及絕緣氧化層薄膜8上進行光刻，使得接觸孔底部開口，將該開口處進行第二步的刻蝕，使其形成為貫穿絕緣氧化層薄膜8、第一應力膜7和第二應力膜6的接觸孔9，然後對該接觸孔9進行清洗。經過光刻、刻蝕絕緣氧化層薄膜8，接觸孔絕緣氧化層薄膜8的上表面對應接觸孔頂部開口的區域露出。在完成該工序後，還可對接觸孔8進行第二次的光刻、刻蝕和清洗，以完成雙刻蝕阻擋層的接觸孔。綜上所述，使用本發明一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，通過刻蝕工藝降低雙刻蝕阻擋層在兩層薄膜交界重疊區域的薄膜厚度，使之保持與單一層刻蝕阻擋層薄膜區域的厚度相當。避免了不同區域(雙層薄膜疊加區域和單層薄膜區域)的刻蝕差異問題，防止了雙刻蝕阻擋層兩層薄膜在交界區域重疊極易導致後續接觸孔刻蝕不通的問題。以上對本發明的具體實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的方法和處理過程應該理解為用本領域中的普通方式予以實施；本領域技術人員可以在權利要求的範圍內做出各種變形或修改，這並不影響本發明的實質內容。凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於，在一半導體器件所包含的NMOS電晶體柵電極外、側牆隔離層之上及其器件離子注入區域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS電晶體柵電極外、側牆隔離層之上及其器件離子注入區域上覆蓋一層第二應力膜，其中所述第一應力膜和所述第二應力膜有交界的重疊區域， 通過刻蝕將所述重疊區域的厚度變薄，使其厚度保持與單一第一應力膜或第二應力膜的厚度相當；之後，刻蝕PMOS器件、NMOS器件有源區之上的絕緣氧化層薄膜及第一應力膜、第二應力膜，及覆蓋第一應力膜和第二應力膜交界之上的絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處，並同時刻蝕覆蓋NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜，形成分別接觸貫穿絕緣氧化層薄膜及第一應力膜和第二應力膜的交界處、NMOS電晶體柵電極、PMOS電晶體柵電極、PMOS器件有源區、NMOS器件有源區的接觸孔。
2.根據權利要求1所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 所述第一應力膜為覆蓋NMOS電晶體柵電極外、側牆隔離層及其器件離子注入區域上的張應力膜。
3.根據權利要求1所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 所述第二應力膜為覆蓋PMOS電晶體柵電極外、側牆隔離層及其器件離子注入區域上的壓應力膜。
4.根據權利要求1所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 在覆蓋所述第一應力膜和所述第二應力膜的交界處進行澱積。
5.根據權利要求4所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 在覆蓋所述第一應力膜和所述第二應力膜的交界處進行光刻。
6.根據權利要求5所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 之後，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行刻蝕。
7.根據權利要求6所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 最後，在覆蓋所述第一應力膜和所述第二應力膜的交界處進行清洗，使得通過刻蝕將第一應力膜和第二應力膜交界處的厚度變薄。
8.根據權利要求7所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜上進行光刻。
9.根據權利要求8所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 之後，在覆蓋所述第一應力膜和所述第二應力膜的交界處及絕緣氧化層薄膜，以及覆蓋 NMOS電晶體柵電極的第一應力膜和覆蓋PMOS電晶體柵電極的第二應力膜及絕緣氧化層薄膜上進行刻蝕。
10.根據權利要求9所述用於雙刻蝕阻擋層技術的應變矽工藝製作方法，其特徵在於， 最後，將刻蝕形成的刻蝕接觸孔進行清洗。
全文摘要
本發明公開一種用於雙刻蝕阻擋層技術的應變矽工藝製作方法，在一半導體器件所包含的NMOS電晶體柵電極外及其器件離子注入區域上覆蓋一層第一應力膜，在半導體器件所包含的PMOS電晶體柵電極外及其器件離子注入區域上覆蓋一層第二應力膜，對重疊區域進行刻蝕，使得雙層阻擋層薄膜與單層阻擋層薄膜厚度相同；在覆蓋第一應力膜、第二應力膜及其絕緣氧化層薄膜上進行刻蝕，形成接觸孔。本發明通過刻蝕工藝降低雙刻蝕阻擋層在兩層薄膜交界重疊區域的薄膜厚度，使之保持與單一層刻蝕阻擋層薄膜區域的厚度相當。避免了不同區域的刻蝕差異問題，防止了雙刻蝕阻擋層兩層薄膜在交界區域重疊極易導致後續接觸孔刻蝕不通的問題。
文檔編號H01L21/336GK102420188SQ20111015072
公開日2012年4月18日 申請日期2011年6月7日 優先權日2011年6月7日
發明者張旭昇, 朱駿 申請人:上海華力微電子有限公司