一種進行多通道數字頻率測量的方法及fpga裝置的製作方法
2023-05-28 05:18:16
專利名稱：一種進行多通道數字頻率測量的方法及fpga裝置的製作方法
技術領域：
本發明涉及儀器數字檢測技術領域，尤其涉及一種進行多通道數字頻率測量的方法及FPGA裝置。
背景技術：
多通道數字頻率計在天文學、物理學以及生物醫學等許多領域均有應用，作為石油儀器的檢測設備在石油石化行業中也具有很大的應用空間。隨著石油儀器設備自主研發的深入，國內適用井下工作環境的壓力計、溫度計等傳感器產品快速發展，同時對相應的石油儀器檢測設備需求也大幅增加，由於市場缺乏配套的檢測設備造成國產石油儀器成品檢驗效率低下。多通道數字頻率計作為石油儀器的檢測設備在石油石化行業中應用市場尤為寬廣。以往我國石油石化領域中的高精尖儀器設備主要依賴進口國外石油儀器生產廠商的產品，往往是價格昂貴，大幅度的增加了生產成本。隨著近幾年國家關於研發我國自主智慧財產權的鼓勵政策出臺，加大自主研發石油儀器設備的投入，帶動起國內井下耐高溫耐高壓高精度壓力、溫度計等井下儀器研發領域的快速發展，因此，對於相應的石油儀器檢測設備的需求也大幅增加，由於市場相關配套的檢測設備匱乏造成國產石油儀器成品檢驗的效率低下。較之其他多通道數字頻率計實現，現有技術存在一種多通道數字頻率計，其為使用整型電路，通過閘門電路、計時器、單片機等技術實現多通道數字頻率計的技術方案，但其為定製電路，存在成本高，而門電路數目有限的缺點。綜上可見，如何以較低成本實現多通道數字頻率計，這是目前亟待解決的一個技術問題。
發明內容
本發明實施例提供一種進行多通道數字頻率測量的方法及FPGA裝置，以提供一種以較低成本實現多通道數字頻率計的技術實現方案。一方面，本發明實施例提供了一種進行多通道數字頻率測量的方法，所述進行多通道數字頻率測量的方法包括通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號；利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量結果；將所述測量結果上報給上位機。優選的，在本發明一實施例中，所述通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號之前，所述方法還包括利用所述FPGA中的解碼模塊獲取測量控制命令；根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的測量信號。優選的，在本發明一實施例中，所述利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述方法還包括利用所述FPGA中的中值濾波模塊對獲取的所述、測量信號進行濾波處理，以去除信號噪聲。優選的，在本發明一實施例中，所述利用所述FPGA中的中值濾波模塊對獲取的所述測量信號進行濾波處理，包括利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。優選的，在本發明一實施例中，所述採用中值濾波方法對獲取的所述測量信號進行濾波處理，包括以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值0或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結 果大於半數，則輸出埠輸出I ;如小於表決數的一半，則輸出埠輸出0 ;每一次判決完成後，整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。另一方面，本發明實施例提供了一種進行多通道數字頻率測量的FPGA裝置，所述進行多通道數字頻率測量的FPGA裝置包括頻率計數模塊，用於通過FPGA獲取多通道被測儀器的測量信號，並對所述測量信號進行計數測量，獲取測量結果；串口通信模塊，用於將所述測量結果上報給上位機。優選的，在本發明一實施例中，所述進行多通道數字頻率測量的FPGA裝置還包括解碼模塊和控制器模塊，在所述頻率計數模塊通過FPGA獲取多通道被測儀器的測量信號之前，所述解碼模塊獲取所述控制器模塊測量控制命令，根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的測量信號。優選的，在本發明一實施例中，所述進行多通道數字頻率測量的FPGA裝置還包括中值濾波模塊，在所述頻率計數模塊利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述中值濾波模塊對獲取的所述測量信號進行濾波處理，以去除信號噪聲。優選的，在本發明一實施例中，所述中值濾波模塊，用於利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。優選的，在本發明一實施例中，所述中值濾波模塊，進一步用於以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值0或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結果大於半數，貝1J輸出埠輸出I ;如小於表決數的一半，貝1J輸出埠輸出0 ;—次判決完成後，整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。上述技術方案具有如下有益效果因為採用通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號；利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量結果；將所述測量結果上報給上位機的技術手段，所以達到了如下技術效果提供了一種以較低成本實現多通道數字頻率計的技術實現方案。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖I為本發明實施例一種進行多通道數字頻率測量的方法流程圖；圖2為本發明實施例一種進行多通道數字頻率測量的FPGA裝置結構示意圖；圖3是本發明應用實例FPGA系統功能方框結構示意圖；圖4是本發明應用實例控制器模塊結構示意圖；圖5是本發明應用實例控制器模塊主程序流程圖；圖6是本發明應用實例頻率計數模塊結構示意圖；圖7是本發明應用實例精確計數頻率計主控結構圖； 圖8是本發明應用實例仿真時序圖；圖9是本發明應用實例中值濾波模塊結構示意圖；圖10是本發明應用實例中值濾波模塊圖邏輯電路示意圖；圖11是本發明應用實例通信模塊傳輸連接結構示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。如圖I所示，為本發明實施例一種進行多通道數字頻率測量的方法流程圖，所述進行多通道數字頻率測量的方法包括101、通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號；102、利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量
結果;103、將所述測量結果上報給上位機。優選的，所述通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號之前，所述方法還包括利用所述FPGA中的解碼模塊獲取測量控制命令；根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的測量信號。優選的，所述利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述方法還包括利用所述FPGA中的中值濾波模塊對獲取的所述測量信號進行濾波處理，以去除"[目號噪聲。優選的，所述利用所述FPGA中的中值濾波模塊對獲取的所述測量信號進行濾波處理，包括利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。優選的，所述採用中值濾波方法對獲取的所述測量信號進行濾波處理，包括以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值0或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結果大於半數，貝1J輸出埠輸出I ;如小於表決數的一半，貝1J輸出埠輸出0 ;每一次判決完成後，整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。對應於上述方法實施例，如圖2所示，為本發明實施例一種進行多通道數字頻率測量的FPGA裝置結構示意圖，所述進行多通道數字頻率測量的FPGA裝置2包括頻率計數模塊21，用於通過FPGA獲取多通道被測儀器的測量信號，並對所述測量信號進行計數測量，獲取測量結果；串口通信模塊22，用於將所述測量結果上報給上位機。優選的，所述進行多通道數字頻率測量的FPGA裝置還包括解碼模塊和控制器模塊，在所述頻率計數模塊通過FPGA獲取多通道被測儀器的測量信號之前，所述解碼模塊獲取所述控制器模塊測量控制命令，根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的測量信號。優選的，所述進行多通道數字頻率測量的FPGA裝置還包括中值濾波模塊，在所述頻率計數模塊利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述中值濾波模塊對獲取的所述測量信號進行濾波處理，以去除信號噪聲。優選的，所述中值濾波模塊，用於利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。優選的，所述中值濾波模塊，進一步用於以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值0或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結果大於半數，則輸出埠輸出I ;如小於表決數的一半，貝1J輸出埠輸出0 次判決完成後,整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。本發明實施例上述方法和裝置技術方案具有如下有益效果因為採用通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號；利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量結果；將所述測量結果上報給上位機的技術手段，所以達到了如下技術效果提供了一種以較低成本實現多通道數字頻率計的技術實現方案。本發明實施例使用先進的可編程門陣列邏輯設計技術，採用單邏輯晶片實現多通道獨立精確計數及測量控制的多通道虛擬頻率計儀器，具有可操作性強、體系結構邏輯單元靈活、集成度高等特點，可以填補我國石油儀器多通道頻率檢測的空白。FPGA (FieldProgrammable Gate Array)是一種微電子領域被廣泛使用的可編程邏輯器件,作為專用集成電路(ASIC)的一種半定製電路，它即解決了定製電路的不足，又克服了原有可編程器件門電路數目有限的缺點。隨著半導體工藝的進步，FPGA的成本不斷降低，性能也有了顯著提升，同時不斷集成一些新的硬體資源，如內嵌DSP、內嵌RAM塊、鎖相環PLL、高速外部存儲器接口等。以下結合附圖及應用實例對本發明上述實施例作進一步詳述本發明應用實例基於可編程門陣列(FPGA)的多通道虛擬頻率計的計數部分使用的是由ALTERA公司生產的Cyclone III EP3C10E144C8晶片實現，以下描述中的控制器模塊、頻率計數模塊、中值濾波模塊、解碼模塊、串口通信模塊使用Verilog HDL硬體程式語言實現，上位PC機運行的控制軟體使用Borland C++ Builder進行編寫，實現對系統的控制和顯示功能。基於可編程門陣列實現的多通道虛擬數字頻率計的整體設計模塊如圖3所示。控制器模塊是系統的核心部分，如圖4所示，由外部有源50MHz晶體振蕩器產生FPGA的時鐘信號；低電平啟動控制startn和單次頻率測量控制single信號作為輸入埠與串口通信、模塊的接收部分連接，輸入狀態由上位機的指令控制；頻率計數進行中的忙信號busy由32組頻率測量模塊的計數結束信號START共同異或後取反得到，busy為高電平I表示所有32組頻率計數模塊計數結束，此時可發送計數結果；CLR為清零信號、CL為頻率計數模塊的預置門控信號，CL信號產生一個下降沿後開始發送CLKOUT信號到串口通信模塊發送部分的WR埠，控制數據的發送；9位SEL[8. . 0]用於輸出32組頻率計數模塊的數據地址編碼，每個模塊數據佔用8個地址，共計256組數據地址，數據傳輸時在使能信號的控制下依次導通32組頻率計數模塊逐個地址發送數據到上位機 。由50MHz時鐘信號分頻產生頻率為IMHz的clklM信號，作為其他事件的時鐘觸發源。間隔1250個clklM時鐘周期(即間隔約I. 25ms)後產生一個clk_equ信號，clk_equ信號的上升沿為控制器模塊內部主控制程序的觸發源，主控制程序方框圖如圖5所示。頻率計數模塊如圖6所示，系統採用32組完全相同的計數模塊，以其中一組為例闡述其工作原理。基於傳統測量原理的頻率計的測量精度將隨被測信號頻率的下降而降低，即測量精度隨被測信號的頻率變化而變化，使用中具有較大的局限性。而本設計採用的頻率計數法針對不同的測量頻率控制採樣門的寬度，使頻率計數模塊可以在整個測量範圍內具有相等的精確頻率測量精度。如圖7所示，預置門控信號CL由控制器模塊發出，BENA和ENA分別是兩個可控的32位高速計數器的計數允許信號端，高電平有效。外部50MHz標準晶振源從時鐘信號輸入端BCLK輸入，用Fclk來代表其頻率；經中值濾波模塊整形後的被測信號從信號檢測埠TCLK端輸入，用Fx來代表其頻率。頻率測量開始前，進行初始化操作，首先發出一個清零信號CLR，使兩個計數器和D觸發器置零並且D觸發器通過信號ENA禁止兩個計數器計數。由控制器模塊發出允許測量命令，即令預置門控信號CL為高電平，這時D觸發器要一直等到被測信號的上升沿通過時，Q端才被置I (此時START為高電平)，與此同時啟動兩個計數器，進入如圖8所示的START高電平時間段內，當預置門控信號CL變為低電平時，兩個計數器並沒有停止計數，而是一直等到隨後而至的被測信號的上升沿到來時，才通過D觸發器將這兩個計數器同時關閉。由圖8可見，CL的寬度和發生時間都不會影響計數使能信號(START)允許計數的周期總是恰好等於待測信號TCLK的完整周期數，確保了 TCLK在任何頻率下都能保持恆定的精度。這裡假設在預置門時間內對被測信號計數值為Nx，對時鐘源的計數值為Nclk，則有關係式Fx/Nx=Fclk/Nclk，所以被測信號的頻率計算公式為Fx= (Fclk/Nclk) *Nx。由於多通道脈衝測量，存在信號間相互串擾的問題，FPGA在信號的讀取時會把本應為高電平I的信號誤讀為低電平0，會造成頻率測量結果的增加，產生較大誤差。系統的中值濾波模塊解決了這種幹擾問題。如圖9所示，是本發明應用實例中值濾波模塊結構示意圖；如圖10所示，是本發明應用實例中值濾波模塊圖邏輯電路示意圖其原理為以奇位二進位數組成一滑動窗口，每次clock上升沿時輸入埠處的D觸發器導通，輸入信號din高電平為I、低電平為0，將其值放入數組最高位，並對數組中所有的奇數個二進位值變量進行多數判決運算，以確定相應的輸出值，然後數組數據滾動右移一次，待下次clock上升沿時再將新的輸入信號置入7位數組最高位，重複上述運算。對奇數位二進位數多數判決，在每次clock下降沿時輸出埠 dout處的D觸發器開通，判決結果若大於半數則輸出埠輸出為高電平I否則為低電平O，這種方式的效果等同於常規中值濾波方法進行數據排序後取中值的結果。本設計所採用的這種中值濾波方法相對於常規中值濾波進行數據排序後取中值的方法，在利用數字邏輯電路實現時，效率更高，運行速度更快。解碼模塊的主要作用就是接收控制器模塊的數據地址編碼後進行解碼，利用32組使能信號EMTEN31 (低電平有效)分別控制每個頻率計數模塊的讀出，使32組頻率計數模塊按順序完成相應通道待測信號的頻率計數的讀出。串口通信模塊連接如圖11所示，本發明與上位機採用UART即通用異步收發器通信方式，採用串口通信協議，UART發送部分將準備輸出的並行數據，按照基本UART幀格式，轉為TXD信號串行輸出，這裡串行化時的時鐘信號只要使用對應要求的波特率的本地時鐘即可，系統的波特率為9600bps。UART接收部分接收RXD串行信號，並將其轉化為並行數據，收發設備間的時鐘誤差是會累計的，會導致接收數據不正確，本發明採用一個遠高於波特率的、只有波特率時鐘周期十六分之一的本地時鐘信號對輸入信號的RXD不斷地採樣，以不斷的讓接收器與發送器保持同步，其時鐘由分頻器產生。發送部分相傳輸數據組 成包括I位起始位、I位停止位、8位數據位，無奇偶校驗位，共計10位數據，按傳輸速率為9600bit/S計算傳送10位數據所需時間約為I. 04ms,發送控制信號WR由控制器模塊的輸出埠 CLKOUT給出，每發生一個CLKOUT信號後發送一組十位數據，CLKOUT信號間隔I. 25ms，此時間滿足10 bit數據發送需求。測量一次32通道待測頻率共需要發送256組數據約266. 24mso上位PC機採用串口讀取軟體就可實現與本發明FPGA的通信，包括數據的讀取顯不與發送等。為驗證本發明的實際測試效果，利用ALTERA公司的Cyclone III EP3C10E144C8FPGA晶片外接50MHz時鐘源，通過不同的分頻方式產生32種不同頻率的信號作為待測信號，利用設計完成的虛擬儀器共進行六次測試實驗，數據測量結果如下表I所示。每個通道的測量數據與該通道六次測量的均值基本相等，且每個通道六次測量後的方差很小，說明系統32通道同時測量的結果穩定程度很高，對於通道間信號的隨機串擾抑制效果良好，達到了預期的設計目的。通 I '&、 g 2 次 S 3 次第 4、&、 5 r,次 3 6 ;> 漏 fi" f. >0
'M 中-tt: Hz 中.P:: Hz T-fiV； HzU -學.R: Hz eV1-iy]； Hz '〒均值^
!50002. 1權利要求
1.一種進行多通道數字頻率測量的方法，其特徵在於，所述進行多通道數字頻率測量的方法包括 通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號； 利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量結果； 將所述測量結果上報給上位機。
2.如權利要求I所述進行多通道數字頻率測量的方法，其特徵在於，所述通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號之前，所述方法還包括 利用所述FPGA中的解碼模塊獲取測量控制命令； 根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的 測量信號。
3.如權利要求I所述進行多通道數字頻率測量的方法，其特徵在於，所述利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述方法還包括 利用所述FPGA中的中值濾波模塊對獲取的所述測量信號進行濾波處理，以去除信號噪聲。
4.如權利要求3所述進行多通道數字頻率測量的方法，其特徵在於，所述利用所述FPGA中的中值濾波模塊對獲取的所述測量信號進行濾波處理，包括 利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。
5.如權利要求4所述進行多通道數字頻率測量的方法，其特徵在於，所述採用中值濾波方法對獲取的所述測量信號進行濾波處理，包括 以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值O或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結果大於半數，則輸出埠輸出I ;如小於表決數的一半，則輸出埠輸出O ;每一次判決完成後，整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。
6.一種進行多通道數字頻率測量的FPGA裝置，其特徵在於，所述進行多通道數字頻率測量的FPGA裝置包括 頻率計數模塊，用於通過FPGA獲取多通道被測儀器的測量信號，並對所述測量信號進行計數測量，獲取測量結果； 串口通信模塊，用於將所述測量結果上報給上位機。
7.如權利要求6所述進行多通道數字頻率測量的FPGA裝置，其特徵在於，所述進行多通道數字頻率測量的FPGA裝置還包括 解碼模塊和控制器模塊，在所述頻率計數模塊通過FPGA獲取多通道被測儀器的測量信號之前，所述解碼模塊獲取所述控制器模塊測量控制命令，根據所述測量控制命令控制多通道輸入通道進行選定導通，以獲取多通道被測儀器的測量信號。
8.如權利要求6所述進行多通道數字頻率測量的FPGA裝置，其特徵在於，所述進行多通道數字頻率測量的FPGA裝置還包括 中值濾波模塊，在所述頻率計數模塊利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量之前，所述中值濾波模塊對獲取的所述測量信號進行濾波處理，以去除信號噪聲。
9.如權利要求8所述進行多通道數字頻率測量的FPGA裝置，其特徵在於， 所述中值濾波模塊，用於利用所述FPGA中的中值濾波模塊，通過數字邏輯電路，採用中值濾波方法對獲取的所述測量信號進行濾波處理。
10.如權利要求9所述進行多通道數字頻率測量的FPGA裝置，其特徵在於，所述中值濾波模塊，進一步用於以7位測量數據組成一滑動窗口，並以時鐘上升沿為中值計算的觸發事件，每當時鐘上升沿觸發時，將輸入埠的二進位值0或I置入滑動窗口的最高位，然後將數組中7個二進位數進行多數判決若結果大於半數，則輸出埠輸出I ;如小於表 決數的一半，則輸出埠輸出0 ;—次判決完成後，整個滑動窗口向前滑動一位，以等待下一次時鐘的上升沿觸發事件。
全文摘要
本發明實施例提供一種進行多通道數字頻率測量的方法及FPGA裝置，所述進行多通道數字頻率測量的方法包括通過現場可編程門陣列FPGA獲取多通道被測儀器的測量信號；利用所述FPGA中的頻率計數模塊對所述測量信號進行計數測量，獲取測量結果；將所述測量結果上報給上位機。所述進行多通道數字頻率測量的FPGA裝置包括頻率計數模塊，用於通過FPGA獲取多通道被測儀器的測量信號，並對所述測量信號進行計數測量，獲取測量結果；串口通信模塊，用於將所述測量結果上報給上位機。本發明實施例可以提供一種以較低成本實現多通道數字頻率計的技術實現方案，具有可操作性強、體系結構邏輯單元靈活、集成度高等特點，可以填補我國石油儀器多通道頻率檢測的空白。
文檔編號G01R23/10GK102749510SQ20121024233
公開日2012年10月24日 申請日期2012年7月12日 優先權日2012年7月12日
發明者劉濤, 雙凱, 施維嶽 申請人:中國石油大學(北京)