非外延的高壓絕緣n型ldmos器件結構的製作方法

2023-05-27 20:14:16 3

專利名稱：非外延的高壓絕緣n型ldmos器件結構的製作方法
技術領域：
本發明涉及一種集成電路製造技術。
背景技術：
高壓絕緣N型橫向擴散金屬氧化物半導體LDMOS器件由於設計靈活，而且比導通電阻(Rdson)低，響應速度快等優點，大量的應用在電源管理晶片設計中。絕緣N型LDMOS器件與普通N型LDMOS器件相比，在其P型井(P-body)區域下會進行深N型井(De印Nwell, DNW)注入，以作為隔離用途。所以，絕緣N型LDMOS的源端(source，P+)和p型井引出端(bulk)所允許連接的電位可在O電位(ground)和漏端(drain)所加載的電位(一般為Vdd,線路最高電位)之間浮動。而普通N型LDMOS器件其源端(source, P+)和p型井引出端(bulk)只能允許接O電位(與P型襯底電位相一致)。因此，絕緣N型LDMOS器件設計較為靈活，用途廣泛。但是，這種深N型井(Deep Nwell,DNW)隔離P型井(P_body)區域的結構給高壓絕緣N型LDMOS器件的研髮帶來很大的困難。在考慮高壓器件漏端擴展區(drain drift)滿足器件耐壓需求的同時,還要保證垂直方向上的PNP (Pbody-DNW-P型襯底)的穿通問題。圖1為傳統的高壓器件結構剖面圖。區域I為證垂直方向上的PNP(Pbody-DNW-P型襯底)結構。區域2為高壓器件漏端擴展區(drain drift)用以滿足器件耐壓需求。現有的工藝基本上是採用深推井(thermal drive-1n)的工藝方法,使深N型井(Deep Nwell,DNW)在垂直方向上儘量深，來確保PNP(Pbody-DNW-P型襯底)的穿通。但是，由於深N型井(Deep Nwell,DNff) 也涵蓋高壓器件漏端擴展區(drain drift),用於滿足器件耐壓需求。圖2。傳統的絕緣N型LDMOS電勢(electric potential)分布圖。左圖為垂直方向上的PNP (Pbody-DNW-P型襯底)穿通時電勢(electric potential)分布圖；右圖為LDMOS橫向(漏端擴展區)的電勢(electric potential)分布圖。圖中白色虛線為耗盡區邊界；白色實線為PN結邊界；圖2為傳統的絕緣N型LDMOS電勢分(electric potential)布圖。在確保垂直方向上的PNP (Pbody-DNW-P型襯底)穿通問題的同時，過深的N型井會導致器件漏端擴展區無法全耗盡(fully cbplete)，器件的耐壓只能依靠延長該區域的橫向尺寸來滿足。橫向尺寸的增加直接會導致比導通電阻(Rdson)大幅增加，器件性能變差。器件的耐壓要求越大，比導通電阻(Rdson)劣化越明顯。這是目前高壓絕緣N型LDMOS器件的設計難點所在。針對這種情況，現有的專利技術大多採用N型埋層+外延的工藝方法來滿足器件在垂直方向上的PNP(Pbody-DNW-P型襯底)的穿通要求；對橫向器件漏端擴展區(draindrift)，採用Resurf的方法來進行設計，以期達到器件的耐壓與比導通電阻(Rdson)的優化，從而提升器件性能。但是，成本問題又凸顯出來。

發明內容
本發明所要解決的技術問題是提供一種，它可以本專利提出了一種新的非外延的高壓絕緣N型LDMOS器件結構，用以解決垂直方向上的PNP (Pbody-DNW-P型襯底)穿通問題和橫向漏端擴展區(drain drift)的耐壓與比導通電阻(Rdson)的優化問題。為了解決以上技術問題，本發明提供了一種非外延的高壓絕緣N型LDMOS器件結構；器件的P型井(Pbody)區域下方注入較濃的深N型井(Deep Nwell, DNW),並且伴隨長時間深推井的工藝；在器件漏端擴展區(drain drift)和其他區域，採用較淡的淺N型井(shallow Nwell, SNW)，並且伴隨短時間深推井工藝。本發明的有益效果在於採用兩步不同(多一步光罩)N型井注入在器件不同的位置並且伴隨不同的深推井(thermal drive-1n)的工藝，以替代傳統的深N型井(DeepNwell,DNW)注入及深推井工藝，其工藝簡單，容易實現。同時，相比採用埋層+外延的工藝方法，成本大幅下降。版圖上淺N型井與深N型井保持Oum 2um的間隔。在器件漏端擴展區的淺N型井工藝形成淺的NP (SNW到P襯底)結深，利用P型襯底的作用使器件漏端擴展區全耗盡。


下面結合附圖和具體實施方式
對本發明作進一步詳細說明。圖1是傳統的絕緣N型LDMOS結構剖面圖；圖2是為傳統的絕緣N型LDMOS電勢分(electric potential)布圖。圖3本專利的絕緣N型LDMOS結構剖面4本專利的N型LDMOS電勢(electric potential)分布圖。
具體實施例方式本專利提出了一種新的非外延的高壓絕緣N型LDMOS器件結構，具體結構如圖3 在器件的P型井(Pbody)區域下方注入較濃的深N型井(Deep Nwell,DNW),並且伴隨強的(長時間)深推井(thermal drive-1n)的工藝條件，以確保隔離和垂直方向上的PNP(Pbody-DNW-P型襯底)的穿通要求。在器件漏端擴展區(drain drift)和其他區域,採用較淡的淺N型井(shallowNwell, SNW),並且伴隨弱的(短時間)深推井(thermal drive-1n)工藝條件。版圖上,淺N型井與深N型井保持Oum 2um的間隔(space)。在器件漏端擴展區的淺N型井工藝會形成淺的NP (SNW到P襯底)結深。圖4是本專利的N型LDMOS電勢(electric potential)分布圖。左圖為垂直方向上的PNP(Pbody-DNW-P型襯底)穿通時電勢(electric potential)分布圖；右圖為LDMOS橫向(漏端擴展區Melectric potential)分布圖。圖中白色虛線為耗盡區邊界；白色實線為PN結邊界。圖4為本專利的高壓器件電勢(electric potential)分布圖。從左圖可以看出，由於深N型井的存在，器件垂直方向上的PNP (P body-DNW-P型襯底)穿通得到抑制。從右圖可以看出，由於採用較淡的淺N型井參雜工藝和弱的推井(thermal drive-1n)條件使NP結深(SNW到P襯底)變淺。這樣P型襯底從底部輔助使器件漏端擴展區全耗盡(fullydeplete)，從而在小的橫向尺寸下保證器件的耐壓，優化比導通電阻(Rdson)，使器件的性能得以提升。本發明並不限於上文討論的實施方式。以上對具體實施方式
的描述旨在於為了描述和說明本發明涉及的技術方案。基於本發明啟示的顯而易見的變換或替代也應當被認為落入本發明的保護範圍。以上的具體實施方式
用來揭示本發明的最佳實施方法，以使得本領域的普通技術人員能夠應用本發明的多種實施方式以及多種替代方式來達到本發明的目的 。
權利要求
1.一種非外延的高壓絕緣N型LDMOS器件結構；其特徵在於， 器件的P型井區域下方注入較濃的深N型井，並且伴隨長時間深推井的工藝； 在器件漏端擴展區和其他區域，採用較淡的淺N型井，並且伴隨短時間深推井工藝。
2.如權利要求1所述的非外延的高壓絕緣N型LDMOS器件結構；其特徵在於，版圖上淺N型井與深N型井保持Oum 2um的間隔。
3.如權利要求1所述的非外延的高壓絕緣N型LDMOS器件結構；其特徵在於，在器件漏端擴展區的淺N型井工藝形成淺的NP結深，利用P型襯底的作用使器件漏端擴展區全耗盡。
4.如權利要求1所述的非外延的高壓絕緣N型LDMOS器件結構；其特徵在於，所述長時間深推井的工藝指1200oC，6到10小時的深推井的工藝。
5.如權利要求1所述的非外延的高壓絕緣N型LDMOS器件結構；其特徵在於，所述短時間深推井的工藝指1150oC，I到3小時深推井的工藝。
全文摘要
本發明公開了一種非外延的高壓絕緣N型LDMOS器件結構；器件的p型井區域下方注入較濃的深N型井，並且伴隨長時間深推井的工藝；在器件漏端擴展區和其他區域，採用較淡的淺N型井，並且伴隨短時間深推井工藝。本發明採用兩步不同N型井注入在器件不同的位置並且伴隨不同的深推井的工藝，以替代傳統的深N型井注入及深推井工藝，其工藝簡單，容易實現。同時，相比採用埋層+外延的工藝方法，成本大幅下降。
文檔編號H01L29/78GK103050512SQ201110310500
公開日2013年4月17日 申請日期2011年10月13日 優先權日2011年10月13日
發明者劉劍, 段文婷, 孫堯, 陳瑜, 陳華倫 申請人:上海華虹Nec電子有限公司