用於減輕寬帶射頻幹擾的方法、裝置以及系統的製作方法

2023-05-27 20:16:36 3

用於減輕寬帶射頻幹擾的方法、裝置以及系統的製作方法
【專利摘要】提供了耦合到高速數據鏈路的射頻幹擾（RFI）減輕模塊。RFI減輕模塊用於降低高速數據鏈路所造成的RFI。RFI減輕模塊包括至少一個電阻器、至少一個電感器、以及至少一個電容器。
【專利說明】用於減輕寬帶射頻幹擾的方法、裝置以及系統

【技術領域】
[0001]本公開涉及計算系統，且具體地(而非排他地)涉及減輕寬帶射頻幹擾。

【背景技術】
[0002]隨著電子裝置變得更加複雜且在用戶的日常生活中無處不在，對它們有著越來越多的不同要求。為了滿足這些要求中的許多，許多電子裝置包括許多不同的器件，如CPU、通信器件、圖形加速器等。在許多情形中，這些器件之間可能存在大量通信。此外，許多用戶對裝置性能有很高的期望。用戶正變得較不容忍等待他們的裝置執行操作。另外，許多裝置正在執行可能涉及大量器件間通信的日益複雜且繁重的任務。因此，這些器件之間的一些通信可能會造成射頻幹擾並且因而影響一些器件的性能。

【專利附圖】

【附圖說明】
[0003]各實施例在附圖中作為示例而非限制地示出，其中類似的附圖標記指示相似的元件，附圖中:
[0004]圖1示出了包括多核處理器的計算系統的框圖的實施例。
[0005]圖2示出了根據至少一個實施例的電路圖的實施例。
[0006]圖3示出了根據至少一個實施例的框圖的實施例。
[0007]圖4A示出了根據至少一個實施例的圖表的實施例。
[0008]圖4B示出了根據至少一個實施例的圖表的實施例。
[0009]圖5示出了根據至少一個實施例的圖表的實施例。
[0010]圖6A-6C示出了根據至少一個實施例的眼狀圖的實施例。
[0011]圖7示出了根據至少一個實施例的與ARM生態系統片上系統(SOC)相關聯的框圖的實施例。
[0012]圖8示出了根據至少一個實施例的解說可被用來執行活動的示例邏輯的框圖的實施例。

【具體實施方式】
[0013]在以下描述中，闡明了眾多具體細節，如具體類型的處理器和系統配置的示例、具體硬體結構、具體體系結構和微體系結構細節、具體寄存器配置、具體指令類型、具體系統組件、具體測量/高度、具體處理器流水線階段和操作等，以提供對本發明的透徹理解。然而，對本領域普通技術人員顯而易見的是，不一定要採用這些具體細節來實施本發明。在其它實例中，未詳細描述公知的組件或方法，諸如具體或替代的處理器體系結構、用於所描述算法的具體邏輯電路/代碼、具體固件代碼、具體互連操作、具體邏輯配置、具體製造技術和材料、具體編譯器實現、代碼中算法的具體表達、具體掉電和功率限制技術/邏輯、以及計算機系統的其它具體操作細節，以避免不必要地模糊本發明。
[0014]儘管參考特定集成電路中(諸如計算平臺或微處理器中)的射頻幹擾(RFI)減輕描述了以下實施例，但是其它實施例適用於其它類型的集成電路和邏輯器件。本文描述的實施例的類似技術和教導可應用於其它類型的電路或半導體器件，這些其它類型的電路或半導體器件也可受益於較好的能效和節能。例如，所公開的實施例不限於臺式計算機系統或超級本?。並且也可用於其它設備，諸如，手持式設備、平板、其他薄筆記本、片上系統(SOC)以及嵌入式應用。手持式設備的一些示例包括蜂窩電話、網際網路協議設備、數位相機、個人數字助理(PDA)以及手持式PC。嵌入式應用通常包括:微控制器、數位訊號處理器(DSP)、片上系統、網絡計算機(NetPC)、機頂盒、網絡中樞、廣域網(WAN)交換機、或可執行以下教導的功能和操作的任何其它系統。如將在以下描述中變得顯而易見的，本文描述的方法、裝置和系統的實施例(無論是關於硬體、固件、軟體還是它們的組合)對於用性能考量來平衡的前景是至關重要的。
[0015]圖1是示出根據至少一個示例實施例的與RFI減輕相關聯的組件的框圖。圖1的示例僅僅是與RFI減輕相關聯的組件的示例,並且不限制權利要求的範圍。例如,歸於一組件的操作可以變化，組件的數量可以變化，組件的組成可以變化，等等。例如，在一些示例實施例中，可歸於圖1的示例的一個組件的操作可被分配給一個或多個其他組件。
[0016]處理器100包括任何處理器或處理器件，諸如微處理器、嵌入式處理器、數位訊號處理器(DSP)、網絡處理器、手持式處理器、應用處理器、協同處理器、片上系統(S0C)、或用於執行代碼的其它器件。在一個實施例中，處理器100包括至少兩個核一核101和102，它們可包括非對稱核或對稱核(所示實施例)。然而，處理器100可包括可以是對稱的或非對稱的任何數量的處理元件。
[0017]在一個實施例中，處理元件是指支持軟體線程的硬體或邏輯。硬體處理元件的示例包括:線程單元、線程槽、線程、處理單元、上下文、上下文單元、邏輯處理器、硬體線程、核和/或任何其它元件，這些元件能夠保持處理器的諸如執行狀態或體系結構狀態之類的狀態。換言之，在一個實施例中，處理元件指的是能夠獨立地與代碼(諸如軟體線程、作業系統、應用或其它代碼)相關聯的任何硬體。典型地，物理處理器(或處理器插槽)指的是集成電路，該集成電路潛在地包括任何數量的其它處理元件(諸如核或硬體線程)。
[0018]核通常指的是位於集成電路上的能夠維持獨立體系結構狀態的邏輯，其中每個獨立維持的體系結構狀態與至少一些專用的執行資源相關聯。與核相反，硬體線程典型地表示位於集成電路上的能夠維持獨立體系結構狀態的任何邏輯，其中被獨立維持的體系結構狀態共享對執行資源的訪問。如可以看到，當某些資源被共享而其它資源專屬於體系結構狀態時，硬體線程與核的命名之間的界限交迭。不過，核和硬體線程通常被作業系統視為單獨的邏輯處理器，其中作業系統能夠單獨地調度每個邏輯處理器上的操作。
[0019]如圖1所示的物理處理器100包括兩個核——核101和102。
[0020]在此，核101和102被視為對稱核，即這些核具有相同的配置、功能單元和/或邏輯。在另一個實施例中，核101包括無序處理器核，而核102包括有序處理器核。然而，核101和102可從任何類型的核中單獨地選擇，諸如原生核、受軟體管理的核、適於執行原生指令集體系結構(ISA)的核、適於執行轉換指令集體系結構(ISA)的核、協同設計的核或其它已知核。在異構核環境(即，非對稱核)中，一些形式的轉換(如二進位轉換)可被用來在一個或這兩個核上調度或執行代碼。不過，由於核102中的單元以在所示實施例中的類似方式操作，為進一步討論，以下將進一步詳細描述在核101中示出的功能單元。
[0021]如所描繪，核101包括兩個硬體線程1la和101b，兩個硬體線程1la和1lb也可稱為硬體線程槽1la和101b。因此，在一個實施例中，諸如作業系統之類的軟體實體潛在地將處理器100視為四個獨立的處理器，即能夠並發地執行四個軟體線程的四個邏輯處理器或處理元件。如上所述，第一線程與體系結構狀態寄存器1la相關聯，第二線程與體系結構狀態寄存器1lb相關聯，第三線程可與體系結構狀態寄存器102a相關聯，並且第四線程可與體系結構狀態寄存器102b相關聯。在此，體系結構狀態寄存器(101a、101b、102a和102b)中的每一個可被稱為如上所述的處理元件、線程槽、或線程單元。如圖所示，體系結構狀態寄存器1la在體系結構狀態寄存器1lb中被複製，因此能夠針對邏輯處理器1la和邏輯處理器1lb存儲單獨的體系結構狀態/上下文。在核101中，也可複製用於線程1la和1lb的其它較小資源，諸如分配器和重命名塊130中的指令指針以及重命名邏輯。諸如重排序器/隱退單元135中的重排序緩衝器、分支目標緩衝器(BTB)以及指令轉換緩衝器(1-LTB) 120、載入/存儲緩衝器、以及隊列之類的一些資源可通過分區來共享。諸如通用內部寄存器、頁表基本寄存器、低級數據高速緩存和數據TLB150、執行單元140、以及無序單元135的部分之類的其它資源可能被完全共享。
[0022]處理器100通常包括其它資源，這些其它資源可被完全共享、通過分區被共享、或由處理元件指定/專屬於處理元件。在圖1中，示出了具有處理器的說明性的邏輯單元/資源的純示例性處理器的實施例。注意，處理器可包括或省去這些功能單元中的任意功能單元，且可包括未描繪的任何其它已知的功能單元、邏輯或固件。如圖所示，核101包括簡化的、代表性的無序(000)處理器核。但是有序處理器可用於不同實施例中。000核包括用於預測要被執行/採用的分支的BTB和1-TLB120以及用於存儲指令的地址轉換條目的BTB和 1-TLBI20。
[0023]核101進一步包括耦合至BTB和1-TLB120以用於解碼所取出的元素的解碼模塊125。在一個實施例中，取出邏輯包括分別與線程槽1laUOlb相關聯的單獨定序器。通常，核101與第一 ISA相關聯，該第一 ISA定義/指定能在處理器100上執行的指令。通常作為第一 ISA—部分的機器碼指令包括該指令的一部分(稱為操作碼)，該指令引用/指定待執行的指令或操作。解碼邏輯125包括由這些指令的操作碼來識別這些指令並在流水線上傳遞所解碼的指令以進行如第一 ISA所定義的處理的電路。例如，在一個實施例中，如以下將更詳細討論的，解碼器125包括被設計成或適於識別諸如事務性指令之類的特定指令的邏輯。作為解碼器125識別的結果，體系結構或核101採取特定的、預定的動作以執行與適當指令相關聯的任務。重要的是，注意到本文描述的任何任務、框、操作和方法可響應於單個或多個指令而被執行；其中一些可以是新的或者舊的指令。注意，在一個實施例中，解碼器125識別相同的ISA (或其子集)。或者，在異構核環境中，解碼器125識別第二 ISA (第一 ISA的子集或不同的ISA)。
[0024]在一個示例中，分配器和重命名器塊130包括用於保留資源(諸如用於存儲指令處理結果的寄存器文件)的分配器。然而，線程1la和1lb潛在地能夠進行無序執行，其中分配器和重命名塊130還保留其它資源(諸如用於跟蹤指令結果的重排序緩衝器)。單元130還可包括寄存器重命名器，用於將程序/指令引用寄存器重命名為處理器100內部的其它寄存器。重排序/隱退單元135包括諸如上述的重排序緩衝器、加載緩衝器和存儲緩衝器之類的組件，以支持無序執行和無序執行的指令的稍後的有序隱退。
[0025]在一個實施例中，調度器和執行單元塊140包括調度器單元，用於調度執行單元上的指令/操作。例如，在具有可用浮點執行單元的執行單元的埠上調度浮點指令。也可包括與執行單元相關聯的寄存器文件，以存儲信息指令處理結果。示例性的執行單元包括:浮點執行單元、整數執行單元、跳躍執行單元、加載執行單元、存儲執行單元以及其它已知的執行單元。
[0026]較低級的數據高速緩存和數據轉換緩衝器(D-TLB) 150耦合至執行單元140。數據高速緩存用於存儲最近使用/操作的元素(諸如數據操作數)，這些元素在存儲器一致性狀態下潛在地被保持。D-TLB用於存儲最近的虛擬到物理地址轉換/線性到物理地址轉換。作為特定示例，處理器可包括頁表結構，用於將物理存儲器分割成多個虛擬頁。
[0027]在此，核101和102共享對較高級或進一步的高速緩存(例如與片上接口模塊110相關聯的第二級高速緩存)的訪問。注意，較高級或進一步指的是高速緩存級增加或進一步遠離執行單元。在一個實施例中，較高級高速緩存是末級數據高速緩存一處理器100上的存儲器層次中的最後高速緩存一諸如第二或第三級數據高速緩存。然而，較高級高速緩存不限於此，因為它可與指令高速緩存相關聯或包括指令高速緩存。替代地，跡線高速緩存——一種類型的指令高速緩存——可耦合在解碼器125之後，用於存儲最近解碼的跡線。在此，指令可能指的是宏指令(即，解碼器所識別的通用指令)，該宏指令可解碼成多個微指令(微操作)。
[0028]在所描繪的配置中，處理器100還包括片上接口模塊110。歷史上，存儲器控制器(以下將更詳細地描述)已被包括在處理器100外部的計算系統中。在該場景中，片上接口模塊110與處理器100外部的器件通信，處理器100外部的器件諸如系統存儲器175、晶片組(通常包括存儲器控制器中樞以連接到存儲器175以及I/O控制器中樞以連接到外圍器件)、存儲器控制器中樞、北橋、或其它集成電路。並且在該場景中，總線105可包括任何已知的互連，諸如多點總線、點對點互連、串行互連、並行總線、一致性(例如高速緩存一致性)總線、分層協議體系結構、差分總線以及GTL總線。
[0029]存儲器175可專屬於處理器100或與系統中的其它器件共享。存儲器175的類型的常見示例包括DRAM、SRAM、非易失性存儲器(NV存儲器)以及其它已知的存儲設備。注意，器件180可包括耦合到存儲器控制器中樞的圖形加速器、處理器或卡，耦合到I/O控制器中樞的數據存儲，無線收發器，快閃記憶體器件，音頻控制器，網絡控制器，或其它已知器件。
[0030]然而，最近，隨著更多的邏輯和器件被集成在單個管芯上(如S0C)，這些器件中的每一個可被合併在處理器100上。例如，在一個實施例中，存儲器控制器中樞與處理器100處於同一封裝和/或管芯上。
[0031]在此，核的一部分(核上部分)110包括與諸如存儲器175和/或器件180之類的其它器件進行對接的一個或多個控制器。包括用於與此類器件進行對接的互連和控制器的該配置通常被稱為核上(或非核(un-core)配置)。作為示例，片上接口 110包括用於片上通信的環互連和用於片外通信的高速串行點對點鏈路105。然而，在SOC環境中，諸如網絡接口、協同處理器、存儲器175、器件180以及任何其它已知計算機器件/接口之類的甚至更多的器件可被集成到單個管芯或集成電路上，以提供具有高功能性和低功耗的小形狀因子。
[0032]在一個實施例中，處理器100能夠執行編譯器、優化和/或翻譯器代碼177以編譯、翻譯和/或優化應用代碼176，以支持本文所描述的裝置和方法或與其對接。編譯器通常包括用於將源文本/代碼轉換成目標文本/代碼的程序或程序組。通常，利用編譯器對程序/應用代碼的編譯以多個階段和多遍進行，以將高級程式語言代碼變換成低級機器或彙編語言代碼。然而，仍可利用單遍編譯器以進行簡單編譯。編譯器可利用任何已知的編譯技術，並執行任何已知的編譯器操作，諸如，詞法分析、預處理、解析、語義分析、代碼生成、代碼變換以及代碼優化。
[0033]較大的編譯器通常包括多個階段，但通常這些階段被包括在兩個一般階段內:(I)前端，即在前端中通常進行句法處理、語義處理以及一些變換/優化；以及(2)後端，即在後端中通常進行分析、變換、優化以及代碼生成。一些編譯器涉及中端，中端說明編譯器的前端與後端之間的界定模糊。因此，對編譯器的插入、關聯、生成或其它操作的引用可在編譯器的上述階段或遍次以及任何其它已知的階段或遍次中的任意之中進行。作為例示性示例，編譯器潛在地將操作、調用、函數等插入到一個或多個編譯階段中，諸如將調用/操作插入到編譯的前端階段中並且隨後在變換階段期間將該調用/操作變換成較低級代碼。注意，在動態編譯期間，編譯器代碼或動態優化代碼可插入此類操作/調用，並且優化代碼用於在運行時間期間的執行。作為特定例示性示例，二進位代碼(已編譯代碼)可在運行時間期間被動態地優化。在此，程序代碼可包括動態優化代碼、二進位代碼或其組合。
[0034]類似於編譯器，諸如二進位翻譯器之類的翻譯器靜態地或動態地翻譯代碼以優化和/或翻譯代碼。因此，對代碼執行、應用代碼、程序代碼、或其他軟體環境的引用可以指:
(I)編譯器程序、優化代碼優化器或翻譯器的動態或靜態執行，以編譯程序代碼、維持軟體結構、執行其它操作、優化代碼、或轉換代碼；(2)包括操作/調用的主程序代碼(諸如已經被優化/編譯的應用代碼)的執行，；(3)與主程序代碼相關聯的諸如庫之類的其它程序代碼的執行，以維持軟體結構、執行其他軟體相關操作、或優化代碼；或(4)它們的組合。
[0035]片上接口模塊110可通過數據鏈路192連接的用戶裝備180。數據鏈路192可以是通用串行總線(USB)、PCIe、移動工業處理器接口(MIPl.?)、Thunderbolt、SSIC、DisplayPort、或某一其他類似高速數據鏈路。用戶裝備180可包括發射機184、處理器186、以及存儲器188。發射機184可以使用RFI減輕模塊182向接收機104發送數據。RFI減輕模塊182可包括一個或多個RFI減輕電路190。
[0036]高速數據鏈路已變成計算機平臺上的非常重要且具有吸引力的功能，因為這些鏈路可以顯著地縮短數據傳輸的時間並增強用戶體驗。USB3.0 (USB3)和PCIe是最廣泛接受的高速接口中的兩個。然而，一些高速數據鏈路可造成RFI。在一示例中，USB3具有跨5GHz的相對寬帶的噪聲籤名，並且在這一寬帶噪聲輻射時，它可被無線電天線接收，如WiFi天線191和其他無線電(例如，蜂窩無線電、2G、3G、LTE、WiMax, GNSS等)。在擔當發射機和/或接收機的USB3設備(例如，用戶裝備180)連接到也擔當發射機和/或接收機的平臺(接收機104)時，WiFi天線191可受到附加15dB的帶內噪聲的損壞，這足以使得無線電和無線外圍設備停止工作。降低這一幹擾的常規方法之一是增強連接器和電纜屏蔽，然而，這一方法可顯著地增加材料記帳(BoM)成本且需要附加的確認/規則來用於這些連接器和電纜。
[0037]為了降低由寬帶噪聲所造成的RFI，包括多個傳輸線和集總元件(例如，RFI減輕模塊182)的網絡可以啟用對寬帶信號的RFI抑制。包括傳輸線和電子電路(包含電阻器、電感器、以及電容器(RLC)元件)(例如，FRI減輕電路190)的兩個相同的網絡可被插入在發射機184和接收機104之間。在一實施例中，RFI減輕模塊182可以儘可能地靠近發射機184以確保良好的RFI降低。這樣的網絡可以將WiFi幹擾降低大約15dB，而不損害信號完整性(SI)性能。另外，通過配置傳輸線長度和集總元件值，網絡可被容易地推廣到其他無線電頻帶。這樣的網絡可放鬆對高速接口的苛刻的屏蔽要求並且增強高速鏈路的存在的無線電性能。
[0038]轉向圖2，圖2示出了示例RFI減輕電路190。在該示例中，RFI減輕電路連接到傳輸線194。RFI減輕電路190包括第一段196、第二段198、電阻器200(例如，30歐姆)、電感器202 (例如，ΙΟηΗ)、第一電容器204 (例如，100nF)、第二電容器206 (例如，400fF)、以及接地208。第一線段196具有阻抗Za (例如，150歐姆)和相位角θ A (例如，70度)。第二線段198具有不同的阻抗Zb (例如，50歐姆)和不同的相位角ΘΒ (例如，85度)。在一特定實施例中，第一段196大約是四分之一波長(例如，大約8mm)，而第二段198通常比四分之一波長更短(例如VALUE (值)？)。RFI減輕頻帶可以由相位角(例如，θ B)、電感器202以及第二電容器206的組合來確定。在一實施例中，第一電容器204可具有比第二電容器206相對更大的電容量(例如，一示例值是第一電容器204大約10nF而第二電容器206是VALUE(值))。
[0039]轉向圖3，圖3示出了示例RFI減輕電路190。在一特定實施例中，第一段196大約是四分之一波長(例如，大約8mm)，而第二段198通常比四分之一波長更短。這樣的配置允許第一線段196具有阻抗Za和相位角θ A，且第二線段198具有不同的阻抗Zb和不同的相位角ΘΒ。除了安裝在表面的組件之外，RFI減輕電路190的各元件還可使用PCB板上的金屬跡線和電介質來實現。
[0040]轉向圖4Α，圖4Α是具有從直流(dc)到大約5GHz的寬帶噪聲的USB3傳輸的典型頻譜。轉向圖4B，圖4B包括典型WiFi天線噪聲概況402和受幹擾的WiFi天線噪聲概況404。受幹擾的WiFi天線噪聲概況404中示出的幹擾可以來自USB3傳輸或某一其他高速數據傳輸。如圖所示，幹擾在大約2.4GHz到大約2.5GHz的頻率範圍中引入了附加的十五
(15)-dB的帶內噪聲。為了降低這一幹擾，RFI減輕模塊182可被用於高速數據傳輸線中。轉向圖5，圖5示出了 USB3寬帶噪聲216和經RFI減輕的噪聲218。如圖所示，WiFi頻帶中的寬帶噪聲是大約15dB以下。
[0041]轉向圖6A，圖6A示出了沒有任何高速數據幹擾的WiFi信道的眼狀圖。如圖所示，眼睛600相對很好地由良好的高度和寬度來限定。轉向圖6B，圖6B示出了在LC陷波濾波器(只有L和C2)被連接到WiFi信道以嘗試降低高速數據幹擾時的眼狀圖。如圖所示，眼睛602沒有被相對很好地限定，並且眼睛高度和寬度因來自LC陷波濾波器的信號完整性(SI)懲罰而降級(例如，在一個特定示例中，該降級可以分別高達47%和22%)。轉向圖6C，圖6C示出了在數據流中使用RFI減輕模塊182時的眼狀圖。如圖所示，眼睛604相對很好地由良好的高度和寬度來限定。眼睛604看起來類似於圖6A中示出的眼睛600，因為RFI減輕模塊182能夠有效地降低無線電頻帶中的RFI而SI懲罰是可忽略的。
[0042]圖7是與本公開的示例ARM生態系統S0C700相關聯的簡化框圖。本公開的至少一個示例實現包括在此討論的RFI減輕特徵與ARM組件的集成。更具體而言，RFI減輕模塊182可被包括在晶片到晶片連接(例如，超高速晶片間(SSIC)、MIPI，等等)、外部輸入/輸出連接(例如，USB、Thunderbolt，等等)、圖形信號(例如，高清多媒體接口(HDMI)、DisplayPort、嵌入式顯示埠(eDP)，等等)中。例如，圖7的示例可以與任何ARM核(例如，A-9、A-15，等等)相關聯。此外，該體系結構可以是任何類型的平板、智慧型電話(包括Android?電話、1-Phones?)、1-Pad?、谷歌Nexus?、微軟Surface?、個人計算機、伺服器、視頻處理組件、膝上型計算機(包括任何類型的筆記本)、任何類型的啟用觸摸的輸入設備等等的一部分。
[0043]在圖7的這一示例中，ARM生態系統S0C700可包括多個核706-707、L2高速緩存控制708、總線接口單元709、L2高速緩存710、圖形處理單元(GPU)715、互連702、視頻編解碼器720、以及液晶顯示器(IXD)接口 725，該IXD接口可與耦合到LDC的移動工業處理器接口(MIPI) /高清多媒體接口(HDMI)鏈路相關聯。
[0044]ARM生態系統S0C700還可包括訂戶身份模塊(SM)接口 730、引導只讀存儲器(ROM) 735、同步動態隨機存取存儲器(SDRAM)控制器740、快閃記憶體控制器745、串行外圍接口(SPI)主機750、合適的功率控制755、動態RAM (DRAM)760、以及快閃記憶體765。另外，一個或多個示例實施例包括一個或多個通信能力、接口、以及特徵，如藍牙770、3G數據機775、全球定位系統(GPS) 780、以及802.llffiFi685的實例。
[0045]在操作中，圖7的實例可以提供處理能力連同相對低的功耗，以啟用各種類型的計算(例如，移動計算、高端數字家庭、伺服器、無線基礎結構，等等)。另外，這樣的體系結構可以啟用任何數量的軟體應用(例如，Android?、Adobe? Flash? Player、Java平臺標準版本(Java SE)、JavaFX、Linux、微軟 Windows Embedded、Symbian 以及 Ubuntu,等等)。在至少一個示例實施例中，核處理器可以實現具有所耦合的低等待時間二級高速緩存的無序超標量流水線。
[0046]圖8是示出可與在此討論的RFI減輕操作中的任何操作相關聯的可能電子裝置和邏輯的簡化框圖。在至少一個示例實施例中，系統800包括觸摸控制器802、一個或多個處理器804、耦合到處理器804中的至少一個的系統控制邏輯806、耦合到系統控制邏輯806的系統存儲器808、耦合到系統控制邏輯806的非易失性存儲器和/或存儲設備810、耦合到系統控制邏輯806的顯示控制器812、耦合到顯示器的顯示控制器812、耦合到系統控制邏輯806的功率管理控制器818、和/或耦合到系統控制邏輯806的通信接口 816。
[0047]在至少一個示例實施例中，系統控制邏輯806包括用於提供到至少一個處理器804和/或到與系統控制邏輯806通信的任何合適的器件或組件的任何合適的接口的任何合適的接口控制器。在至少一個示例實施例中，系統控制邏輯806包括用於提供到系統存儲器808的接口的一個或多個存儲器控制器。系統存儲器808可被用來例如為系統800加載和存儲數據和/或指令。在至少一個示例實施例中，系統存儲器808包括任何合適的易失性存儲器，諸如例如合適的動態隨機存取存儲器(DRAM)。在至少一個示例實施例中，系統控制邏輯806包括用於提供到顯示設備、觸摸控制器802、以及非易失性存儲器和/或存儲設備810的接口的一個或多個輸入/輸出(1/0)控制器。
[0048]可使用非易失性存儲器和/或存儲設備810來在例如軟體828內存儲數據和/或指令。非易失性存儲器和/或存儲設備810可包括諸如例如快閃記憶體之類的任何合適的非易失性存儲器，和/或可包括諸如例如一個或多個硬碟驅動器(HDD)、一個或多個光碟(CD)驅動器、和/或一個或多個數字多功能盤(DVD)驅動器之類的任何合適的非易失性存儲設備。
[0049]功率管理控制器818可包括被配置成控制在此討論的各RFI減輕功能或其任何部分的功率管理邏輯830。在至少一個示例實施例中，功率管理控制器818被配置成降低系統800的各組件或器件的功耗，這些組件或器件能以降低的功率來操作或在該電子器件處於關閉配置時被關閉。例如，在至少一個示例實施例中，在電子器件處於關閉配置時，功率管理控制器818執行以下操作中的一個或多個:關閉顯示器的未使用部分和/或與其相關聯的任何背光；如果在該關閉配置中需要較少計算能力則允許處理器804中的一個或多個進入較低功率狀態；以及在電子器件處於關閉配置時關閉沒有使用的任何器件和/或組件，如鍵盤。
[0050]通信接口 820可為系統800提供通過一個或多個網絡通信和/或與任何其它合適的設備通信的接口。通信接口 820可包括任何合適的硬體和/或固件。在至少一個示例實施例中，通信接口 820可包括例如網絡適配器、無線網絡適配器、電話數據機、和/或無線數據機。
[0051 ] 在至少一個示例實施例中，系統控制邏輯806包括一個或多個輸入/輸出(I/O)控制器，用來提供對諸如例如用來幫助將聲音轉換成相應的數位訊號和/或用來幫助將數位訊號轉換成相應的聲音的音頻設備、照相機、可攜式攝像機、印表機、和/或掃描儀之類的任何合適的輸入/輸出設備的接口。
[0052]作為至少一個示例實施例，可將至少一個處理器804與系統控制邏輯806的一個或多個控制器的邏輯封裝在一起。在至少一個示例實施例中，可將至少一個處理器804與系統控制邏輯806的一個或多個控制器的邏輯封裝在一起以形成系統級封裝(SiP)。在至少一個示例實施例中，可將至少一個處理器804與系統控制邏輯806的一個或多個控制器的邏輯集成在同一管芯上。作為至少一個示例實施例，可將至少一個處理器804與系統控制邏輯806的一個或多個控制器的邏輯集成在同一管芯上以形成片上系統(SoC)。
[0053]對於觸摸控制，觸摸控制器802可包括觸摸傳感器接口電路822和觸摸控制邏輯824。觸摸傳感器接口電路822可被耦合以檢測顯示器(即，顯示設備810)的第一觸摸表面層和第二觸摸表面層上的觸摸輸入。觸摸傳感器接口電路822可包括例如至少部分地依賴於觸摸輸入設備所使用的觸敏技術的任何合適的電路。在一個實施例中，觸摸傳感器接口電路822可支持任何合適的多點觸摸技術。在至少一個實施例中，觸摸傳感器接口電路822包括將與第一觸摸表面層和第二表面層相對應的模擬信號轉換成任何合適的數字觸摸輸入數據的任何合適的電路。作為一個實施例，合適的數字觸摸輸入數據可包括例如觸摸位置或坐標數據。
[0054]耦合觸摸控制邏輯824係為了按照任何合適的方式幫助控制觸摸傳感器接口電路822以檢測第一觸摸表面層和第二觸摸表面層上的觸摸輸入。作為至少一個不例實施例，耦合觸摸控制邏輯824還為了按照任何適合的方式輸出對應於觸摸傳感器接口電路822檢測到的觸摸輸入的數字觸摸輸入數據。可利用任何適合的邏輯——包括任何合適的硬體、固件和/或軟體邏輯(例如，非暫態有形介質)來實現觸摸控制邏輯824，這至少部分地取決於例如觸摸傳感器接口電路822所使用的電路。作為一個實施例，觸摸控制邏輯824可支持任何合適的多點觸摸技術。
[0055]觸摸控制邏輯824可被耦合以向系統控制邏輯806和/或至少一個處理器804輸出數字觸摸輸入數據以供處理。作為一個實施例，至少一個處理器804可執行用來處理從觸摸控制邏輯824輸出的數字觸摸輸入數據的任何合適的軟體。合適的軟體可包括例如任何合適的驅動軟體和/或任何合適的應用程式軟體。如圖8所示，系統存儲器808可以存儲合適的軟體826和/或非易失性存儲器和/或存儲設備。
[0056]注意，如上所述，上述裝置、方法以及系統可被實現在任何電子設備和系統中。作為具體說明，以下附圖提供了用於利用在此描述的發明的示例性系統。在用更多細節描述以下系統時，公開、描述以及重訪了來自以上討論的多個不同的互連。並且如顯而易見的，上述進步可適用於這些互連、構造、或體系結構中的任一個。
[0057]儘管是參考數量有限的實施例來描述本發明的，但是，那些精通本技術的人將從其中理解很多修改和變體。所附權利要求書涵蓋所有這樣的修改和變體都將在本發明的真正的精神和範圍內。
[0058]設計會經歷多個階段，從創新到仿真到製造。表示設計的數據可用多種方式來表示該設計。首先，如仿真中將有用的，可使用硬體描述語言或其他功能性描述語言來表示硬體。此外，具有邏輯和/或電晶體門電路的電路級模型可在設計流程的某些階段產生。此夕卜，大多數設計在某些階段都達到表示硬體模型中多種設備的物理配置的數據水平。在使用常規半導體製造技術的情況下，表示硬體模型的數據可以是指示在不同掩模層上對用於生成集成電路的掩模是否存在不同特徵的數據。在任何的設計表示中，數據可被存儲在任何形式的機器可讀介質中。存儲器或磁/光存儲器(諸如，盤)可以是存儲信息的機器可讀介質，這些信息是經由光學或電學波來發送的，這些光學或電學波被調製或以其他方式生成以傳送這些信息。當發送指示或承載代碼或設計的電學載波時，執行電信號的複製、緩衝或重傳情況時，製作一個新的副本。因此，通信提供商或網絡提供商會在有形機器可讀介質上至少臨時地存儲具體化本發明的諸個實施例的技術的項目(諸如，編碼在載波中的信息)。
[0059]在本文中使用的模塊指的是硬體、軟體、和/或固件的任意組合。作為示例，模塊包括與非瞬態介質相關聯的諸如微控制器之類的硬體，該非瞬態介質用於存儲適於由該微控制器執行的代碼。因此，在一個實施例中，對模塊的引用是指硬體，該硬體被專門配置成識別和/或執行要保存在非瞬態介質上的代碼。另外，在另一實施例中，模塊的使用是指包括代碼的非瞬態介質，該代碼專門適於由微處理器執行以進行預定操作。並且可推斷，在又一實施例中，術語模塊(在該示例中)可以指微控制器和非瞬態介質的組合。通常，被示為分開的模塊邊界一般不同而且有可能重疊。例如，第一和第二模塊可共享硬體、軟體、固件、或它們的組合，同時可能保留某些獨立的硬體、軟體或固件。在一個實施例中，術語「邏輯」的使用包括諸如電晶體、寄存器之類的硬體或諸如可編程邏輯器件之類的其它硬體。
[0060]在一個實施例中，使用短語『用於』或『被配置成』指的是安排、合在一起、製造、提供銷售、進口和/或設計裝置、硬體、邏輯或元件以執行指定和/或所確定的任務。在該示例中，沒有操作的裝置或其元件仍然『被配置成』執行指定任務，如果它被設計、耦合、和/或互連以執行所述指定任務的話。作為純說明性示例，在操作期間，邏輯門可以提供O或I。但『被配置成』向時鐘提供啟用信號的邏輯門不包括可提供I或O的每一潛在邏輯門。而是，該邏輯門是以在操作期間所輸出的I或O用於啟用時鐘的某種方式來耦合的邏輯門。再次注意，使用術語『被配置成』不要求操作，而是集中於裝置、硬體、和/或元件的潛在狀態，其中在該潛在狀態中，該裝置、硬體和/或元件被設計成在該裝置、硬體和/或元件正在操作時執行特定任務。
[0061]此外，在一個實施例中，使用術語『能夠/能夠用於』和/或『能用於』指的是按如下方式設計的一些裝置、邏輯、硬體、和/或元件:以指定方式啟用對該裝置、邏輯、硬體、和/或元件的使用。如上注意的，在一個實施例中，用於、能夠、或能用於指的是裝置、邏輯、硬體、和/或元件的潛在狀態，其中該裝置、邏輯、硬體、和/或元件沒有正在操作而是被以如下方式設計:以指定方式來啟用裝置的使用。
[0062]如在本文中所使用的值包括數字、狀態、邏輯狀態、或二進位邏輯狀態的任何已知表示。通常，邏輯電平、邏輯值、或多個邏輯值的使用也被稱為I和0，這簡單地表示了二進位邏輯狀態。例如，I指的是邏輯高電平，O指的是邏輯低電平。在一個實施例中，諸如電晶體或快閃記憶體單元之類的存儲單元能夠保持單個邏輯值或多個邏輯值。不過，也使用了計算機系統中的值的其它表示。例如，十進位數字10也可被表示為二進位值1010和十六進位字母A。因此，值包括能保持在計算機系統中的信息的任何表示。
[0063]而且，狀態也可由值或值的部分來表示。作為示例，諸如邏輯I之類的第一值可表示默認或初始狀態，而諸如邏輯O之類的第二值可表示非默認狀態。此外，在一個實施例中，術語重置和置位分別指的是默認和已更新的值或狀態。例如，默認值可能包括高邏輯值，即重置，而已更新的值可能包括低邏輯值，即置位。注意，值的任何組合可用來表示任意數量的狀態。
[0064]上述方法、硬體、軟體、固件或代碼的實施例可通過存儲在機器可存取、機器可讀、計算機可存取、或計算機可讀介質上可由處理元件執行的指令或代碼來實現。非瞬態機器可存取/可讀介質包括提供(即存儲和/或發送)諸如計算機或電子系統之類的機器可讀的形式的信息的任何機制。例如，非瞬態機器可存取介質包括:諸如靜態RAM (SRAM)或動態RAM (DRAM)之類的隨機存取存儲器(RAM) ；R0M ;磁或光存儲介質；快閃記憶體設備；電存儲設備；光存儲設備；聲存儲設備；其它形式的用於保持從短暫(傳播)信號(例如載波、紅外信號、數位訊號)接收的信息的存儲設備；等等，這些與可從其接收信息的非瞬態介質相區別。
[0065]被用於對邏輯進行編程以執行本發明的諸個實施例的指令可被存儲在系統的存儲器(諸如，DRAM、高速緩存、快閃記憶體、或其他存儲器)中。進一步的，指令可經由網絡或其他計算機可讀介質來分發。因此，計算機可讀介質可包括用於以機器(諸如，計算機)可讀的格式存儲或發送信息的任何機制，但不限於:磁碟、光碟、緻密盤只讀存儲器(CD-ROM)、磁光碟、只讀存儲器(ROM)、隨機存取存儲器(RAM)、可擦除可編程只讀存儲器(EPR0M)、電可擦除可編程只讀存儲器(EEPR0M)、磁卡或光卡、快閃記憶體、或在經由網際網路通過電、光、聲、或其他形式的傳播信號(諸如，載波、紅外信號、數位訊號等)發送信息中所用的有形機器可讀存儲器。因此，計算機可讀介質包括用於存儲或發送機器(例如，計算機)可讀形式的電子指令或信息的任何類型的有形機器可讀介質。
[0066]以下示例涉及根據本說明書的各實施例。一個或多個實施例可以提供一種裝置、系統、機器可讀存儲、機器可讀介質、以及方法，用於將高速數據鏈路的第一端連接到發射機；以及將該高速數據鏈路的第二端連接到接收機，以通過包括用於減輕高速數據鏈路所造成的射頻幹擾(RFI)的射頻幹擾(RFI)減輕模塊的路徑來連接發射機和接收機，其中RFI減輕模塊包括:至少一個電阻器；至少一個電感器；以及至少一個電容器。
[0067]在至少一個示例中，所述高速數據鏈路是通用串行總線(USB) 3.0數據鏈路。
[0068]一個或多個示例還可提供用戶裝備，其中用戶裝備包括發射機且發射機連接到高速數據鏈路的第一端；以及接收機，其中接收機連接到高速數據鏈路的第二端。
[0069]在至少一個示例中，RFI減輕模塊位於高速數據鏈路的第一端上。
[0070]在至少一個示例中，RFI減輕模塊包括連接到高速數據鏈路的傳輸線的RFI減輕電路。
[0071]在至少一個示例中，減輕電路包括具有第一阻抗和第一相位角的第一段；以及具有第二阻抗和第二相位角的第二段。
[0072]在至少一個示例中，第一段具有大約參考波長的四分之一的長度，其中參考波長對RFI作出貢獻。
[0073]在至少一個示例中，第二段短於第一段。
[0074]在至少一個示例中，RFI減輕電路還包括耦合到第一段的電阻器；耦合到第一段的第一電容器；耦合到第二段的電感器；以及耦合到第二段的第二電容器。
[0075]在至少一個不例中，第一電容器的第一電容量大於第二電容器的第二電容量。
[0076]在至少一個示例中，第一電容器的電容量大約是100納法。
[0077]在至少一個示例中，RFI的RFI減輕頻帶可以由第二相位角、電感器以及第二電容器來確定。
[0078]在至少一個示例中，參考波長是WiFi頻率的。
[0079]在至少一個示例中，RFI減輕模塊用於將RFI降低至少十四(14)分貝。
[0080]貫穿本說明書，對「一個實施例」或「一實施例」的引用意味著結合該實施例描述的特定特徵、結構或特性被包括在本實用新型的至少一個實施例中。因此，在整個說明書的多個位置出現短語「在一個實施例中」或「在實施例中」不一定指的是同一實施例。而且，特定特徵、結構、或特性可按照任何合適的方式在一個或多個實施例中組合。
[0081]在上述說明書中，已經參考特定示例性實施例給出了詳細描述。然而，顯然可對這些實施例作出各種修改和改變，而不背離如所附權利要求所述的本發明的更寬泛精神和範圍。因此，說明書和附圖應被認為是說明性而非限制性意義。而且，實施例和其它示例性語言的上述使用不一定指的是同一實施例或同一示例，而可能指的是不同和獨特的實施例，也有可能是同一實施例。
【權利要求】
1.一種用於降低射頻幹擾的裝置，所述裝置包括: 高速數據鏈路；以及 耦合到所述高速數據鏈路的RFI減輕模塊，其中所述RFI減輕模塊用於降低所述高速數據鏈路所造成的RFI，並且所述RFI減輕模塊包括: 至少一個電阻器； 至少一個電感器；以及 至少一個電容器。
2.如權利要求1所述的裝置，其特徵在於，所述高速數據鏈路是通用串行總線(USB)3.0數據鏈路。
3.如權利要求1所述的裝置，其特徵在於，還包括: 用戶裝備，其中所述用戶裝備包括發射機，且所述發射機連接到所述高速數據鏈路的第一端；以及 接收機，其中所述接收機連接到所述高速數據鏈路的第二端。
4.如權利要求3所述的裝置，其特徵在於，所述RFI減輕模塊位於所述高速數據鏈路的第一端上。
5.如權利要求1所述的裝置，其特徵在於，所述RFI減輕模塊包括連接到所述高速數據鏈路的傳輸線的RFI減輕電路。
6.如權利要求5所述的裝置，其特徵在於，所述減輕電路包括: 具有第一阻抗和第一相位角的第一段；以及 具有第二阻抗和第二相位角的第二段。
7.如權利要求6所述的裝置，其特徵在於，所述第一段具有大約參考波長的四分之一的長度，其中所述參考波長對所述RFI作出貢獻。
8.如權利要求7所述的裝置，其特徵在於，所述第二段短於所述第一段。
9.如權利要求6所述的裝置，其特徵在於，所述RFI減輕電路還包括: 耦合到所述第一段的電阻器； 耦合到所述第一段的第一電容器； 耦合到所述第二段的電感器；以及 耦合到所述第二段的第二電容器。
10.如權利要求9所述的裝置，其特徵在於，所述第一電容器的第一電容量大於所述第二電容器的第二電容量。
11.如權利要求10所述的裝置，其特徵在於，所述第一電容器的電容量是大約100納法。
12.如權利要求9所述的裝置，其特徵在於，所述RFI的RFI減輕頻帶能由所述第二相位角、所述電感器以及所述第二電容器來確定。
13.如權利要求6所述的裝置，其特徵在於，所述參考波長是WiFi頻率的。
14.如權利要求1所述的裝置，其特徵在於，所述RFI減輕模塊用於將所述RFI降低至少十四(14)分貝。
15.一種用於提供射頻幹擾(RFI)減輕的方法，包括: 將高速數據鏈路的第一端連接到發射機；以及將所述高速數據鏈路的第二端連接到接收機，以通過包括用於減輕由所述高速數據鏈路所造成的RFI的RFI減輕模塊的路徑來連接所述發射機和接收機，其中所述RFI減輕模塊包括: 至少一個電阻器； 至少一個電感器；以及 至少一個電容器。
16.如權利要求15所述的方法，其特徵在於，所述高速數據鏈路包括通用串行總線(USB) 3.0數據鏈路。
17.如權利要求15所述的方法，其特徵在於，所述RFI減輕模塊位於所述高速數據鏈路的第一端上。
18.如權利要求15所述的方法，其特徵在於，所述RFI減輕模塊包括連接到所述高速數據鏈路的傳輸線的RFI減輕電路。
19.如權利要求15所述的方法，其特徵在於，所述減輕電路包括: 具有第一阻抗和第一相位角的第一段；以及 具有第二阻抗和第二相位 角的第二段。
20.如權利要求19所述的方法，其特徵在於，所述第一段具有造成所述RFI的波長的大約四分之一的長度。
21.如權利要求20所述的方法，其特徵在於，所述第二段短於所述第一段。
22.如權利要求19所述的方法，其特徵在於，所述RFI減輕電路還包括: 耦合到所述第一段的電阻器； 耦合到所述第一段的第一電容器； 耦合到所述第二段的電感器；以及 耦合到所述第二段的第二電容器。
23.如權利要求22所述的方法,其特徵在於，所述第一電容器的第一電容量大於所述第二電容器的第二電容量。
24.如權利要求23所述的方法，其特徵在於，所述第一電容器的電容量是大約100納法。
25.如權利要求15所述的方法，其特徵在於，所述RFI減輕模塊用於將所述RFI降低至少十四(14)分貝。
26.一種用於降低射頻幹擾的設備，所述設備包括: 用於將高速數據鏈路的第一端連接到發射機的裝置； 用於將高速數據鏈路的第二端連接到接收機的裝置；以及 用於減輕由所述高速數據鏈路所造成的RFI的裝置，其中用於減輕RFI的裝置被連接到所述高速數據鏈路的傳輸線。
【文檔編號】H04B1/10GK104052510SQ201410093977
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月15日
【發明者】徐浩瀚 申請人:英特爾公司