電阻變化型非易失性存儲元件的塑造方法及電阻變化型非易失性存儲裝置的製作方法

2023-05-28 08:53:21 1

專利名稱：電阻變化型非易失性存儲元件的塑造方法及電阻變化型非易失性存儲裝置的製作方法
技術領域：
本發明涉及用於使電阻變化型非易失性存儲元件穩定地進行電阻變化的塑造(初始化)方法、及具有這種功能的電阻變化型非易失性存儲裝置，其中該電阻變化型非易失性存儲元件基於電信號而使電阻值可逆地變化。
背景技術：
近年來，正在進行具有利用電阻變化型非易失性存儲元件(以下也簡單地稱為「電阻變化元件」)構成的存儲器單元的電阻變化型非易失性存儲裝置(以下也簡單地稱為「非易失性存儲裝置」)的研究開發。電阻變化元件指的是具有根據電信號而使電阻值可逆地變化的性質，進而能夠非易失地存儲與該電阻值對應的數據的元件。作為利用了電阻變化元件的非易失性存儲裝置，一般公知在以互相正交的方式配置的位線與字線的交點附近的位置處，將MOS電晶體與電阻變化元件串聯地連接的被稱為所謂的ITlR型的存儲器單元按矩陣狀進行陣列配置而成的非易失性存儲裝置。在ITlR型中，2端子的電阻變化元件的一端與位線或源極線連接，另一端與電晶體的漏極或源極連接。電晶體的柵極與字線連接。電晶體的另一端與並未被連接到電阻變化元件的一端的源極線或位線連接。源極線與位線或字線平行地配置。另外，作為其他的存儲器單元構成，一般也公知在以互相正交的方式配置的位線與字線的交點的位置處，將二極體與電阻變化元件串聯地連接的、被稱為所謂的IDlR型的交叉點存儲器單元按矩陣狀進行陣列配置而成的非易失性存儲裝置。以下，對典型的現有的電阻變化元件進行說明(非專利文獻I、專利文獻1、2)。首先，在非專利文獻I中公開了由將過渡金屬氧化物用作電阻變化元件的ITlR型存儲器單元所構成的非易失性存儲器。過渡金屬氧化物薄膜在塑造前是與通常絕緣體接近的超高電阻，即便施加脈衝，電阻也不會變化。為了使電阻值發生脈衝變化，進行塑造(forming)處理，以示出形成能夠切換高電阻狀態與低電阻狀態的導電路徑。在此，塑造 (或者塑造處理)指的是針對電阻變化元件的初始化處理，是用於使電阻變化元件從製造後具有極其高的電阻值的狀態(也就是說，製造後未被施加電壓的狀態)向根據所施加的脈衝電壓而能夠可逆地在高電阻狀態與低電阻狀態之間過渡的狀態變化的處理，換言之，是用於使電阻變化元件從還未作為電阻變化元件起作用的製造後的狀態向可作為電阻變化元件起作用的狀態變化的處理，通常在製造後僅實施一次。圖25是表示非專利文獻I中示出的塑造電壓(V_form)的過渡金屬氧化物膜厚(TMO Thickness)依存性的特性圖。塑造電壓指的是能夠進行塑造處理的電壓。作為過渡金屬氧化物，示出NiO、TiO2, HfO2, ZrO2的4種特性，塑造電壓依存於過渡金屬氧化物的種類，再有，過渡金屬氧化物膜厚變得越厚，則塑造電壓變得越高。因而，公開了 為了使塑造電壓降低而優選選擇NiO這種過渡金屬氧化物，並使過渡金屬氧化物膜厚薄膜化。再有，在專利文獻I中示出將稀土類氧化物薄膜用作電阻變化元件的金屬離子傳導型非易失性存儲元件。圖26是專利文獻I示出的存儲器單元的剖面的示意圖。存儲器單元構成為在高導電率的基板I (例如摻雜了 P型的高濃度雜質的矽基板I)上形成下部電極2，在該下部電極2上形成含有成為離子源的金屬元素的離子源層3，其上形成具有比較高的電阻值的存儲層4，並按照通過形成於該存儲層4上的絕緣層5的開口而與存儲層4連接的方式形成上部電極6。在此，作為離子源層3中利用的材料，公開了 CuTe、GeSbTe, AgGeTe等，作為存儲層4的材料公開了氧化禮(Gadolinium oxide)等稀土類元素氧化物(rare earth elementoxide)等。再有,下部電極2、上部電極6採用TiW、TaN等通常的半導體布線材料。進而，在存儲層4的氧化釓中添加金屬粒子、例如Cu，其量不足以形成層，也就是說添加量為存儲層4可維持絕緣性或半絕緣性的程度。對於向圖26所示的存儲器單元進行寫入的寫入方法而言，若施加上部電極6的電 位比下部電極2的電位還低的負電壓，則在存儲層4內形成包含很多金屬元素的導電路徑，或在存儲層4內形成多個由金屬元素引起的缺陷，由此存儲層4的電阻值降低，相反，若施加上部電極6的電位比下部電極2的電位還高的正電壓，則在存儲層4內已形成的、由金屬元素形成的導電路徑或缺陷消失，存儲層4的電阻值升高。圖27是圖26的存儲器單元的自初始狀態起的I-V特性圖，在最初的循環中，以比較高的負電壓從初始狀態的高電阻狀態向低電阻狀態過渡。將此時的電壓設為初始化電壓Vo0而且，若使正電位增大，則在消除電壓Ve下從低電阻狀態向高電阻狀態過渡。進而，在第2次以後的循環中，以絕對值比初始化電壓Vo還小的記錄電壓Vr從高電阻狀態向低電阻狀態過渡。於是，在專利文獻I中公開了 一旦最初以Vo的高電壓進行了初始化，以後就可以利用低的消除電壓Ve及記錄電壓Vr進行電阻變化，進而初始化電壓Vo是能夠通過在存儲層4中添加金屬粒子而在存儲層4中形成由金屬元素引起的缺陷來控制的。再有，在專利文獻2中示出了一種離子傳導型非易失性可變電阻元件的初始化(塑造)方法，其中能夠高速地進行初始化後的數據寫入或消除。圖28是專利文獻2所公開的用於實施初始化的初始化脈衝波形，如圖28所示，不是利用I組的寫入電壓脈衝與消除電壓脈衝來進行初始化的，而是從初始化所需的最低限度的數IOOms左右的長脈衝到進行數據的寫入/消除的所期望的脈衝寬度為止，按照脈衝寬度逐漸地變短的方式使脈衝變化，以交替地重複寫入與消除。具體是，將第I組的寫入電壓脈衝PWl及消除電壓脈衝PEl設為數IOOm秒左右的長脈衝。第2組的寫入電壓脈衝PW2及消除電壓脈衝PE2，與第I組的脈衝PWUPEl相比，脈衝寬度要稍短一些。第3組的寫入電壓脈衝PW3及消除電壓脈衝PE3的脈衝寬度更短一些。而且，第4組的寫入電壓脈衝PW4及消除電壓脈衝PE4設為與之後的進行數據的寫入及消除的電壓脈衝相同的脈衝寬度。因此，公開了 施加長的脈衝寬度的電壓之後，通過進行初始化(塑造)，即、使得脈衝寬度從長的脈衝寬度向短的脈衝寬度變化，從而以短的脈衝寬度就可以高速地執行數據的寫入/消除。在先技術文獻
專利文獻專利文獻IJP特開2006-351780號公報(圖I)專利文獻2JP特開2007-4873號公報(圖6)專利文獻3國際公開第2008/149484號專利文獻4國際公開第2009/050833號非專利文獻非專利文獻I I. G. Baek et al.，IEDM2004, P. 587 (Fig. 5 (b))-發明概要-
-發明所要解決的技術問題-在此，若對背景技術部分公開的現有的技術進行總結，則在非專利文獻I中示出過渡金屬氧化物中的幾種會由於電脈衝的施加而表現出非易失性的電阻變化現象。再有，還公開了 這些過渡金屬氧化物在製造後處於電阻非常高的狀態，認為其形成導電路徑，通過施加比較高的電壓的初始化(塑造)而能夠進行電阻變化。在專利文獻I中示出即便在由與過渡金屬氧化物不同的材料構成的金屬離子導電型電阻變化元件中，也同樣地需要施加比較高的電壓，通過進行初始化(塑造)處理，從而可以產生電脈衝引起的電阻變化。在專利文獻2中公開了 在開始向可變電阻元件記錄信息之前，作為初始化(塑造)處理，在初始化過程中並不是對可變電阻元件僅施加脈衝寬度長的第I次的電壓，而是通過連續地施加逐漸變短的脈衝來進行塑造處理，從而即便為短脈衝，也能夠產生電阻變化。於是，示出了 過渡金屬氧化物等幾種材料可以採用以2個電極來夾持它的簡易的構造構成電阻變化型非易失性存儲元件，對於該非易失性存儲元件而言，在初始時(製造之後)通過實施高電壓的塑造而形成導電路徑，此後僅提供短脈衝的電信號就可以可逆且穩定地控制低電阻狀態(LR)與高電阻狀態(HR)，且這些狀態是非易失的。而且，通過將這些電阻變化型非易失性存儲元件作為存儲器單元來利用，從而例如與閃速存儲器等一般公知的非易失性存儲器相比，可以期待能構成高速且低成本的存儲器。本申請發明人們在上述公開內容的基礎上，作為電阻變化型非易失性存儲裝置的一種，正在研究以下電阻變化型非易失性存儲裝置利用過渡金屬之一的鉭(Ta)，由其氧不足型的氧化物(為鉭氧化物，以下略記為Ta氧化物)的電阻變化層和開關元件來構成存儲器單元。在此，氧不足型的氧化物指的是從化學計量比組成上來說氧不足的氧化物。作為用於對技術問題進行說明的準備，針對將氧不足型的Ta氧化物(Ta0x、0 < x<2.5)作為電阻變化層的電阻變化元件，對通過實驗而得到的幾種特性進行說明。其中，這些細節被作為關聯專利的專利文獻3、專利文獻4所公開。圖29是表示利用了現有的電阻變化元件的ITlR型存儲器單元的構成(I比特份的構成)的示意圖，如圖29所示，ITlR型存儲器單元通常由NMOS電晶體與電阻變化元件100構成。如圖29所示，電阻變化元件100是將下部電極100a、電阻變化層IOOb及上部電極IOOc層疊而形成的，其中電阻變化層IOOb是將由所述氧不足型的過渡金屬氧化物(在此為Ta氧化物)構成的低電阻的第I過渡金屬氧化物層(在此，Ta0x、0 < x < 2. 5) IOOb-I和高電阻的第2過渡金屬氧化物層(在此，TaOy、x < y) 100b-2層疊在一起而得到的。從下部電極IOOa引出下部電極端子B (105)，從上部電極IOOc引出上部電極端子A。再有，作為選擇電晶體(也就是說，開關元件的一例)的NMOS電晶體104具備柵極端子G。電阻變化元件100的下部電極端子B(105)和NMOS電晶體104的源極或漏極(N+擴散)區域串聯地連接，並未與電阻變化元件100連接的另一漏極或源極(N+擴散)區域作為下部電極側端子C而被引出，基板端子被連接到接地電位。在此，將高電阻的第2過渡金屬氧化物層100b-2配置在NMOS電晶體104相反側的上部電極端子A側。在此，作為上部電極IOOc的材料，如關聯專利、即上述專利文獻4所公開的，例如可以使用Pt(鉬)、Ir(銥)、Pd(鈀)、Ag(銀)、Ni(鎳)、W(鎢)、Cu(銅)等。還公開了 在標準電極電位比作為電阻變化層IOOb的構成元素的Ta還高的電極材料和電阻變化層的 界面附近容易引起電阻變化，相反標準電極電位比Ta還低的電極材料難以引起電阻變化，電極材料和構成電阻變化層的金屬的標準電極電位之差越大，則越容易引起電阻變化，隨著差值逐漸減小，變得難以引起電阻變化。另外，一般而言，標準電極電位是被氧化難易度的一個指標，意味著該值如果大則難以被氧化，如果小則容易被氧化。尤其是，在將標準電極電位高的Pt、Ir利用於電極的情況下，可以得到良好的電阻變化動作，是優選的。然而，在上述現有的電阻變化型的半導體存儲裝置中，存在以下技術問題按照構成存儲器單元陣列的每個電阻變化元件，塑造電壓有所偏差，或者為了向開始電阻變化的狀態過渡，在初始時對電阻變化元件施加的塑造電壓增高。

發明內容
本發明是為了解決上述技術問題而進行的，其目的在於，提供一種與以往相比降低塑造電壓且能夠迴避每個電阻變化元件中的塑造電壓的偏差的電阻變化型非易失性存儲元件的塑造方法及實現該方法的電阻變化型非易失性存儲裝置。-用於解決技術問題的手段-為了達到上述目的，本發明涉及的電阻變化型非易失性存儲元件的塑造方法的一種方式，通過對將電阻變化型非易失性存儲元件和開關元件串聯地連接的存儲器單元施加電壓脈衝，從而使所述電阻變化型非易失性存儲元件從製造後的初始狀態向根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態變化，在該初始狀態下，不能成為根據被施加的電壓脈衝的極性而在高電阻狀態與低電阻狀態之間可逆地過渡的狀態，所述電阻變化型非易失性存儲元件具有與所述開關元件連接的第I電極;第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層，所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2過渡金屬氧化物層，所述電阻變化型非易失性存儲元件具有若將所述第2電極作為基準而向所述第I電極施加具有正電位的第I閾值電壓以上的電壓脈衝、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電位的第2閾值電壓以上的電壓脈衝、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性；所述初始狀態下的非線性的電流/電壓特性；以及在所述初始狀態下若所述電阻變化型非易失性存儲元件中流動的電流增加，則該塑造時間以指數函數的形式減少的特性，所述塑造方法具有第I電壓施加步驟，在所述電阻變化型非易失性存儲元件處於所述初始狀態時，向所述電阻變化型非易失性存儲元件施加第I電壓脈衝，其中該第I電壓脈衝(I)在將所述第I電極作為基準時，相對於所述第2電極而言具有正的電位，並具有比所述第2閾值電壓大的規定電壓以上的振幅，或在將所述第I電極作為基準時，相對於所述第2電極而言具有負的電位，並具有比所述第I閾值電壓大的規定電壓以上的振幅，且(2)具有第I脈衝寬 度；判斷步驟，判斷通過所述第I電壓施加步驟中的所述第I電壓脈衝的施加，塑造是否已經完成，重複所述第I電壓施加步驟與所述判斷步驟，直到在所述判斷步驟中判斷為所述塑造已經完成，在所述重複過程中，在所述第I電壓施加步驟中，向所述電阻變化型非易失性存儲元件施加具有比緊跟之前的所述第I電壓施加步驟中施加過的第I電壓脈衝的脈衝寬度還長的脈衝寬度的、新的第I電壓脈衝。由此，在塑造中施加塑造用的第I電壓脈衝、但塑造並未完成的情況下，因為還施加塑造用的新的第I電壓脈衝，所以累計脈衝施加時間增加，塑造完成的概率升高。進而，新的第I電壓脈衝的脈衝寬度要比緊跟之前的第I電壓脈衝的脈衝寬度還長，因此累計脈衝施加時間加速地增加，與重複施加相同脈衝寬度的電壓脈衝的情況相比，可以在更短的時間內完成塑造。在此，也可以是在所述第I電壓施加步驟中，作為所述第I電壓脈衝而向所述電阻變化型非易失性存儲元件施加(I)在將所述第I電極作為基準時相對於所述第2電極而言具有正電位並具有所述規定電壓以上的振幅、且(2)具有所述第I脈衝寬度的第I正電壓脈衝；在所述判斷步驟中，在向所述電阻變化型非易失性存儲元件施加了具有所述低電阻化電壓脈衝的電壓振幅以上的電壓振幅且極性與所述低電阻化電壓脈衝相同的第I負電壓脈衝之後，通過判斷所述電阻變化型非易失性存儲元件是否處於所述低電阻狀態，從而判斷所述塑造是否已經完成。由此，在判定步驟中，在施加了用於使電阻變化型非易失性存儲元件向低電阻狀態變化的負電壓脈衝之後來判定其電阻值，因此與不施加這種負電壓脈衝的情況相比，塑造完成後的電阻變化型非易失性存儲元件的電阻值降低，塑造完成的判定變得容易，或者變得正確。另外，優選在所述第I電壓施加步驟和所述判斷步驟的重複過程中，在所述第I電壓施加步驟中，對所述電阻變化型非易失性存儲元件施加具有使緊跟之前的所述第I電壓施加步驟中施加過的第I電壓脈衝的脈衝寬度以指數函數的形式增加的脈衝寬度的、新的第I電壓脈衝。再有，優選所述第I負電壓脈衝的脈衝寬度和所述低電阻化電壓脈衝的脈衝寬度相同。
還有，也可以構成為還包含第2電壓施加步驟，在該第2電壓施加步驟中，在所述判斷步驟中的所述第I負電壓脈衝的施加後，向所述電阻變化型非易失性存儲元件施加極性、電壓振幅及脈衝寬度與所述第I正電壓脈衝相同的第2正電壓脈衝，或者構成為所述第I負電壓脈衝的脈衝寬度比所述低電阻化電壓脈衝的脈衝寬度還長。由此，由於再次施加正電壓脈衝或者負電壓脈衝的脈衝寬度為與通常寫入時的電壓脈衝相同程度的短的脈衝寬度，故可以迴避因施加負電壓脈衝而引起的電阻變化型非易失性存儲元件滯留於低電阻狀態這樣的不良狀況。另外，為了達到上述目的，本發明也可以作為電阻變化型非易失性存儲裝置來實現，其利用了將電阻變化型非易失性存儲元件和開關元件串聯地連接在一起的存儲器單元，所述電阻變化型非易失性存儲元件具有與所述開關元件連接的第I電極;第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層，所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；以·及與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2氧不足型的過渡金屬氧化物層，所述電阻變化型非易失性存儲元件具有若將所述第2電極作為基準而向所述第I電極施加具有正電壓的第I閾值電壓以上的電壓脈衝、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電壓的第2閾值電壓以上的電壓脈衝、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性；不會成為根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態的、製造後的初始狀態下的非線性的電流/電壓特性；以及若在所述初始狀態下被施加規定電壓以上的電壓的電壓脈衝且在規定時間內持續施加該電壓，則弓I起從所述初始狀態向根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態變化的塑造，且若所述電阻變化型非易失性存儲元件中流動的電流增加，則該塑造時間以指數函數的形式減少的特性，所述電阻變化型非易失性存儲裝置具備存儲器單元陣列，其由將所述電阻變化型非易失性存儲元件和開關元件串聯地連接在一起的多個存儲器單元構成；選擇部，其從所述存儲器單元陣列之中選擇至少一個存儲器單元；塑造用電源部，其產生用於對由所述選擇部選擇出的存儲器單元所包含的電阻變化型非易失性存儲元件進行塑造的塑造用電壓；寫入用電源部，其產生用於進行寫入的寫入用電壓，在該寫入過程中，使由所述選擇部選擇出的存儲器單元所包含的電阻變化型非易失性存儲元件從所述高電阻狀態向所述低電阻狀態過渡、或從所述低電阻狀態向所述高電阻狀態過渡；脈衝寬度可變寫入用電壓脈衝產生部，其在對由所述選擇部選擇出的存儲器單元所包含的電阻變化型非易失性存儲元件進行塑造的情況下，或在進行寫入的情況下，產生用於使該電阻變化型非易失性存儲元件的電阻狀態過渡到所期望的狀態的脈衝寬度可變的寫入用電壓脈衝；以及
讀出部，其具有塑造判定部及通常判定部，該塑造判定部判定由所述選擇部選擇出的存儲器單元所包含的電阻變化型非易失性存儲元件的塑造是否已經完成，該通常判定部判定由所述選擇部選擇出的存儲器單元所包含的電阻變化型非易失性存儲元件是高電阻狀態還是低電阻狀態，所述脈衝寬度可變寫入用電壓脈衝產生部為了對所述電阻變化型非易失性存儲元件進行塑造，向所述電阻變化型非易失性存儲元件施加第I電壓脈衝，其中該第I電壓脈衝(I)在將所述第I電極作為基準時，相對於所述第2電極而言具有正的電位，並具有比所述第2閾值電壓大的規定電壓以上的振幅，或在將所述第I電極作為基準時，相對於所述第2電極而言具有負的電位，並具有比所述第I閾值電壓大的規定電壓以上的振幅，且⑵具有第I脈衝寬度，重複所述脈衝寬度可變寫入用電壓脈衝產生部進行的所述第I電壓脈衝的施加和所述塑造判定部進行的判斷，直到在所述塑造判定部中判斷為所述塑造已經完成為止，在所述重複過程中，所述脈衝寬度可變寫入用電壓脈衝產生部向所述電阻變化型 非易失性存儲元件施加具有比緊跟之前施加過的第I電壓脈衝的脈衝寬度還長的脈衝寬度的、新的第I電壓脈衝。此外，為了達到上述目的，本發明還可以作為電阻變化型非易失性存儲元件來實現，其與開關元件串聯地連接來構成存儲器單元，具有與所述開關元件連接的第I電極；第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層，所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；以及與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2過渡金屬氧化物層，所述電阻變化型非易失性存儲元件具有若將所述第2電極作為基準而向所述第I電極施加具有正電位的第I閾值電壓以上的電壓脈衝、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電位的第2閾值電壓以上的電壓脈衝、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性；不會成為根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態的、製造後的初始狀態； 所述初始狀態下的非線性的電流/電壓特性；若在所述初始狀態下被施加規定電壓以上的電壓的電壓脈衝且在規定時間內持續施加該電壓，則引起塑造，且若所述電阻變化型非易失性存儲元件中流動的電流增加，則該塑造時間以指數函數的形式減少的特性；以及在所述塑造中，被施加的至少I個以上的電壓脈衝的累計脈衝施加時間越大、則塑造完成的概率就越大的特性。-發明的效果-根據本發明的電阻變化型非易失性存儲元件的塑造方法及電阻變化型非易失性存儲裝置，由於與以往相比，可以降低塑造電壓且迴避塑造電壓在每個電阻變化元件中的偏差，所以在實用的電壓範圍內且不會使陣列面積增大，能夠進行在塑造特性上具有偏差的全部存儲器單元的塑造，由此，能夠實現高可靠性且小面積化。進而，由於可以僅對需要塑造的存儲器單元追加施加正電壓脈衝及負電壓脈衝，故對於存儲器單元陣列而言可以高速地實施塑造。再有，在施加塑造用的正電壓脈衝之後，通過將負電壓脈衝的脈衝寬度設定為與通常數據寫入工序中的低電阻化電壓脈衝的脈衝寬度相同，從而可以消除滯留於更低LR狀態的不良狀況，能夠實現高可靠性的塑造方法，能夠提高成品率。


圖I是本發明的ITlR型存儲器單元的塑造流程圖。圖2(a)是用於對在進行了基於正電壓脈衝連續施加的塑造處理的情況下的、累計脈衝施加時間與各比特的電阻變化元件的電阻值的關係進行測量的存儲器單元的電路圖，圖2(b)是表示該測量結果的圖。圖3是表示依據本發明的ITlR型存儲器單元的塑造流程而進行了 ITlR型存儲器單元的塑造的情況下的電阻推移的圖。
圖4是表示本發明的ITlR型存儲器單元的塑造中所利用的電壓脈衝的電壓與此時的塑造所需要的累計脈衝時間的關係的圖。圖5是用於對本發明中的塑造時的動作點進行考察的動作點分析圖。圖6是表示本發明實施方式涉及的電阻變化型非易失性存儲裝置的平均塑造時間和塑造電流的關係的圖。圖7是表示本發明實施方式中的電阻變化元件端子間電壓Ve與塑造電流的關係的圖。圖8是本發明實施方式中的ITlR型單元的初始狀態下的I-V特性圖。圖9是表示本發明的電阻變化元件(上部電極Ir)中的塑造電壓Vb的累計概率分布的選擇電晶體柵極寬度依存的圖。圖10是表示對本發明的ITlR型存儲器單元的塑造工序和通常數據寫入工序中的存儲器單元施加的電壓脈衝的電壓波形的時序圖。圖11是本發明的ITlR型存儲器單元的正負交替脈衝施加時的電阻變化特性圖。圖12是表示作為本發明的基礎數據而對ITlR型單元的塑造工序和通常數據寫入工序中的存儲器單元施加的電壓脈衝的電壓波形的時序圖。圖13是用於對作為本發明的基礎數據的ITlR型存儲器單元的正負交替脈衝施加時的電阻變化不良狀況進行說明的圖。圖14是表示作為本發明的變形例而對ITlR型存儲器單元的塑造工序和通常數據寫入工序中的存儲器單元施加電壓脈衝的電壓波形的時序圖。圖15是本發明的ITlR型存儲器單元的正負交替脈衝施加時的電阻變化特性圖。圖16是本發明實施方式涉及的電阻變化型非易失性存儲裝置的構成圖。圖17是表示本發明實施方式涉及的讀出放大器的構成的一例的電路圖。圖18是用於對本發明實施方式涉及的讀出放大器判定等級進行說明的圖。圖19是用於對本發明實施方式涉及的各模式的設定電壓進行說明的圖。圖20是本發明實施方式涉及的電阻變化型非易失性存儲裝置中的脈衝寬度上升塑造流程圖。
圖21 (a) (c)是本發明實施方式涉及的電阻變化型非易失性存儲裝置的動作定時說明圖。圖22是本發明實施方式涉及的電阻變化型非易失性存儲裝置的塑造動作定時說明圖。圖23是本發明實施方式涉及的電阻變化型非易失性存儲裝置的陣列中的累計脈衝施加時間所對應的累計塑造率分布圖。圖24是作為基本數據的電阻變化型非易失性存儲裝置的陣列中的累計脈衝施加時間所對應的累計塑造率分布圖。圖25是表示現有的電阻變化型非易失性存儲器中的塑造電壓的過渡金屬氧化物膜厚依存的特性圖。圖26是現有的電阻變化型非易失性存儲元件中的存儲器單元的剖面的示意圖。 圖27是現有的電阻變化型非易失性存儲元件中的初始狀態下的I-V特性圖。圖28是現有的電阻變化型非易失性存儲元件的初始化脈衝波形圖。圖29是表示利用了現有的電阻變化元件的ITlR型存儲器單元的構成的示意圖。圖30是現有的電阻變化元件(上部電極Pt)中的塑造電壓Vb的累計概率分布圖。圖31是現有的電阻變化元件(上部電極Ir)中的塑造電壓Vb的累計概率分布圖。
具體實施例方式首先，針對圖29所示的、由電阻變化元件構成的ITlR型存儲器單元，針對在上部電極IOOc中利用了 Pt (鉬)的情況下和在上部電極IOOc中利用了 Ir (銥)的情況下示出塑造特性，並對其技術問題進行說明，其中電阻變化元件由第I過渡金屬氧化物層IOOb-I (在此，Ta0x、0 < X < 2. 5)及第2過渡金屬氧化物層100b_2(Ta0y、x 1MQ)構造。為了進行電阻變化動作，最初需要施加恆定的塑造電壓，以便在第2過渡金屬氧化物層100b-2中形成導電路徑。在此，塑造處理針對圖29所示的ITlR型存儲器單元110，作為第I步驟，在對下部電極側端子C施加了 0V、對柵極端子G施加了 3. 3V的狀態下，沿著電阻變化元件100進行高電阻化的方向以塑造電壓VPA向上部電極端子A施加一次脈衝寬度50ns的脈衝；作為第2步驟，將上部電極端子A置為0V，將柵極端子G置為3. 3V，沿著電阻變化元件100進行低電阻化的方向以相同的塑造電壓VPA向下部電極側端子C施加一次脈衝寬度50ns的脈衝；作為第3步驟，將下部電極側端子C置為0V、將柵極端子G置為I. 8V，向上部電極端子A施加約0. 4V的電壓(電阻變化元件100的寫入閾值電壓以下的電壓)，判定ITlR型存儲器單元110中流動的電流是否為規定值以上的電流(也就是說，是否處於低電阻狀態)且判定塑造是否已經完成。在判定為塑造並未完成的情況下，使塑造電壓VPA上升0. IV，再度重複相同的處理，直到變為最大3. 3V為止。於是，在通過高電阻化方向的電壓VPA施加而實施了塑造處理之後施加低電阻化方向的電壓VPA而使電阻變化元件100變為低電阻狀態的原因在於通過增大讀出時的存儲器單元電流，可以容易地判定塑造處理是否已經完成。而且，該塑造處理的流程是在將ITlR型存儲器單元110按262、144比特(256k比特)矩陣狀進行陣列配置而成的非易失性存儲裝置中進行的。另外，該非易失性存儲裝置以實現這些動作的方式由一直以來公知的電路構成，關於其主要部分也將在後述進行說明，因此在此省略細節。
首先，對由以標準電極電位高的鉬(Pt)為主成分的電極材料來構成ITlR型存儲器單元110的上部電極IOOc(也就是說，在上部電極與電阻變化層的界面附近容易引起電阻變化的狀態)，由標準電極電位低的氮化鉭(TaN)來構成下部電極IOOa(也就是說，在下部電極與電阻變化層的界面附近難以引起電阻變化的狀態)的情況下的塑造特性進行說明。圖30中表示在將圖29所示的具有上部電極IOOc為Pt、電阻變化層IOOb由氧不足型的過渡金屬氧化物構成的電阻變化元件100的ITlR型存儲器單元配置為陣列狀的非易失性存儲裝置(陣列容量256k比特)中，從低電壓向高電壓實施按照每個存儲器單元來形成導電路徑的塑造處理，塑造完成後的電壓Vb的累計概率分布圖。橫軸表示向圖29的存儲器單元中的上部電極端子A與下部電極側端子C之間施加從I. OV變化至2. 3V的正電壓脈衝(脈衝寬度50ns)(此時，柵極電壓Vg = 3. 3V)的情況下的、各存儲器單元的塑造電壓(被判斷為塑造已經完成的電壓)Vb，該正電壓脈衝用於以下部電極側端子C作為基準向上部電極端子A施加比下部電極側端子C還高的電壓，縱軸表示在該塑造電壓Vb下電阻變化元件的塑造已完成的累計概率(在此，全部電阻變化元件中的塑造已完成的電阻變化元件的比率)。如此，在將Pt(鉬)應用於ITlR型存儲器單元110的上部電極IOOc的情況下，雖然每個存儲器單元存在I. IV 2. 3V的偏差，但通過對存儲器單元施加規定的塑造電壓Vb (例如，2. 5V)，能夠實現陣列全比特的塑造。此外，構成上部電極IOOc的Pt (鉬)的層優選為Inm以上23nm以下的膜厚，且與電阻變化層進行物理性接觸，更優選膜厚為Inm以上IOnm以下。這是因為若不使Pt (鉬)的層變薄，則從鉬粒界引起遷移，鉬電極表面(鉬電極與電阻變化層的界面)形成突起，如果對具備了具有這種突起的電極的電阻變化元件重複施加電壓脈衝，則在該突起部周邊引起電場集中，存在電阻變化層被破壞且不會產生電阻變化的可能性。接著，對由以標準電極電位高的銥(Ir)為主成分的電極材料來構成ITlR型存儲器單元110的上部電極IOOc(也就是說，在上部電極與電阻變化層的界面附近容易引起電阻變化的狀態)、由標準電極電位低的氮化鉭(TaN)來構成下部電極100a(也就是說，在下部電極與電阻變化層的界面附近難以引起電阻變化的狀態)的情況下的塑造特性進行說明。
圖31中表示在具有圖29所示的上部電極IOOc為Ir且電阻變化層IOOb由氧不足型的過渡金屬氧化物(在此，鉭氧化物)構成的電阻變化元件100的ITlR型存儲器單元陣列(256k比特)中，從低電壓向高電壓實施按照每個存儲器單元來形成導電路徑的塑造處理，塑造已經完成的電壓Vb的累計概率分布圖。由於橫軸及縱軸與圖30同樣，故在此省略詳細的說明。根據圖31可知在上述所示的以往塑造方法中，即便使電壓上升到最大4V，也僅是陣列(256k比特)中的約40%可以完成塑造處理。因此，在將Ir利用為上部電極IOOc的材料的ITlR型存儲器單元110中，發現了僅僅約40%的比特可以通過電阻變化來實施記錄信息的陣列動作。其中在利用了 Ir電極的情況下，存在塑造處理後的特性偏差變小、可靠性也良好的優點。另外，根據圖31可以推測出累計塑造率相對於塑造電壓而言逐漸地上升，如果施加更高的電壓，則可以對全部存儲器單元實施塑造。為了實現這一目的，需要與能進行非常高的電壓的塑造處理的構成相對應的設計。例如，雖然只要由具有高耐壓的電晶體來構成即可，但在該情況下單元面積的縮小化變得困難起來，成為低成本化的阻礙。
再有，也考慮基於上部電極IOOc的電極材料的不同，在以往公知的塑造方法中塑造不完全且全部比特無法穩定地進行電阻變化的情況。但是，若在上部電極IOOc中利用Ir，則塑造處理前的初始電阻的偏差與在上部電極IOOc中利用了 Pt的情況相比可以變得非常小，如果可以對利用了 Ir的存儲器單元適當地實施塑造處理，則認為可以實現存儲器單元的電阻變化特性的偏差降低或可靠性的提聞。該狀況一般在半導體存儲裝置中進行了以下的入門研究在想要提高成品率或可靠性、或者發展微細工藝化或大容量化的情況下，進一步綜合地對最佳的材料進行實驗來選擇最佳的方案，但基於這種理由也會隨之引起材料選擇的自由度受到限制的技術問題。本申請的發明人鑑於這種情況進行了電阻變化元件的新的塑造方法和具有這種功能的電阻變化型非易失性存儲裝置的研究，其中利用實用的電壓脈衝而使存儲器單元陣列的全部比特都能夠進行塑造。接著，對本發明的實施方式進行說明，但為了使說明容易，最初對著眼於本發明的基本部分、即利用了 Ir電極的ITlR型存儲器單元的I比特時的塑造方法等幾種基礎數據進行說明。應用本發明的ITlR型存儲器單元和圖29中說明過的構造相同，尤其是作為上部電極IOOc的材料而以Ir (銥)為主成分來構成。其中，電阻變化元件100的下部電極100a、電阻變化層100b、第I過渡金屬氧化物層IOOb-U第2過渡金屬氧化物層100b-2、上部電極IOOc分別相當於本發明涉及的塑造方法中的電阻變化元件的第I電極、過渡金屬氧化物層、第I過渡金屬氧化物層、第2過渡金屬氧化物層、及第2電極。在該構造的情況下，在塑造後能夠執行電阻變化動作的狀態下，如前所述，在將上部電極端子102作為基準而向下部電極端子101施加了規定電壓(例如，第I閾值電壓)以上的電壓(低電阻化電壓脈衝)的情況下電阻變化元件100向低電阻狀態過渡，另一方面，在將下部電極端子101作為基準而向上部電極端子102施加了其他規定電壓(例如，第2閾值電壓)以上的電壓(高電阻化電壓脈衝)的情況下電阻變化元件100向高電阻狀態過渡。
圖I是本發明的ITlR型存儲器單元的塑造流程圖，由步驟S21 S27構成。也就是說，本圖示出了塑造方法的順序，即通過對將電阻變化元件100與開關元件串聯地連接在一起的存儲器單元施加電壓脈衝，從而使電阻變化元件100從根據所施加的電壓脈衝的極性的不同而不能在高電阻狀態與低電阻狀態之間可逆地過渡的狀態、即製造後的初始狀態，向根據所施加的電壓脈衝的極性的不同而能在高電阻狀態與低電阻狀態之間可逆地過渡的狀態變化。另外，在此，雖然對基於正電壓脈衝(以下部電極為基準向上部電極施加正電壓脈衝)的塑造進行說明，但如後述，也可以是基於負電壓脈衝(以下部電極為基準向上部電極施加負電壓脈衝)的塑造。 在步驟S21中進行初始設定。在該步驟S21中，電阻變化元件100為ITlR型存儲器單元的製造完成後的初始狀態，為IMQ以上的非常高的電阻狀態，即處於即便施加通常的電阻變化脈衝、脈衝電阻變化也無法進行的狀態。再有，作為初始設定，將塑造脈衝寬度Tp設定為Tp (I) ( = 50ns)，將塑造重複次數n設定為I。 步驟S22是第I電壓施加步驟，在此，以下部電極端子101為基準，向上部電極端子102施加I次脈衝寬度為50ns (可變)、脈衝電壓為3. 3V的脈衝(作為HR化方向的正的 塑造脈衝，也就是說第I電壓脈衝(在此，第I正電壓脈衝))。此時，柵極端子103的電壓為3. 3V(電晶體處於導通狀態)。 步驟S23是判斷步驟的前半部分處理，在此，以上部電極端子102為基準，向下部電極端子101施加I次脈衝寬度為50ns (恆定)、脈衝電壓為3. 3V的脈衝(LR化方向的負脈衝，也就是說具有低電阻化電壓脈衝的電壓振幅以上的電壓振幅且極性與低電阻化電壓脈衝相同的第I負電壓脈衝)。此時，柵極端子103的電壓為3. 3V(電晶體處於導通狀態)。 步驟S24是判斷步驟的後半部分處理，在此，以上部電極端子102 (或者下部電極端子101)為基準，將電流測量源連接到下部電極端子101 (或者上部電極端子102)，以讀出電壓(例如0.4V)測量從下部電極端子101 (或者上部電極端子102)向上部電極端子102(或者下部電極端子101)流動的電流。此時，柵極端子103的電壓為3. 3V。然後，在讀出電流為比基準值(例如IOuA)大的值的情況下(也就是說，可以判斷為電阻變化元件100處於低電阻狀態的情況下)，判定為塑造已完成，塑造結束流程(S26)。 在讀出電流為比10 小的值的情況下判定為塑造並未完成，轉移至步驟S25並將施加脈衝寬度變更為Tp (2)(在此，使脈衝寬度僅增加50ns而成為100ns)，且增加塑造重複次數，再度返回到步驟S22(也就是說，施加新的第I電壓脈衝(在此，第I正電壓脈衝))。然後，在步驟S24中可以判定為塑造已完成之前，如以下的表I所示，與塑造重複次數n對應地依次增長為預先確定的脈衝寬度後重複動作。表I
Tp (n)脈衝寬度
Tp(I)50ns
Tp (2)IOOns
權利要求
1.一種電阻變化型非易失性存儲元件的塑造方法，通過對將電阻變化型非易失性存儲元件和開關元件串聯地連接的存儲器単元施加電壓脈衝，從而使所述電阻變化型非易失性存儲元件從製造後的初始狀態向根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態變化，在該初始狀態下，不能成為根據被施加的電壓脈衝的極性而在高電阻狀態與低電阻狀態之間可逆地過渡的狀態， 所述電阻變化型非易失性存儲元件具有與所述開關元件連接的第I電極；第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層， 所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2過渡金屬氧化物層， 所述電阻變化型非易失性存儲元件具有 若將所述第2電極作為基準而向所述第I電極施加具有正電位的第I閾值電壓以上的電壓脈沖、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電位的第2閾值電壓以上的電壓脈沖、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性； 所述初始狀態下的非線性的電流/電壓特性；以及 在所述初始狀態下若所述電阻變化型非易失性存儲元件中流動的電流増加，則該塑造時間以指數函數的形式減少的特性， 所述塑造方法具有 第I電壓施加步驟，在所述電阻變化型非易失性存儲元件處於所述初始狀態時，向所述電阻變化型非易失性存儲元件施加第I電壓脈衝，其中該第I電壓脈衝(I)在將所述第I電極作為基準時，相對於所述第2電極而言具有正的電位，並具有比所述第2閾值電壓大的規定電壓以上的振幅，或在將所述第I電極作為基準時，相對於所述第2電極而言具有負的電位，並具有比所述第I閾值電壓大的規定電壓以上的振幅，且(2)具有第I脈衝寬度； 判斷步驟，判斷通過所述第I電壓施加步驟中的所述第I電壓脈衝的施加，塑造是否已經完成， 重複所述第I電壓施加步驟與所述判斷步驟，直到在所述判斷步驟中判斷為所述塑造已經完成， 在所述重複過程中，在所述第I電壓施加步驟中，向所述電阻變化型非易失性存儲元件施加具有比緊跟之前的所述第I電壓施加步驟中施加過的第I電壓脈衝的脈衝寬度還長的脈衝寬度的、新的第I電壓脈衝。
2.根據權利要求I所述的電阻變化型非易失性存儲元件的塑造方法，其中， 在所述第I電壓施加步驟中，作為所述第I電壓脈衝而向所述電阻變化型非易失性存儲元件施加(I)在將所述第I電極作為基準時相對於所述第2電極而言具有正電位並具有所述規定電壓以上的振幅、且(2)具有所述第I脈衝寬度的第I正電壓脈沖， 在所述判斷步驟中，在向所述電阻變化型非易失性存儲元件施加了具有所述低電阻化電壓脈衝的電壓振幅以上的電壓振幅且極性與所述低電阻化電壓脈衝相同的第I負電壓脈衝之後，通過判斷所述電阻變化型非易失性存儲元件是否處於所述低電阻狀態，從而判斷所述塑造是否已經完成。
3.根據權利要求I所述的電阻變化型非易失性存儲元件的塑造方法，其中， 在所述第I電壓施加步驟和所述判斷步驟的重複過程中，在所述第I電壓施加步驟中，對所述電阻變化型非易失性存儲元件施加具有使緊跟之前的所述第I電壓施加步驟中施加過的第I電壓脈衝的脈衝寬度以指數函數的形式增加的脈衝寬度的、新的第I電壓脈衝。
4.根據權利要求2所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述第I負電壓脈衝的脈衝寬度和所述低電阻化電壓脈衝的脈衝寬度相同。
5.根據權利要求2所述的電阻變化型非易失性存儲元件的塑造方法，其中， 該塑造方法還包含第2電壓施加步驟，在該第2電壓施加步驟中，在所述判斷步驟中的所述第I負電壓脈衝的施加後，向所述電阻變化型非易失性存儲元件施加極性、電壓振幅及脈衝寬度與所述第I正電壓脈衝相同的第2正電壓脈沖。
6.根據權利要求5所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述第I負電壓脈衝的脈衝寬度比所述低電阻化電壓脈衝的脈衝寬度還長。
7.根據權利要求I 6中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述第I電極和所述第2電極由不同的材料組成， 所述第2電極由銥、或銥與鉬的合金組成。
8.根據權利要求I 7中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述第I過渡金屬氧化物層是具有以TaOx表示的組成的層， 所述第2過渡金屬氧化物層是具有以TaOy表示的組成的層，其中x < y。
9.根據權利要求I 7中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 構成所述第I過渡金屬氧化物層的過渡金屬和構成所述第2過渡金屬氧化物層的過渡金屬是不同的。
10.根據權利要求I 8中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述初始狀態下的電阻變化型非易失性存儲元件具有比所述高電阻狀態下的電阻變化型非易失性存儲元件的電阻值還高的初始電阻值， 所述初始電阻值大於IMQ。
11.根據權利要求I 10中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述開關元件為MOS電晶體。
12.根據權利要求I 10中任一項所述的電阻變化型非易失性存儲元件的塑造方法，其中， 所述開關元件為雙向ニ極管。
13.—種電阻變化型非易失性存儲裝置，其利用了將電阻變化型非易失性存儲元件和開關元件串聯地連接在一起的存儲器単元， 所述電阻變化型非易失性存儲元件具有與所述開關元件連接的第I電極;第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層，所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；以及與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2氧不足型的過渡金屬氧化物層， 所述電阻變化型非易失性存儲元件具有 若將所述第2電極作為基準而向所述第I電極施加具有正電壓的第I閾值電壓以上的電壓脈沖、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電壓的第2閾值電壓以上的電壓脈沖、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性； 不會成為根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態的、製造後的初始狀態下的非線性的電流/電壓特性；以及 若在所述初始狀態下被施加規定電壓以上的電壓的電壓脈衝且在規定時間內持續施加該電壓，則弓I起從所述初始狀態向根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態變化的塑造，且若所述電阻變化型非易失性存儲元件中流動的電流増加，則該塑造時間以指數函數的形式減少的特性， 所述電阻變化型非易失性存儲裝置具備 存儲器單元陣列，其由將所述電阻變化型非易失性存儲元件和開關元件串聯地連接在一起的多個存儲器單元構成； 選擇部，其從所述存儲器單元陣列之中選擇至少ー個存儲器単元； 塑造用電源部，其產生用於對由所述選擇部選擇出的存儲器単元所包含的電阻變化型非易失性存儲元件進行塑造的塑造用電壓； 寫入用電源部，其產生用於進行寫入的寫入用電壓，在該寫入過程中，使由所述選擇部選擇出的存儲器単元所包含的電阻變化型非易失性存儲元件從所述高電阻狀態向所述低電阻狀態過渡、或從所述低電阻狀態向所述高電阻狀態過渡； 脈衝寬度可變寫入用電壓脈衝產生部，其在對由所述選擇部選擇出的存儲器単元所包含的電阻變化型非易失性存儲元件進行塑造的情況下，或在進行寫入的情況下，產生用於使該電阻變化型非易失性存儲元件的電阻狀態過渡到所期望的狀態的脈衝寬度可變的寫入用電壓脈沖；以及 讀出部，其具有塑造判定部及通常判定部，該塑造判定部判定由所述選擇部選擇出的存儲器単元所包含的電阻變化型非易失性存儲元件的塑造是否已經完成，該通常判定部判定由所述選擇部選擇出的存儲器単元所包含的電阻變化型非易失性存儲元件是高電阻狀態還是低電阻狀態， 所述脈衝寬度可變寫入用電壓脈衝產生部為了對所述電阻變化型非易失性存儲元件進行塑造，向所述電阻變化型非易失性存儲元件施加第I電壓脈衝，其中該第I電壓脈衝(I)在將所述第I電極作為基準時，相對於所述第2電極而言具有正的電位，並具有比所述第2閾值電壓大的規定電壓以上的振幅，或在將所述第I電極作為基準時，相對於所述第2電極而言具有負的電位，並具有比所述第I閾值電壓大的規定電壓以上的振幅，且⑵具有第I脈衝寬度， 重複所述脈衝寬度可變寫入用電壓脈衝產生部進行的所述第I電壓脈衝的施加和所述塑造判定部進行的判斷，直到在所述塑造判定部中判斷為所述塑造已經完成為止，在所述重複過程中，所述脈衝寬度可變寫入用電壓脈衝產生部向所述電阻變化型非易失性存儲元件施加具有比緊跟之前施加過的第I電壓脈衝的脈衝寬度還長的脈衝寬度的、新的第I電壓脈沖。
14.根據權利要求13所述的電阻變化型非易失性存儲裝置，其中， 所述脈衝寬度可變寫入用電壓脈衝產生部，作為所述第I電壓脈衝而向所述電阻變化型非易失性存儲元件施加(I)在將所述第I電極作為基準時相對於所述第2電極而言具有正電位並具有所述規定電壓以上的振幅、且(2)具有所述第I脈衝寬度的第I正電壓脈沖，所述塑造判定部通過判定所述電阻變化型非易失性存儲元件是否處於所述低電阻狀態來判斷施加所述第I正電壓脈衝之後的所述電阻變化型非易失性存儲元件的塑造是否已經完成。
15.根據權利要求14所述的電阻變化型非易失性存儲裝置，其中， 所述塑造判定部在向所述電阻變化型非易失性存儲元件施加了具有所述低電阻化電壓脈衝的電壓振幅以上的電壓振幅、且極性與所述低電阻化電壓脈衝相同的第I負電壓脈衝之後，判斷所述電阻變化型非易失性存儲元件是否處於所述低電阻狀態。
16.根據權利要求15所述的電阻變化型非易失性存儲裝置，其中， 所述第I負電壓脈衝的脈衝寬度和所述低電阻化電壓脈衝的脈衝寬度相同。
17.根據權利要求13 16中任一項所述的電阻變化型非易失性存儲裝置，其中， 所述第I電極和所述第2電極由不同的材料組成， 所述第2電極由銥、或銥與鉬的合金組成。
18.根據權利要求13 17中任一項所述的電阻變化型非易失性存儲裝置，其中， 所述第I過渡金屬氧化物層是具有以TaOx表示的組成的層， 所述第2過渡金屬氧化物層是具有以TaOy表示的組成的層，其中x < y。
19.根據權利要求13 17中任一項所述的電阻變化型非易失性存儲裝置，其中， 構成所述第I過渡金屬氧化物層的過渡金屬和構成所述第2過渡金屬氧化物層的過渡金屬是不同的。
20.根據權利要求13 19中任一項所述的電阻變化型非易失性存儲裝置，其中， 所述初始狀態下的電阻變化型非易失性存儲元件具有比所述高電阻狀態下的電阻變化型非易失性存儲元件的電阻值還高的初始電阻值， 所述初始電阻值大於IMQ。
21.根據權利要求13 20中任一項所述的電阻變化型非易失性存儲裝置，其中， 對於所述開關元件而言，向電阻變化型非易失性存儲元件施加將所述電阻變化型非易失性存儲元件的第I電極作為基準、相對於第2電極而言具有正電位的電壓脈衝時的電流驅動能力，要比向電阻變化型非易失性存儲元件施加將所述電阻變化型非易失性存儲元件的第I電極作為基準、相對於第2電極而言具有負電位的電壓脈衝時的電流驅動能力還大。
22.根據權利要求13 21中任一項所述的電阻變化型非易失性存儲裝置，其中， 所述開關元件為MOS電晶體。
23.根據權利要求13 21中任一項所述的電阻變化型非易失性存儲裝置，其中， 所述開關元件為雙向ニ極管。
24.根據權利要求13 23中任一項所述的電阻變化型非易失性存儲裝置，其中，所述選擇部按照順序選擇所述存儲器單元陣列所包含的全部存儲器単元， 所述脈衝寬度可變寫入用電壓脈衝產生部在對由所述選擇部選擇出的全部存儲器單元所包含的所述電阻變化型非易失性存儲元件施加了所述第I電壓脈衝之後，對由所述選擇部選擇出的全部存儲器単元中的、包含由所述塑造判定部判斷為塑造並未完成的電阻變化型非易失性存儲元件的存儲器單元施加所述新的第I電壓脈衝。
25. —種電阻變化型非易失性存儲元件，其與開關元件串聯地連接來構成存儲器單元，具有與所述開關元件連接的第I電極；第2電極；和被所述第I電極及所述第2電極夾持的氧不足型的過渡金屬氧化物層， 所述過渡金屬氧化物層包括與所述第I電極相接的第I過渡金屬氧化物層；以及與所述第2電極相接且具有比所述第I過渡金屬氧化物層還低的氧不足度的第2過渡金屬氧化物層， 所述電阻變化型非易失性存儲元件具有 若將所述第2電極作為基準而向所述第I電極施加具有正電位的第I閾值電壓以上的電壓脈沖、即低電阻化電壓脈衝，則向所述低電阻狀態過渡，若將所述第I電極作為基準而向所述第2電極施加具有正電位的第2閾值電壓以上的電壓脈沖、即高電阻化電壓脈衝，則向高電阻狀態過渡的特性； 不會成為根據被施加的電壓脈衝的極性而能夠在高電阻狀態與低電阻狀態之間可逆地過渡的狀態的、製造後的初始狀態； 所述初始狀態下的非線性的電流/電壓特性； 若在所述初始狀態下被施加規定電壓以上的電壓的電壓脈衝且在規定時間內持續施 加該電壓，則引起塑造，且若所述電阻變化型非易失性存儲元件中流動的電流増加，則該塑造時間以指數函數的形式減少的特性；以及 在所述塑造中，被施加的至少I個以上的電壓脈衝的累計脈衝施加時間越大、則塑造完成的概率就越大的特性。
全文摘要
本發明提供一種電阻變化型非易失性存儲元件的塑造方法及電阻變化型非易失性存儲裝置，與以往相比能夠降低塑造電壓且能夠迴避塑造電壓在每個電阻變化元件中的偏差。該塑造方法是電阻變化元件(100)初始化的塑造方法，包括判斷1T1R型存儲器單元電流是否大於基準電流的步驟(S24)；在判斷為並不大的情況下(S24中「否」)，施加脈衝寬度(Tp(n))上升的塑造用正電壓脈衝的步驟(S22)；以及施加具有脈衝寬度(Tp(n))以下的脈衝寬度(Tn)的負電壓脈衝的步驟(S23)，重複步驟(S24)、施加步驟(S22)及施加步驟(S23)，直到塑造完成為止。
文檔編號H01L45/00GK102804278SQ201180014829
公開日2012年11月28日 申請日期2011年3月28日 優先權日2010年3月30日
發明者河合賢, 島川一彥, 片山幸治 申請人:松下電器產業株式會社