具有多形態材料的集成電路結構的製備方法

2023-05-28 12:05:41

專利名稱：具有多形態材料的集成電路結構的製備方法
技術領域：
本發明涉及一種具有多形態(polymorphous)材料的集成電路結構的製備 方法，特別涉及一種使用快速熱處理技術製備具有多形態材料的集成電路結 構，使得該多形態材料具有較低電阻的預定晶相。
背景技術：
多形態材料(例如矽化鈦)已經成最廣泛使用於集成電路的自行對準矽化 物應用的金屬矽化物，其兼具低電阻、自行對準能力及相對較好的熱穩定性。 然而，矽化鈦在高溫工藝中傾向團塊化(agglomeration)為二種相C54相及 C49相，具有不同的結晶。相較於在較低溫度下形成的C49亞穩相 (metastabe),矽化鈦在高溫下形成的C54相具有較低電阻及較好穩定性。
使用廣泛接受的已知工藝條件製備矽化鈦時，首先形成較高電阻的C49 相。為了從較高電阻的C49相得到較低電阻的C54相，必須進行另一高溫 回火工藝，其對金屬矽化物或其它集成電路元件可能有不良影響，特別是對 較小線寬的工藝。例如，雙重摻雜的多晶矽柵極結構對額外的熱工藝相當敏 感，而高溫回火工藝則為額外的熱工藝。此外，氮化矽的剝離及破裂亦與額 外的熱工藝有關。
此外，快速熱回火設備是用於進行矽化鈦的熱處理。大部分的快速熱回 火機臺均使用高溫計做為溫度傳感器，其根據偵測物件的光學特性(例如發 射率、吸收率或反射率)而量測物件的溫度。然而，物件的光學特性受到晶 片上薄膜的反射係數的影響。通過快速熱回火而從較高電阻的C49相得到較 低電阻的C54相，導致物件必須經歷相轉換，其在升溫過程中引起反射率與 發射率變化。由此可知，高溫計無法準確地偵測實際溫度，亦無法精確地控 制溫度，因而溫度過高現象發生，亦即晶片被過度加熱。因此，需要一種不 會發生過度加熱的C54相矽化鈦的製備方法。
Franciscus等人的美國專利US 6,121,061揭示一種在半導體處理室 (chamber)處理晶片的方法，其通過熱偶計(PID控制器)控制溫度，因而不受材料的相轉換特性影響。亦即，現有技術並無解決材料的相轉換特性所引起 的問題。

發明內容
本發明提供一種使用快速熱處理技術製備具有多形態材料的集成電路 結構，使得該多形態材料具有較低電阻的預定晶相。
本發明的集成電路結構的製備方法的一實施例，進行沉積工藝以形成前 驅層於基板上，該前驅層在轉換溫度區間有具有相轉換特性。之後，在第一 溫度下進行預定時間的第一熱處理工藝，以便將該前驅層轉換成具有預定晶 相的多形態層，該第 一溫度高於該轉換溫度區間的上限。
上文已經概略地存又述本發明的技術特徵及優點，以使下文的本發明詳細 描述得以獲得較好了解。構成本發明的權利要求標的的其它技術特徵及優點 將描述於下文。本發明所屬技術領域中具有通常知識者應可了解，下文揭示 的概念與特定實施例可作為基礎而相當輕易地予以修改或設計其它結構或 工藝而實現與本發明相同的目的。本發明所屬技術領域中具有通常知識者亦 應可了解，這類等效的結構並無法脫離權利要求所提出的本發明的精神和範 圍。


通過閱讀上文及下列的附圖，本發明的技術特徵及優點得以獲得較好的 了解。
圖1至圖4例示本發明的集成電路結構的製備方法的一實施例。主要元件符號說明
10:集成電路結構 12:基板 14:含石圭層 16':多形態層 16:前驅層 18:鈦層 20:氮化4太層 22:介面結構
具體實施例方式
圖1至圖4例示本發明的集成電路結構10的製備方法的一實施例。首 先進行沉積工藝以形成介面結構22於基板12上，該基板12具有含矽層14(例 如單晶矽層或多晶矽層)。該介面結構22可包含形成該含矽層14上的鈦層 18以及形成於該鈥層18上的氮化鈦層20。特而言之，該含矽層14與該鈦 層18反應而形成前驅層16於該基板12上，如圖2所示。該前驅層16的一 實施例可為C49相矽化鈦層，其包含鈦及矽，且在轉換溫度區間(介於740 與770 。C之間)具有相轉換特性。
參考圖3,在第一溫度下進行預定時間(例如，至少3秒)的第一熱處理 工藝，以便將該前驅層16轉換成具有預定晶相的多形態層16'。該預定時間 的實施例可介於3至10秒之間；優選地，介於3至7秒之間；更優選地， 介於5至7秒之間。該第一溫度高於770。C,其高於該轉換溫度區間(介於 740與770。C之間)的上限。特而言之，該第一熱處理工藝將該前驅層18(具 有較高電阻的C49相矽化鈦層)轉換成具有較低電阻的C54相矽化鈦層。該 第一熱處理工藝的溫度控制取決於將該前驅層16轉換成具有何種特性。例 如，為了達成降低儲存節點接觸電阻的目的，該第一熱處理工藝可在775至 800。C的溫度區間進行；優選地，775至7卯。C的溫度區間進行；更優選地， 777至783。C的溫度區間進行。之後，在第二溫度進行第二熱處理工藝以便 緻密化該介面結構22;若該第一溫度為800。C，則該第二溫度優選地為 810。C。
參考圖4,在777至783。C的渴度區間進行的第一熱處理工藝可視為該 第二熱處理工藝的預熱(pre-soak)程序，該第二熱處理(soak)工藝實質上在 810。C進行，用以緻密化該介面結構。現有技術1及現有技術2並未使用預 熱程序，亦即現有技術直接將C49相矽化鈦層直接加熱到810。C,因而發生 明顯超過810。C的過熱(overshooting)現象，其由C49相矽化鈥層的相轉換特 性造成且引起漏電問題。相對地，本發明通過在777至783。C的溫度區間進 行的第一熱處理工藝作為該第二熱處理工藝(實質上在810°C進行)的預熱程 序，且C49相矽化鈦層的相轉換完全在該第一熱處理工藝中完成。因此，本 發明並無相轉換特性造成的超過810°C的過熱現象。
該前驅層16的另一實施例包含鈷及矽，且該第一熱處理工藝可在介於
6545與555。C的溫度區間進行，以便將該前驅層16轉換成矽化鈷層。此外， 該前驅層16的另一實施例包含鴒及矽，且該第一熱處理工藝可在介於597 與603°C的溫度區間進行，以便將該前驅層16轉換成矽化鴒層。此外，若 該前驅層16的另一實施例僅包含矽，且該第一熱處理工藝可在低於580°C 的溫度下進行，以便將該前驅層16轉換成非晶矽層；相對地，若該前驅層 16的另一實施例僅包含矽，則該第一熱處理工藝可在高於580。C的溫度下 進行，以便將該前驅層16轉換成多晶矽層。
一般而言，本案的多形態材料可為任何具有相轉移特性的材料。就本案 的目的而言，多形態材料可為(但不限於)下列材料鈦、鈷、鉬、釩、鴒、 鉭、鈮、鉻。上述金屬材料一般均可採用沉積技術予以製備。此外，轉換溫 度區間取決於在快速熱回火中的許多電阻變化的實驗結果。在相轉換過程 中，材料的電阻將持續增加。當該前驅層即將完全轉換成該預定晶相時，其 電阻將減少且不受溫度影響而改變直到團塊化(agglomeration)。因此，在轉 換溫度區間的材料的電阻並不相同。
本發明的技術內容及技術特點已揭示如上，然而本發明所屬技術領域中 具有通常知識者仍可能基於本發明的教示及揭示而作種種不背離本發明精 神的替換及修飾。因此，本發明的保護範圍應不限於實施例所揭示者，而應 包括各種不背離本發明的替換及修飾，並為權利要求所涵蓋。
此外，本案的權利範圍並不局限於上文揭示的特定實施例的工藝、設備、 製造、物質的成份、裝置、方法或步驟。基於本發明教示及揭示工藝、設備、 製造、物質的成份、裝置、方法或步驟，本發明所屬技術領域中具有通常知 識者應了解，無論現在已存在或未來開發者，其與本案實施例揭示者以實質 相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本發 明。因此，權利要求用以涵蓋用以此類工藝、設備、製造、物質的成份、裝 置、方法或步驟。
權利要求
1.一種集成電路結構的製備方法，包含形成前驅層於基板上，該前驅層在轉換溫度區間有具有相轉換特性；以及在第一溫度下進行預定時間的第一熱處理工藝，使該前驅層轉換成預定晶相，該第一溫度高於該轉換溫度區間的上限。
2. 根據權利要求1的集成電路結構的製備方法，其中該基板包含含矽層。
3. 根據權利要求1的集成電路結構的製備方法，其中該前驅層包含鈦及矽。
4. 根據權利要求1的集成電路結構的製備方法，其中該第一熱處理工藝 將該前驅層轉換成C54相矽化鈦層。
5. 根據權利要求1的集成電路結構的製備方法，其中該第一溫度由高溫 計予以檢測，該高溫度對該集成電路結構的光特性變化相當靈敏。
6. 根據權利要求4的集成電路結構的製備方法，其中該轉換溫度區間介 於740與770°C之間。
7. 根據權利要求1的集成電路結構的製備方法，另包含在第二溫度進行 第二熱處理工藝以便緻密化介面結構，該第二溫度高於該第一溫度。
8. 根據權利要求1的集成電路結構的製備方法，其中該前驅層包含鈷及矽。
9. 根據權利要求8的集成電路結構的製備方法，其中該第一熱處理工藝 在545與555°C的溫度區間進行。
10. 根據權利要求9的集成電路結構的製備方法，其中該第一熱處理工 藝將該前驅層轉換成矽化鈷層。
11. 根據權利要求l的集成電路結構的製備方法，其中該前驅層包含鎢 及矽。
12. 根據權利要求1的集成電路結構的製備方法，其中該第一熱處理工 藝在597與603°C的溫度區間進行。
13. 根據權利要求12的集成電路結構的製備方法，該第一熱處理工藝將 該前驅層轉換成矽化鴿層。
14. 根據權利要求2的集成電路結構的製備方法，其在形成該前驅層之前，另包含形成多形態層於該含矽層上，藉以形成該含矽層於該多形態層與 該含矽層之間。
15. 根據權利要求1的集成電路結構的製備方法，其中該第一熱處理工 藝在低於580。C的溫度進行。
16. 根據權利要求15的集成電路結構的製備方法，其中該第一熱處理工 藝將該前驅層轉換成非晶矽層。
17. 根據權利要求1的集成電路結構的製備方法，其中該第一熱處理工 藝在高於580°C的溫度進行。
18. 根據權利要求17的集成電路結構的製備方法，其中該第一熱處理工 藝將該前驅層轉換成多晶矽層。
19. 根據權利要求1的集成電路結構的製備方法，其中該預定時間介於 3至7秒之間。
全文摘要
本發明涉及一種具有多形態材料的集成電路結構的製備方法，該方法首先形成前驅層於基板上，該前驅層在轉換溫度區間有具有相轉換特性。之後，在第一溫度下進行預定時間的第一熱處理工藝，以便將該前驅層轉換成具有預定晶相的多形態層，該第一溫度高於該轉換溫度區間的上限。
文檔編號H01L21/768GK101593670SQ20081013564
公開日2009年12月2日 申請日期2008年7月7日 優先權日2008年5月28日
發明者巫政達, 莊達淯, 李偉恆, 鄭紫綸 申請人:茂德科技股份有限公司