在半導體裝置中形成隔離結構的方法

2023-07-01 04:20:56 2

專利名稱：在半導體裝置中形成隔離結構的方法
技術領域：
本發明涉及一種半導體裝置，更具體而言涉及一種形成隔離結構以均勻 填充半導體裝置的溝槽的方法。
背景技術：
由於半導體製造技術的發展，使用小的設計規則可在半導體裝置中形成 極細的圖案，且因此，可增加該半導體裝置的集成度。在製造半導體存儲器
裝置，例如具有極細圖案的動態隨機存取存儲器(DRAM)中，裝置隔離工 藝對於增加該半導體存儲器裝置的數據保留時間以改善製造良率是重要的。 因此，已研究及發展基於該隔離工藝的許多工藝及材料，以改善半導體裝置 的數據保留時間。
在各種隔離工藝中，因為使用窄溝槽及隔離層可有效隔離裝置，所以已 經廣泛使用淺溝槽隔離(STI)工藝。在該STI工藝中，通過典型曝光和蝕 刻工藝在半導體基板中形成溝槽至預定深度，以及以絕緣層填充該溝槽。然 後，對該絕緣層實施平坦化工藝，以在該溝槽中形成隔離層。
為了改善用以填充溝槽的間隙填充特性，使用高密度等離子體(HDP) 氧化物層作為間隙填充材料，或者使用沉積-蝕刻-沉積(DED)方法。然而， HDP氧化物層及DED方法不適用於填充低於60nm技術的半導體裝置的溝 槽。在此情況中，通過旋塗介電(SOD)工藝使用可流動絕緣層填充溝槽，該 可流動絕緣層是由包括溶劑及溶質的混合物形成。
在該SOD工藝中，使用塗布機將包括溶劑及溶質的混合物應用到溝槽， 以形成可流動絕緣層。接下來，實施固化工藝，以用該可流動絕緣層填充該 溝槽，同時提高該可流動絕緣層的密度。然後，使該可流動絕緣層凹陷至預 定深度，以及通過用HDP氧化物層填充該可流動絕緣層的凹部以在該溝槽 中形成溝槽隔離層。然而，該SOD工藝具有許多限制，例如難以用溝槽隔 離層均勻地填充該溝槽。因此，需要一種在半導體裝置中形成隔離結構的改 良方法，以增加產量及穩定裝置特性。

發明內容
在一個實施例中，提供一種在半導體裝置中形成隔離結構的方法，該方
法包括形成溝槽於半導體基板中；形成襯底層於該溝槽的暴露表面上；形 成可流動絕緣層，以填充該溝槽；使該可流動絕緣層凹陷；形成緩沖層於該 溝槽的側壁上形成的且在使該可流動絕緣層凹陷後暴露的該襯底層的一部 分上；蝕刻該緩沖層，以平滑在使該可流動絕緣層凹陷時形成的該襯底層的 粗糙部；以及沉積掩埋絕緣層於該溝槽中。
通過使用包括氫氟酸(HF)的溼法蝕刻化學製品可以使該可流動絕緣層 凹陷約1100A至約1400A。
可以使用高密度等離子體(HDP)工藝實施該緩沖層的形成和該掩埋絕 緣層的沉積。
可以使用氟(F)基蝕刻氣體實施該緩沖層的蝕刻。該襯底層可以包括 襯底氮化物層及襯底氧化物層，以及可以實施該緩沖層的蝕刻，使得該襯底 氮化物層保留在該溝槽的暴露表面上。當該緩沖層具有約250A至約350A
的厚度時，該緩沖層的蝕刻的目標是要蝕刻去除該緩沖層的約8SA至約
的厚度。
在另一實施例中，提供一種在半導體裝置中形成隔離結構的方法，該方 法包括形成溝槽於半導體基板中；形成襯底層於該溝槽的暴露表面上，該 襯底層包括襯底氮化物層和襯底氧化物層；形成可流動絕緣層，以填充該溝 槽；使該可流動絕緣層凹陷；形成第一緩衝層於在使該可流動絕緣層凹陷後 暴露的該襯底氮化物層的 一部分上，該第 一緩衝層具有用以防止在該溝槽的 側壁中產生孔洞的預定厚度；形成第二緩沖層於該第一緩衝層上；蝕刻該第 一和第二緩沖層，以平滑在使該可流動絕緣層凹陷時形成的該襯底層的粗糙 部；以及沉積掩埋絕緣層於該溝槽中，其中該第二緩沖層作為該掩埋絕緣層 的種子層。
在又另一實施例中，提供一種在半導體裝置中形成隔離結構的方法，該 方法包括形成溝槽於半導體基板中；形成村底層於該溝槽的暴露表面上， 該襯底層包括襯底氮化物層及襯底氧化物層；形成可流動絕緣層，以填充該 溝槽；使該可流動絕緣層凹陷；載入該半導體基板至工藝室(chamber)中； 通過供應包括氬氣(Ar)及氦氣(He)氣體的預熱氣體至該工藝室來實施第一預
熱工藝，從而釋放該襯底層的應力；通過供應預熱氣體至該工藝室來實施第二預熱工藝，從而氧化在使該可流動絕緣層凹陷後所暴露的襯底氮化物層的表面；形成緩沖層於該溝槽的側壁上形成的且在使該可流動絕緣層凹陷後暴 露的該襯底氮化物層的一部分上；通過供應蝕刻氣體至該緩沖層來蝕刻該緩 衝層，從而平滑在使該可流動絕緣層凹陷時形成的該襯底層的粗糙部；以及 沉積掩埋絕緣層於該溝槽中。
該緩沖層的形成可以包括通過供應氧氣(02)、矽烷(SiEU)和氦氣(He) 氣體至該溝槽來形成第一緩衝層於該襯底層的部分上且形成至用以防止在 該溝槽的側壁中產生孔洞的預定厚度；以及通過供應氧氣(02)、矽烷(SiRO、 氫氣(H2)及氦氣(He)氣體至該第一緩衝層來形成第一緩沖層作為該掩埋絕緣 層的種子層。


圖1至14描述依據本發明的實施例的在半導體裝置中形成隔離結構的方法；
圖15描述依據本發明的實施例的高密度等離子體(HDP)工藝室的示 意圖16和17描述形成在溝槽的側面上的納米孔洞，用以解釋該納米孔洞 所造成的問題；以及
圖18A和18B描述使用檢查裝置所探測的缺陷。 附圖標記說明
100半導體基板102墊氧化物層
104墊氮化物層106光致抗蝕劑層圖案
108墊氮化物層圖案110墊氧化物層圖案
112溝槽114側壁氧化物層
116襯底氮化物層118襯底氧化物層
120可流動絕緣層120'可流動絕緣層
122粗糙部124第一緩沖層
126第二緩沖層128HDP氧化物層
130掩埋絕緣層132溝槽隔離結構
200納米孔洞205可流動絕糹彖層
210 掩埋絕緣層215才冊極絕緣層
220 導電層225
230 硬掩模層235平臺插塞
240 部分300HDP工藝室
305 工作檯315頂側
320 側面325底側
A突出d預定深度
具體實施例方式
以下，將參考附圖來詳細描述依據本發明的在半導體裝置中形成隔離結 構的方法，附圖中示出本發明的實施例。然而，本發明可以以許多不同形式 來實施且不應被解讀成受限於在此所述的實施例。
參考圖1,在半導體基板100上順序沉積墊(pad)氧化物層102及墊氮 化物層104。墊氧化物層102減少因墊氮化物層104所施加的吸引力造成的 對半導體基板100的應力。在墊氮化物層104上形成光致抗蝕劑層及圖案化 該光致抗蝕劑層以形成光致抗蝕劑層圖案106，光致抗蝕劑層圖案106選擇 性地暴露墊氮化物層104。將在墊氮化物層104的暴露區域中形成隔離層， 以界定隔離區域，以及墊氮化物層104的覆蓋有光致抗蝕劑層圖案106的其 它部分成為有源區。
參考圖2，使用光致抗蝕劑層圖案106作為掩模來實施蝕刻工藝，以形 成具有預定深度的溝槽112 (參考圖3)。
詳言之，使用光致抗蝕劑層圖案106作為掩模來蝕刻去除墊氮化物層 104的暴露區域，以形成墊氮化物層圖案108。接下來，剝離(即，移除) 光致抗蝕劑層圖案106。然後，使用墊氮化物層圖案108作為掩模來蝕刻墊 氧化物層102,以形成墊氧化物層圖案110，墊氧化物層圖案110選擇性地 暴露半導體基板100。接著，使用墊氮化物層圖案108及墊氧化物層圖案110 作為掩模來蝕刻去除半導體基板100的暴露區域，以在半導體基板100中形 成溝槽112至預定深度(例如，約1600A至約1800A )。
參考圖3，對半導體基板100實施氧化工藝，以在溝槽112中形成側壁 氧化物層114。可通過熱氧化形成側壁氧化物層114。在溝槽112的形成期 間部分半導體基板IOO會被損傷，因此形成側壁氧化物層114以補償這些損
傷。此外，側壁氧化物層114防止隨後襯底(liner)氮化物層116對半導體 基板100施加的應力。襯底氮化物層116直接形成在半導體基板100上時， 這些應力發生。
接下來，在側壁氧化物層114上沉積襯底氮化物層116至約70A至約 75A的厚度。襯底氮化物層116防止在諸如柵極氧化工藝和熱工藝的工藝期 間滲入半導體基板100的氧化物源所造成的漏電流。此外，襯底氮化物層116 防止在用以形成溝道的雜質注入工藝期間滲入隔離層的摻雜劑所造成的閾 值電壓Vth的減少。然後，在襯底氮化物層116上形成襯底氧化物層118。
參考圖4,在半導體基板100上方形成可流動絕緣層120，以填充溝槽
112。
詳言之，將半導體基板100裝載在旋轉塗布^L上。接著，當旋轉該旋轉 塗布機時，將包括溶劑及溶質的混合物應用在半導體基板100上，以形成用 以填充溝槽112的可流動絕緣層120。可流動絕緣層120可以是具有良好回 流特性的旋塗介電(SOD)層。在本實施例中，可流動絕緣層120由聚矽氮烷 (polysilazane)形成。然後，通過固化處理可流動絕緣層120。可以在H2 或02氣氛中實施該固化工藝。
參考圖5,對可流動絕緣層120實施平坦化工藝。通過化學機械拋光 (CMP)實施該平坦化工藝，直到暴露墊氮化物層圖案108為止。進行這樣的 工作從而可在稍後工藝中使可流動絕緣層120均勻地凹陷。
參考圖6，在該平坦化工藝後，使可流動絕緣層120凹陷至預定深度(d)， 以暴露襯底氮化物層116。該預定深度(d)可以在約IIOOA至約1400A之間。 可通過溼法蝕刻工藝使可流動絕緣層120凹陷。可使用諸如HF溶液的溼法 蝕刻化學製品實施該溼法蝕刻工藝。在使可流動絕緣層120凹陷後，以參考 符號120'表示該可流動絕緣層120。當使可流動絕緣層120凹陷時，蝕刻去 除襯底氧化物層118至預定深度(d)。因此，可使襯底氮化物層116暴露至相 同預定深度(d)。此外，當使可流動絕緣層120凹陷時，會蝕刻掉襯底氮化物 層116的暴露部分。結果，可以減少襯底氮化物層116的暴露部分的厚度至 預定厚度，例如約40A。
接下來，對半導體基板100實施退火工藝。詳言之，將半導體基板IOO 載入爐中以及在約900°C至約950°C的溫度下退火約20秒至約30秒，以便 提高可流動絕緣層120'的密度。
在傳統方法中，可以通過高密度等離子體(HDP)工藝完全填充溝槽112。 然而，在此情況中，無法允許充分的間隙填充餘量。因此，在本實施例中， 用可流動絕緣層120部分地填充溝槽112，以及通過HDP工藝填充溝槽112 的剩餘部分。使可流動絕緣層120凹陷，以便用可流動絕緣層120'部分地填 充溝槽112。當使可流動絕緣層120凹陷時，會增加通過溝槽112暴露的襯 底氮化物層116的部分的粗糙度，以在溝槽112的側面上形成粗糙部122。 例如，襯底氧化物層118的未被諸如溼法蝕刻化學製品的蝕刻劑所蝕刻去除 的部分會保留在襯底氮化物層116的暴露部分上，以形成粗糙部122。
如果在存在粗糙部122的溝槽112中直接形成掩埋絕緣層，則該掩埋絕 緣層的生長速率在溝槽112的存在粗糙部122的側部上可能比在溝槽112的 底部上高。在此情況中，在完全填滿粗糙部122前，會填充溝槽112的側部， 因而造成諸如納米孔洞的缺陷。參考圖16,在具有粗糙側面的溝槽中形成掩 埋絕緣層210。在此情況中，在該溝槽的側面上探測到納米孔洞200。在圖 16中，參考符號205表示可流動絕緣層。
如果納米孔洞200存在，以及例如，在形成4冊極後實施用以形成平臺插 塞(landing plug) 235的工藝，則平臺插塞235的導電材料會滲入納米孔洞 200,因而如圖17的部分240所示，平臺插塞235會連接至柵極的導電層220 (橋接缺陷)。因此，必需均勻地弄平在溝槽112的側面上形成的粗糙部U2， 以防止橋接缺陷。在圖17中，參考符號215、 225及230分別表示柵極絕緣 層、金屬層及硬掩模層。
參考圖7至15，通過第一和第二預熱工藝處理半導體基板100,以減少 在側壁氧化物層14及襯底氮化物層116中的應力。
詳言之，將半導體基板100裝載在圖15所示的HDP工藝室300的工作 臺305上，用於實施HDP工藝。然後，當注入氬氣(Ar)及氦氣(He)氣體至 HDP工藝室300時，供應預定功率至HDP工藝室300,以實施第一預熱工 藝約50秒至約55秒。在第一預熱工藝期間，可減少側壁氧化物層1M及襯 底氮化物層116的應力。在第一預熱工藝期間，可以以約60sccm至7Ssccm 的流速將氬氣(Ar)氣體供應至HDP工藝室300。可以以約250sccm至350sccm 的流速從側面320及以約250sccm至350sccm的流速從頂側315將氦氣(He) 氣體供應至HDP工藝室300。再者，可以從頂側315供應約4500W至約 5500W之間的功率至HDP工藝室300，以及可以從側面320供應3500W至
4500W之間的功率至HDP工藝室300，以產生等離子體。不從底側325供 應功率至HDP工藝室300。
接下來，通過供應包括氧氣(02)的預熱氣體至半導體基板IOO來實施第 二預熱工藝，以便防止因氧化而損傷襯底氮化物層116。可通過注入氧氣(02)、 氬氣(Ar)及氦氣(He)氣體至HDP工藝室300中及供應預定功率至HDP工藝 室300約5秒至約10秒以實施第二預熱工藝。可以以約50sccm至約150sccm 的流速將氧氣(02)氣體注入至HDP工藝室300，以及可以以約40sccm至約 50sccm的流速將包括氬氣(Ar)氣體的惰性氣體注入至HDP工藝室300。可以 將氦氣(He)氣體與氧氣(02)氣體及氬氣(Ar)氣體一起注入HDP工藝室300。 可以以約200sccm至約300sccm的流速注入氦氣(He)氣體。可以從頂側315 供應約4500W至約5500W之間的功率至HDP工藝室300，以及可以從側面 320供應約3500W至約4500W之間的功率至HDP工藝室300。不從底側325 供應功率至HDP工藝室300。可以實施第 一和第二預熱工藝不超過60秒。 在第一和第二預熱工藝期間可釋放襯底氮化物層116中的應力，且因此，可 防止襯底氮化物層116從溝槽112升高。
參考圖8，在可流動絕緣層120'和形成於溝槽112側面上的粗糙部IK 上形成第一緩衝層124。
詳言之，在第一和第二預熱工藝後，將包括氧氣(02)、矽烷(SiH4)及氦氣 (He)氣體的沉積源供應至HDP工藝室300。在此，可以以約100sccm及約 115sccm的流速供應氧氣(02)至HDP工藝室300。可以以約40sccm至約 55sccm的流速從側面320及以約25sccm至約35sccm的流速從頂側315供 應矽烷(SiH》氣體至HDP工藝室300。可以以約150sccm至約250sccm的流 速從側面320及以約50sccm至約150sccm的流速從頂側315供應氦氣(He) 氣體至HDP工藝室300。可以/人頂側315供應約7500W至約8500W之間的 功率至HDP工藝室300,以及可以從側面320供應約4500W至約5500W之 間的功率至HDP工藝室300。再者，可以從底側325供應約450W至約550W 之間的功率至HDP工藝室300。結果，在可流動絕緣層120'及溝槽112的襯 底氮化物層116暴露的側面上形成第一緩沖層124。使第一緩沖層124形成 至適當厚度，以便防止在溝槽112的側面上產生孔洞。第一緩沖層124可以 具有約250A至約350A之間的厚度。由於第一緩沖層124，可平滑粗糙部 122。
參考圖9，額外地供應HDP沉積源至HDP工藝室300，以形成第二緩 沖層126，第二緩沖層126作為掩埋絕緣層的種子層。
詳言之，將氧氣(02)、矽烷(SiH0、氬氣(H2)及氦氣(He)氣體供應至HDP 工藝室300。可以以約70sccm至約80sccm的流速供應氧氣(02)氣體至HDP 工藝室300。可以從側面320以約40sccm至約55sccm的流速及從頂側315 以約5sccm至約15sccm的流速供應矽烷(SiH4)氣體至HDP工藝室300。可 以從側面320以約250sccm至約350ccm的流速供應氦氣(He)氣體至HDP工 藝室300。可以以約100sccm至約150sccm的流速供應氫氣(H2)氣體至HDP
工藝室300，以及可以從側面320供應約6500W至約7500W之間的功率至 HDP工藝室300。再者，可以從底側325供應約1500W至約2500W之間的 功率至HDP工藝室300。結果，在第一緩沖層124上形成第二緩沖層126 至約250A至約350A的厚度。
如果厚地應用第二緩衝層126以快速地填充溝槽112，則溝槽112的填 充速率在粗糙部122上可能比在其它部分上高。因此，在溝槽112的側面上 會產生納米孔洞200(參考圖16)。因此，在本發明的當前實施例中，第一緩 沖層124和第二緩沖層126均具有約350A以下的厚度，儘管在傳統方法中 第一緩衝層124具有約350A以上的厚度及第二緩沖層126具有約700A以 上的厚度。例如，第一緩沖層124和第二緩沖層126均可以具有約250A至 350A之間的厚度。因為第一緩衝層124和第二緩衝層126具有對小厚度， 所以在因形成於溝槽112側面上的粗糙部122產生納米孔洞前，第二緩沖層 126可完全形成。在此，在溝槽112的底部上會產生納米孔洞。然而，這些 在溝槽112的底部上的納米孔洞不會影響半導體裝置的特性。
參考圖10和圖15,將蝕刻氣體供應至半導體基板100，以從溝槽112 蝕刻去除4且#造部122。
詳言之，當注入包括三氟化氮(NF3)、氫氣(H2)及氦氣(He)氣體的蝕刻氣 體至HDP工藝室300時，將預定功率供應至HDP工藝室300。在此，可以 以約100sccm至約200sccm的流速供應三氟化氮(NF3)氣體至HDP工藝室 300,以及可以以約100sccm至約200sccm的流速供應氬氣(H2)氣體至HDP 工藝室300。可以以約55sccm至約65sccm的流速供應氦氣(He)氣體至HDP 工藝室300。可/人頂側315以約55sccm至約65sccm的流速供應額外量的氦
氣(He)氣體至HDP工藝室300。作為產生等離子體的電源功率，可以從頂側 315供應約1500W至約2500W之間的功率至HDP工藝室300，以及可以從 側面320供應約5500W至約6500W之間的功率至HDP工藝室300。此外， 可以從底側325供應約IOOOW至約1800W之間的功率至HDP工藝室300。 當通過該蝕刻氣體及電源功率蝕刻去除第一緩沖層124和第二緩沖層 126時，也乂人溝槽112的側面移除4且4造部122。因為側面功率相對高於底部 功率，所以側面蝕刻率高於底部蝕刻率，使得第一緩沖層124和第二緩沖層 126的預定厚度可保留在可流動絕緣層120'上。在此，以襯底氮化物層116 可保留在溝槽112中的方式實施該蝕刻工藝。第一緩衝層124和第二緩沖層 126的蝕刻的目標是要減少第一緩沖層124和第二緩沖層126的1/4至1/3 的厚度。例如，蝕刻工藝的目標可以是要移除約85A至約95A的厚度。在 此，基於半導體基板100的平坦表面，例如墊氮化物層圖案108的平坦表面 或溝槽112的底面，來確定蝕刻目標層。詳言之，當沉積第一緩沖層124和 第二緩衝層126時，第一緩沖層124和第二緩沖層126的厚度基於上述的半 導體基板100的平坦表面可以是在約250A至約350A之間，而且與在溝槽 112的底面上相比，在溝槽112的側面上的第一緩衝層124和第二緩沖層126 的厚度相對小。
因此，該蝕刻工藝的目標根據在溝槽112的底面的第一緩沖層124和第 二緩沖層126的厚度可以是要移除約85A至約95A的厚度。當以此方式實 施該蝕刻工藝時，可以從該溝槽的側面移除第一緩沖層124和第二緩沖層 126。然而，第一緩沖層124和第二緩沖層126的預定厚度可以保留在溝槽 112的底面。同時，由於第二緩衝層126的保護，襯底氮化物層116不受該 蝕刻氣體的損害。
參考圖11,在該蝕刻工藝後，將包括氧氣(02)、矽烷(SiRO、氫氣(H2) 及氦氣(He)氣體的沉積源供應至HDP工藝室300，以在溝槽112中形成HDP 氧化物層128。
詳言之，可以以約70sccm至約80sccm的流速供應氧氣(02)氣體至HDP 工藝室300。可以從側面320以約40sccm至約55sccm的流速及從頂側315 以約5sccm至約15sccm的流速供應矽烷(SiH4)氣體至HDP工藝室300。可 以從側面320以約250sccm至約350sccm的流速供應氦氣(He)氣體至HDP 工藝室300。可以以約100sccm至約150sccm的流速供應氫氣(Hb)氣體至HDP
工藝室300，以及可以從側面320供應約6500W至約7500W之間的功率至 HDP工藝室300。再者，可以從底側325供應約1500W至約2500W之間的 功率至HDP工藝室300。按此方式，在溝槽112中形成HDP氧化物層128 至約450A至約550A的厚度。在此，因為溝槽112窄，所以HDP氧化物層 128可以在溝槽112的上部突出(參考圖11的部分A)。
參考圖12和圖15，將蝕刻氣體供應至HDP工藝室300，以從溝槽112 的上部蝕刻去除HDP氧化物層128的突出A。
被供應至HDP工藝室300的蝕刻氣體包括三氟化氮(NF3)、氫氣(H2)及 氦氣(He)氣體。可以以約100sccm至約200sccm的流速供應三氟化氮(NF3) 氣體至HDP工藝室300,以及可以以約100sccm至約200sccm的流速供應 氬氣(H。氣體至HDP工藝室300。可以以約55sccm至約65sccm的流速供應 氦氣(He)氣體至HDP工藝室300。可從頂側315以約55sccm至約65sccm的 流速供應額外量的氦氣(He)氣體至HDP工藝室300。作為用以產生等離子體 的電源功率，可以A^頂側315供應約1500W至約2500W之間的功率至HDP 工藝室300，以及可以從側面320供應約5500W至約6500W之間的功率至 HDP工藝室300。此外，可以從底側325供應約1000W至約1800W之間的 功率至HDP工藝室300。此蝕刻工藝的目標可以是要移除HDP氧化物層128 的約85A至約95A的厚度，用以移除突出A。可通過該蝕刻工藝移除HDP 氧化物層128的突出A，其中該突出部A是由於沉積速率差異而形成於溝槽 112的上部，且因此，可在溝槽112的上部平滑HDP氧化物層128。
參考圖13,通過重複HDP氧化物層沉積工藝和突出蝕刻工藝，用掩埋 絕緣層130填充溝槽112。亦即，在移除會阻礙溝槽112的填充的突出後， 重複沉積，從而改善用以填充溝槽112的間隙填充特性。該HDP氧化物層 沉積及該突出蝕刻工藝可以重複3 、 4或5次(5個循環)以上。
在傳統方法中，形成HDP氧化物層至約700A以上的厚度，蝕刻去除該 HDP氧化物層的約150A以上的厚度，以及重複該HDP氧化物層的形成及 該HDP氧化物層的蝕刻以形成掩埋絕緣層。然而，在本發明的當前實施例 中，形成HDP氧化物層128至約450A至約550A的厚度，蝕刻去除HDP 氧化物層128的約85A至約95A的厚度，以及重複HDP氧化物層128的形 成和HDP氧化物層128的蝕刻以形成掩埋絕緣層130。因此，可減少納米孔
洞。同時，可在HDP工藝室300中原位(insitu)實施第一和第二預熱工藝 到HDP氧化物層128的突出A的蝕刻工藝。
如上所述，使用第一緩衝層124和第二緩沖層126可減少溝槽112的側 面的粗糙度。再者，調整第一緩衝層124和第二緩衝層126的厚度，以在第 二緩沖層126接觸會生長納米孔洞的部分前完全形成第二緩衝層126(掩埋絕 緣層130的種子層)，以及通過蝕刻從溝槽112的側面移除粗糙部122，以防 止納米孔洞的產生。在使用導電材料形成平臺插塞後，使用電子束檢查(EBI) 裝置檢查橋接缺陷。參考圖18A和18B,雖然在由傳統方法處理的晶片中探 測到許多橋接缺陷(B),但是在依據本發明的當前實施例處理的晶片中探測 到非常少的橋接缺陷。
參考圖14，對掩埋絕緣層130實施平坦化工藝，直到暴露墊氮化物層圖 案108為止，以及移除墊氮化物層圖案108和墊氧化物層圖案110，以形成 溝槽隔離層132。在此，可通過化學機械拋光(CMP)實施掩埋絕緣層130的 平坦化工藝。
在依據本發明的在半導體裝置中成隔離結構的方法中，在使可流動絕緣 層凹陷時形成的溝槽的粗糙部上形成第一和第二緩沖層，從而平滑該粗糙 部，以及然後，使用蝕刻氣體移除該粗糙部。因此，當形成該掩埋絕緣層時， 可防止納米孔洞的產生。可防止該半導體裝置因例如導電層滲入隔離層所造 成的橋接缺陷而劣化。再者，因為通過使第一和第二緩沖層形成有薄的厚度 以調整在溝槽的側面及底面的生長速率，所以可有效地防止納米孔洞的產 生。換句話說，調整第一和第二緩衝層的沉積厚度，以在第二緩沖層接觸會 生長納米孔洞的部分前完全形成該第二緩沖層(該掩埋絕緣層的種子層)，以 及隨後通過蝕刻從該溝槽的側面移除該粗糙部，從而防止納米孔洞的產生。
雖然已經結合特定實施例描述了本發明，但是本領域技術人員將顯見在 不脫離由權利要求所界定的本發明的精神及範圍內可實施各種變更及修改。
本發明專利申請主張2007年9月7日所提出的韓國專利申請 10-2007-0091195的優先權，其全部內容引用結合於此。
權利要求
1. 一種在半導體裝置中形成隔離結構的方法，所述方法包括:形成溝槽於半導體基板中；形成襯底層於所述溝槽的暴露表面上方；形成可流動絕緣層於所述溝槽上方，以便所述可流動絕緣層的頂面設置在所述溝槽的頂部上方；蝕刻所述可流動絕緣層，以部分地敞開所述溝槽和暴露所述溝槽中的所述襯底層的上部；形成緩衝層於所述襯底層的暴露的上部上；蝕刻所述緩衝層，以平滑在使所述可流動絕緣層凹陷時形成的所述襯底層的粗糙部；以及沉積掩埋絕緣層於所述溝槽中，以形成隔離層。
2. 如權利要求1所述的方法，其中使用包括氫氟酸的溼法蝕刻化學製品 實施所述可流動絕緣層的蝕刻。
3. 如權利要求1所述的方法，其中蝕刻所述可流動絕緣層，以減少約iiooA至約140oA的厚度。
4. 如權利要求1所述的方法，其中使用高密度等離子體工藝實施所述緩衝層的形成及所述掩埋絕緣層的沉積。
5. 如權利要求1所述的方法，其中使用氟基蝕刻氣體實施所述緩沖層的 蝕刻。
6. 如權利要求1所述的方法，其中所述襯底層包括襯底氮化物層和襯底 氧化物層，以及實施所述緩衝層的蝕刻，使得所述襯底氮化物層保留在所述 溝槽的暴露表面上。
7. 如權利要求1所述的方法，其中所述緩沖層的蝕刻的目標是要減少所 述緩沖層的1/4至1/3的厚度。
8. —種在半導體裝置中形成隔離結構的方法，所述方法包括 形成溝槽於半導體基板中；形成襯底層於所述溝槽的暴露表面上方，所述襯底層包括襯底氮化物層 和襯底氧化物層；形成可流動絕緣層以大致上填充所述溝槽； 蝕刻所述可流動絕緣層，以部分地敞開所述溝槽和暴露設置在所述溝槽的側壁上的所述襯底氮化物層的上部；形成第一緩沖層於所述襯底氮化物層的暴露的上部上；形成第二緩沖層於所述第一緩沖層上；蝕刻所述第一和第二緩沖層，以平滑在蝕刻所述可流動絕緣層時形成的所述襯底層的粗糙部；以及沉積掩埋絕緣層於所述溝槽中以形成隔離層，其中所述第一緩沖層提供有一厚度，以防止在所述溝槽的掩埋絕緣層中 產生孔洞，以及其中所述第二緩沖層作為所述掩埋絕緣層的種子層。
9. 如權利要求8所述的方法，其中使用高密度等離子體工藝實施所述第 一緩沖層的形成、所述第二緩沖層的形成以及所述掩埋絕緣層的沉積。
10. 如權利要求8所述的方法，其中所述第一和第二緩沖層均具有約 250A至約350A的厚度。
11.如權利要求8所述的方法，其中使用氟基蝕刻氣體實施所述第一和第 二緩沖層的蝕刻。
12. 如權利要求8所述的方法，其中實施所述第一和第二緩沖層的蝕刻， 使得所述襯底氮化物層保留在所述溝槽的暴露表面上。
13. 如權利要求8所述的方法，其中當所述第一和第二緩沖層均具有約 250A至約350A的厚度時，所述緩沖層的蝕刻的目標是要移除所述第二緩沖 層的約85A至約95A的厚度。
14. 一種在半導體裝置中形成隔離結構的方法，所述方法包括 形成溝槽於半導體基板中；形成村底層於所述溝槽的暴露表面上，所述襯底層包括襯底氮化物層和 襯底氧化物層；形成可流動絕緣層，以填充所述溝槽和覆蓋所述襯底氮化物層； 使所述可流動絕緣層凹陷，以在所述溝槽的上部暴露所述襯底氮化物層 的一部分；在凹陷步驟後，載入所述半導體基板至工藝室中； 通過供應第一預熱氣體至所述工藝室來實施第一預熱工藝，從而釋放所 述襯底層的應力； 通過供應第二預熱氣體至所述工藝室來實施第二預熱工藝，從而氧化暴露的襯底氮化物層；形成緩衝層於暴露的襯底氮化物層上；通過供應蝕刻氣體至所述緩衝層來蝕刻所述緩沖層，從而平滑暴露的襯 底氮化物層；以及沉積掩埋絕緣層於所述溝槽中，以形成隔離層。
15. 如權利要求14所述的方法，其中所述第一預熱氣體包括氬氣和氦氣 氣體，以及所述第二預熱氣體包括氧氣、氬氣和氦氣氣體。
16. 如權利要求14所述的方法，其中使用包括氫氟酸的溼法蝕刻化學制 品實施所述可流動絕緣層的凹陷，其中使所述可流動絕緣層凹陷約1100A至 約1400A。
17. 如權利要求14所述的方法，其中使用高密度等離子體工藝執行所述 第一預熱工藝的實施、所述第二預熱工藝的實施、所述緩沖層的形成、所述 緩衝層的蝕刻以及所述掩埋絕緣層的沉積。
18. 如權利要求14所述的方法，其中在60秒內完成所述第一和第二預熱 工藝。
19. 如權利要求14所述的方法，其中所述緩沖層的形成包括 通過供應氧氣、矽烷和氦氣氣體至所述溝槽以在所述襯底層的部分上形成第一緩沖層至預定厚度，用以防止在所述溝槽的側壁中產生孔洞；以及通過供應氧氣、矽烷、氳氣和氦氣氣體至所述第一緩衝層以形成第二緩 沖層作為所述掩埋絕緣層的種子層。
20. 如權利要求19所述的方法，其中所述第一和第二緩衝層均具有約 250A至約350A的厚度。
21. 如權利要求14所述的方法，其中實施所述緩沖層的蝕刻，使得所述 襯底氮化物層保留在所迷溝槽的暴露表面上。
22. 如權利要求14所述的方法，其中所述掩埋絕緣層的沉積包括 在所述緩沖層的蝕刻後，通過供應高密度等離子體沉積源至所述半導體基板以在所述緩衝層上形成高密度等離子體氧化物層；蝕刻去除在所述溝槽的上部上形成的所述高密度等離子體氧化物層的 突出；以及重複所述高密度等離子體氧化物層的形成及所述突出的蝕刻，以形成所述掩埋絕緣層。
23. 如權利要求22所述的方法，其中所述高密度等離子體氧化物層的形 成及所述突出的蝕刻重複3、 4或5次。
24. 如權利要求22所述的方法，其中所述高密度等離子體沉積源包括氧 氣、矽烷、氫氣和氦氣氣體。
全文摘要
本發明公開了一種在半導體裝置中形成隔離結構的方法。在該方法中，在半導體基板中形成溝槽，以及在該溝槽的暴露表面上形成襯底層。形成可流動絕緣層，以填充該溝槽。使該可流動絕緣層凹陷。在該溝槽的側壁上形成的且在使該可流動絕緣層凹陷後暴露的該襯底層的一部分上形成緩衝層。蝕刻該緩衝層，以平滑在使該可流動絕緣層凹陷時形成的該襯底層的粗糙部。在該溝槽中沉積掩埋絕緣層。
文檔編號H01L21/762GK101383320SQ20081009537
公開日2009年3月11日 申請日期2008年5月5日 優先權日2007年9月7日
發明者銀炳秀 申請人:海力士半導體有限公司