多層陶瓷基板、其製造方法和製造裝置的製作方法

2023-06-22 00:24:36

專利名稱：多層陶瓷基板、其製造方法和製造裝置的製作方法
技術領域：
本發明是關於多層陶瓷基板及其製造方法，特別是有關對具有內腔(空腔)的多層陶瓷基板進行的改進。
背景技術：
圖4為現有的多層陶瓷基板1的剖面圖。圖4中的多層陶瓷基板1具有由疊層的多個陶瓷層1a、1b、1c、1d、1e、1f、1g和1h所構成的疊層體。在該疊層體中形成有在其疊層方向的一個端面4上具有開口的內腔2。在內腔2內部裝有圖中未示出的像半導體IC晶片那樣的晶片部件。
在疊層體中的陶瓷層1a～1h的規定位置上設置有布線導體。該布線導體包括在疊層體的端面上所形成的外部導體層6、沿著陶瓷層1a～1h之間的特定界面形成的內部導體層3、以貫穿陶瓷層1a～1h的特定部位的方式形成的過孔導體(通孔)4等。
上述內腔2是通過把設置在多個陶瓷層1a～1h的每一層上的通孔重疊而形成的。
製造圖4所示的多層陶瓷基板1時，先要置備分別形成陶瓷層1a～1h的多個陶瓷生片1a、1b、1c、1d、1e、1f、1g和1h，在這些陶瓷生片1a～1h中的特定的當中形成作為上述布線導體的外部導體層6、內部導體層3、過孔導體4，另外，在陶瓷生片1a～1h上形成用於形成內腔2的通孔。
其次，以使設置有通孔的多個陶瓷生片1a～1h的通孔的開口部處於疊層方向的一個端部側的方式將陶瓷生片1a～1h進行疊置，從而製作出疊層體坯料(グリ一ン)。
然後，在疊層方向對該疊層體坯料1進行衝壓。接著，對該疊層體坯料進行燒制，從而得到圖4所示的多層陶瓷基板1。
但是，如果僅僅在疊層方向進行衝壓，則由於陶瓷生片1a～1e都很軟，故而內腔2的周邊部分有時會向內部鼓起或凸出。而且，由於未將內腔2的底部壓縮，所以從整體上看，壓縮率是不均衡的。再有，在這樣的衝壓工序中，陶瓷生片1a～1e有時還會發生錯位，特別是最上層的陶瓷生片1a更易發生錯位。
為了防止這樣的內腔變形，可以考慮例如，在衝壓所用的模具上設置與上述疊層體坯料的深度相當的凸起部，通過這個凸起部來壓縮內腔的內部。但是，若只是使坯料狀體的內腔的深度與凸起部的高度相同，則壓縮時由於凸起部以外的部分的衝程較大，所以與凸起部對應部分的坯料的壓縮率增大，使得整體的壓縮率不均勻。
另外，如果在凸起部設置調整衝程和壓縮率的機構，那末模具構造就會變複雜，即使單個的內腔時能夠實現，但對批量生產型的模具來說，由於要同時衝壓多塊基板，凸起部就成了一個龐大的數(一般是400～600左右)，在所有凸起部設置複雜的機構雖說不是完全不可能，但在製造的問題上和成本方面都是不現實的。
另外，在特開2001-267488號公報等中記載了通過彈性部件進行靜水壓衝壓，以使得壓縮時能均勻地施加壓力的技術，但若進行這種通過彈性材料施加靜水壓的衝壓，則內腔角部和基板角部的成型都很困難，容易發生變形。另外，內腔的底部易產生凸凹和浮凸，使得以倒裝片方式安裝元件變得很困難。
另外，在特開平2001-230548號公報中還公布了採用所謂的無收縮陶瓷片的技術，但採用那樣的材料也僅僅能抑制基板的長度方向的收縮率，對厚度方向的收縮率並不能控制，因而就達不道由內部導體形成的L、C元件的精度。

發明內容
本發明的目的是提供質量均衡、內腔內部不會發生凸起和鼓出、底部平坦、能高精度、可靠地安裝所需元件、且可以用內部導體形成高精度的L、C的多層陶瓷基板。
另外，還將提供利結構和工序簡單，能夠容易地獲得上述陶瓷基板的多層陶瓷基板的製造方法和製造裝置。
即，通過以下的本發明的結構實現上述目的。
(1)一種多層陶瓷基板，具有包括疊層的多層陶瓷層和該陶瓷層形成的內部導體的疊層體，上述疊層體具有在其疊層方向的至少一個端面具有開口的內腔，而且，至少具有由上述內部導體形成的電容器、或電感器、或電容器和電感器。
(2)如上述(1)的多層陶瓷基板，其中，在上述內腔底部形成有用於將元件倒裝片式安裝、或引線鍵合、或晶片接合的焊盤。
(3)如上述(1)的多層陶瓷基板，其中，上述內腔底部的表面粗糙度或浮凸小於等於10μm。
(4)如上述(1)的多層陶瓷基板，其中，由上述內部導體形成的電容器、或電感器、或電容器和電感器的精度小於等於±5％。
(5)一種多層陶瓷基板的製造方法，在構成疊層體的多個生片上形成內腔孔，印刷內部導體後再將其疊層，作成疊層體坯料；施加不會使內腔變形的壓力，以粘接上述疊層體坯料；接著，在與上述內腔對應的位置上用帶有凸起部的壓力部件施加30～50Mpa的壓力，將上述疊層體坯料壓接。
(6)如上述(5)的多層陶瓷基板的製造方法，其中，上述凸起部的突出量為內腔的深度乘以疊層體坯料的壓縮率的值。
(7)如上述(5)的多層陶瓷基板的製造方法，其中，以使上述疊層體坯料的內腔底部的壓縮率和其餘部分的壓縮率相等的方式施加壓力進行壓接。
(8)如上述(5)的多層陶瓷基板的製造方法，其中，設燒制後的內腔深度為D、燒制收縮率為a％、疊層體的壓縮率為b％時，成型前的內腔深度H可用
H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)表示。
(9)一種多層陶瓷基板的製造裝置，用壓縮部件把多個生片疊層而成的疊層體壓接，製成疊層體坯料，並且，在與上述壓縮部件的疊層體的內腔對應的位置上具有凸起部。
(10)如上述(9)的多層陶瓷基板的製造裝置，其中，上述凸起部的突出量為內腔的深度乘以疊層體坯料的壓縮率的值。
(11)如上述(9)的多層陶瓷基板的製造裝置，其中，上述凸起部與內腔兩側部分之間的間隙小於等於60μm。


圖1是表示作為本發明的一實施例的多層陶瓷基板與模具的關係的剖面圖。
圖2是表示作為本發明的一實施例的多層陶瓷基板與模具的關係的剖面圖。
圖3是表示作為本發明的一實施例的多層陶瓷基板結構的實例的剖面圖。
圖4是現有的多層陶瓷基板的剖面圖。
圖5是表示坯料的內腔深度與平坦度之間的關係的曲線圖。
圖6是表示多層陶瓷基板的剖面上的內腔內部的臺階差的替代附圖的照片。
圖7是表示相對於模具凸起部和內腔側部之間的間隙的臺階差大小的曲線圖。
具體實施例方式
本發明的多層陶瓷基板具有包括疊層的多個陶瓷層和由該陶瓷層所形成的內部導體的疊層體，上述疊層體具有在其疊層方向的至少一個端面具有開口的內腔，而且，具有由上述內部導體形成的電容器和/或電感器。
這樣，由於在一塊基板中具有高精度地形成的內腔、和由內部導體高精度地形成的電容器和/或電感器，所以可形成小而薄的疊層基板，獲得高頻特性等電特性也優良的電子部件。
要想高精度地製造出側面、底面都不會產生凸凹的內腔，並高精度地製造出內置的電容器和/或電感器，可以通過使用本發明的製造裝置中的模具等壓縮部件來實現。即，通過採用本發明的裝置和方法，使內腔部及除內腔部以外的部分的壓縮率保持一定，同時進行壓縮時的內腔內部的成型來實現。
下面，一邊參照附圖一邊對採用本發明的裝置的多層陶瓷基板的製造方法進行說明。
首先，如圖1所示，置備疊層體坯料1。疊層體坯料可以採用眾所周知的方法形成。具體地說，首先要準備具有規定厚度的生片，然後通過鑽、衝等加工手段在其上加工出所需的通孔和內腔孔。接著，用印刷等方法形成內部導體圖案，以構成規定的電路和電感器、電容器等功能元件。
然後，將形成有通孔、內腔孔、內部導體圖案的生片疊層，製成疊層體坯料1。在所製得的疊層體坯料上放置作為壓縮部件的模具10。在該模具10的與內腔2對應的位置上形成有凸起部11。另外，為了便於說明，該圖把內腔畫得有些誇大，與實際的模具及坯料的大小不一樣。
接著，如圖2所示，通過模具10把疊層體坯料1壓縮成規定的大小，壓接疊層體。
如圖2所示，在模具10上形成的凸起部11的突出量被設定成與壓縮後即成型後的內腔2的深度H相同。即，凸起部11的突出量被設定成比壓縮前的內腔2的深度D要小，以使得疊層體被壓縮一定程度後才開始壓縮內腔2的內部。
這樣，通過把凸起部的突出量設定成與最終的成型體的內腔的深度相同，就可以使內腔2內部的壓縮量與其他部分的壓縮量大致相同，因而也就能使燒制後的完成品均勻，能夠獲得精度良好的內腔2和由內部導體所形成的電容器和/或電感器。即，如果採用本發明的方法和裝置，則由於無論內腔內部還是其他部分都能用相同的壓縮率壓縮，所以能夠根據已知的燒制後的收縮率準確地設計所需要的內腔的尺寸和由內部導體所形成的電容器和/或電感器的電容、電感，並製造出來。
即，如果設燒制後的內腔深度為D、燒制收縮率為a％、疊層體的壓縮率為b％、則成型前的內腔深度H就可用公式H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)來表示。
關於用本發明的方法和裝置所製得的疊層基板內部的電容器、或電感器、或電容器和電感器的電容、電感的精度，雖然並沒有特別的限定，但是在理想情況下能夠達到±5％或以下，甚至能夠達到±2％或以下。另外，對於所形成的電容器和/或電感器的電容、電感，雖然不能進行特別限定，但一般為0.1～50pF、0.5～50nH左右。
因此，可以用內部導體來形成以往設在外部的電容器和/或電感器等，從而有助於提高集成度，使安裝部件後的疊層基板整體實現小型化和薄型化。而且，由於是在基板的內部形成電容器和/或電感器，所以還可把電容器和/或電感器配置在更靠近裝置的位置上，實現與接地圖案的最佳配置，從而可以提高高頻電路的頻率特性等電特性。
再有，在本發明的方法和裝置中，優選將上述凸起部11和內腔2側部之間的間隙調整到一定的範圍內。把凸起部11和內腔2側部之間的間隙調整到一定的範圍內，在壓縮疊層體時可以防止內腔側部鼓起或一部分突出。此時優選的間隙是小於等於60μm，尤其是小於等於30μm。另外，對於其下限來說，由於在疊層體上放置模具時的尺寸精度的關係，優選5μm左右。
由於內腔2的內部無凸凹、高精度地形成，所以安裝在內腔2內的電子部件與基板上的布線圖案能夠以最短的距離進行連接。因此可以抑制由金屬布線(鍵合線)引起的阻抗增大，從而提高電路的電特性。
如果採用本發明，則在理想情況下能夠把內腔2底部的平坦度，即表面的粗糙度(凸凹)及浮凸控制在10μm或以下，甚至在5μm或以下。因此可以提高內腔2底部表面和裝配元件的底部之間的尺寸精度，把晶片元件以裸片式、倒裝片式安裝在內腔2內，從而簡化部件的安裝工序，縮小安裝區域。
還有，如果採用本發明，則由於內腔的成型只需要在壓接用的模具上設置凸起部，所以製造裝置、製造工序都非常簡單，有助於成本的降低。
本發明的多層陶瓷基板還可以具有收納在內腔中的晶片部件。在這種場合，通常是在開口側的表面上形成作為布線導體的焊盤電極，晶片部件和焊盤電極通過鍵合線電連接。但是採用本發明製造出的多層陶瓷基板的內腔底部非常平坦，所以還可以將晶片部件進行倒裝片式安裝。這樣，由於是把晶片部件進行倒裝片式安裝，所以可以消除鍵合線的影響，從而獲得特性更加優良的電子部件。
圖3是作為本發明的一實施例的多層陶瓷基板1的概略剖面圖。
在圖3中，多層陶瓷基板1具有由疊層的多個陶瓷層1a、1b、1c、1d、1e、1f、1g和1h所構成的疊層體。在該疊層體中形成了在其疊層方向的至少一個端面開了口的內腔2。
在疊層體的陶瓷層1a～1h的規定的層上設有導體層3、6。該導體層包括在端面上形成的外部導體層6、沿著陶瓷層1a～1h之間的特定界面形成的內部導體層3、以貫穿陶瓷層1a～1h的特定層的方式形成的過孔4和在內腔2的底面上形成的焊盤電極5等。
這些導體層3是例如在施以導電性膏之後，通過燒制而製成的，該燒制與用於獲得疊層體的燒制同時進行。
內腔2是通過把設置在多個陶瓷層1a～1h的各個陶瓷層中的通孔重疊在一起而形成的。另外，在這個例子中，形成了具有大致呈四方形開口部的凹部。
在該多層陶瓷基板1的內腔2內，裝入了圖中未示出的像半導體IC晶片那樣的晶片部件，該晶片部件是相對於內腔2的底面上的焊盤電極5進行倒裝片式安裝的，並且通過通孔4與內部導體層3電連接。
本發明的多層陶瓷基板所使用的陶瓷材料是眾所周知的基板用陶瓷材料，具體可舉出Al2O3、AlN、BeO、MgO、SiC、BaSnB2O6、BaZrB2O6、玻璃-氧化鋁-鎂橄欖石三元系材料等，但是，在本發明中優選能夠將Au、Ag、Ag-Pd、Ag-Pt、Cu等低電阻金屬作為內部導體使用的、燒制溫度小於等於1000C°、最好是小於等於950C°的玻璃陶瓷基板。
具體可舉出的是，在特公平3-53269號公報等中記載的、將玻璃粉末與Al2O3粉末混合後在800～1000C°下進行燒制而得到的低溫燒制陶瓷基板，或其組合為含有SiO2、B2O3、Al2O3且含有Mg、Ca、Sr、Ba中至少一種的物玻璃陶瓷等。
用於形成電路等的布線用低電阻導體材料可以使用例如，銀(Ag)、銀-鈀(Ag-Pd)、銀-鉑(Ag-Pt)、金(Au)、銅(Cu)等金屬材料，特別是銀最為理想。這是因為，使用電阻低的布線用材料可以製造出信號傳遞的延遲時間短、噪音低、高頻脈衝隨動性優良的基板，在實現電路信號傳遞高速化方面效果良好。
可以將形成了電路等的生片或其疊層體在950C°或以下，優選在920C°或以下，特別是在870C°～900C°左右的溫度下進行燒制更為理想，一般燒制15分鐘～1小時左右即可。如果燒制溫度高出該範圍很多，則上述低熔點的布線用低電阻導體材料就會發生擴散，如果溫度過低，則所得到的基板的燒制密度就會降低，而且導體密度也會降低，這都不好。
本發明的疊層陶瓷基板一般是把裸片等電子部件裝在內腔中，但根據情況也可以把晶片部件、晶片複合部件等安裝在內腔中。
實施例作為基板材料，使用的是玻璃陶瓷系列的能在950C°或以下燒制的低溫燒制基板材料。將59.6％重量比的該基板材料和40.4％重量比的丙烯基系樹脂粘合劑混合，用刮刀法製成厚0.15～0.25mm的生片。將所得到的在生片上形成了大小為1.53×1.04mm的方形內腔孔且在規定的位置上形成了通孔的生片、和未形成內腔孔的生片疊層，使各內腔孔達到規定的深度。
利用橫豎的尺寸比內腔小30μm、凸起部的突出量為315μm的模具，對所得到的具有各種深度內腔的生片進行壓縮，使壓縮率達到18.3％。然後求出各試件的內腔底部的平坦度。結果如圖5所示。在圖5中，內腔深度388μm是與壓縮率為18.3％的成型後的內腔深度315μm相對應的壓縮前的內腔深度。由圖可知，壓縮前的內腔深度為385～390μm左右時，平坦度最小。
其後，在對模具的凸起部和內腔側部之間的間隙進行了各種調整，並測定了如圖6所示的內腔內部的臺階差的大小。結果如圖7所示。
由圖7可知，間隙在75μm或以下，特別是在50μm或以下時，臺階差的大小顯著降低。
接著，與上述相同，對厚度為0.1～0.2mm的生片進行了疊層，製成了如圖3所示的具有深度為300μm、大小為1.40×1.20mm的內腔的疊層基板。並且，把導體層分層疊層於該基板的內部，形成了25pF的電容器。並且在內腔內部形成了用於進行倒裝片式安裝的焊盤，通過通孔與內部導體連接。
對這樣製得的100個試件的電容進行了測定，其精度都在±2％或以下。另外，在用於安裝晶片的焊盤上用倒裝片式安裝了作為電子部件的SAW濾波器裸片，結果每個試件都能順利安裝，沒有發生與焊盤接觸不良的現象。
如上所述，若採用本發明，則可以提供質量均衡、內腔內部凸不會發生鼓起或凸出、底部平坦、能夠可靠地高精度地安裝所需元件、而且能夠用內部導體形成高精度的L、C的多層陶瓷基板。
另外，還可提供結構、工序簡單，容易獲得上述多層陶瓷基板的多層陶瓷基板的製造方法和製造裝置。
權利要求
1.一種多層陶瓷基板，具有包括疊層的多層陶瓷層和該陶瓷層形成的內部導體的疊層體；上述疊層體具有在其疊層方向的至少一個端面具有開口的內腔；進而，至少具有由上述內部導體形成的電容器、或電感器、或電容器和電感器。
2.如權利要求1所述的多層陶瓷基板，其中，在上述內腔底部形成有用於將元件倒裝片式安裝、或引線鍵合、或晶片接合的焊盤。
3.如權利要求1所述的多層陶瓷基板，其中，上述內腔底部的表面粗糙度或浮凸小於等於10μm。
4.如權利要求1所述的多層陶瓷基板，其中，由上述內部導體形成的電容器、或電感器、或電容器和電感器的精度小於等於±5％。
5.一種多層陶瓷基板的製造方法，在構成疊層體的多個生片上形成內腔孔，印刷內部導體後再將其疊層，作成疊層體坯料；施加不會使內腔變形的壓力，以粘接上述疊層體坯料；接著，在與上述內腔對應的位置上用帶有凸起部的壓力部件施加30～50Mpa的壓力，將上述疊層體坯料壓接。
6.如權利要求5所述的多層陶瓷基板的製造方法，其中，上述凸起部的突出量為內腔的深度乘以疊層體坯料的壓縮率的值。
7.如權利要求5所述的多層陶瓷基板的製造方法，其中，以使上述疊層體坯料的內腔底部的壓縮率和其餘部分的壓縮率相等的方式施加壓力進行壓接。
8.如權利要求5所述的多層陶瓷基板的製造方法，其中，設燒制後的內腔深度為D、燒制收縮率為a％、疊層體的壓縮率為b％時，成型前的內腔深度H可用H＝D×(1/(1-a/100))×(1-b/100)-1/(1-b/100)+1)表示。
9.一種多層陶瓷基板的製造裝置，是用壓縮部件把多個生片疊層而成的疊層體壓接、製成疊層體坯料的多層陶瓷基板的製造裝置，其中，在與上述壓縮部件的疊層體的內腔對應的位置上具有凸起部。
10.權利要求9所述的多層陶瓷基板的製造裝置，其中，上述凸起部的突出量為內腔的深度乘以疊層體坯料的壓縮率的值。
11.權利要求9所述的多層陶瓷基板的製造裝置，其中，上述凸起部與內腔兩側部分之間的間隙小於等於60μm。
全文摘要
本發明的目的是提供質量均衡、內腔的內部不會發生凸起或鼓出、底部平坦、能高精度、可靠地安裝所需元件，且可用內部導體形成高精度的L、C的多層陶瓷基板，並且提供結構、工藝簡單，很容易就能得到上述多層陶瓷基板的多層陶瓷基板的製造方法和製造裝置。為了實現上述目的，本發明提出了一種多層陶瓷基板及其製造方法和製造裝置，其中，該多層陶瓷基板具有包含疊層的多個陶瓷層(1a～1h)、和由該陶瓷層形成的內部導體(3)的疊層體，上述疊層體具有在其疊層方向的至少有一個端面具有開口的內腔(2)，並且至少具有用上述內部導體(3)形成的電容器和/或電感器。
文檔編號H01L23/498GK1625806SQ0380298
公開日2005年6月8日 申請日期2003年1月31日 優先權日2002年2月1日
發明者二宮秀明, 西野晴雄, 畑中潔 申請人:Tdk株式會社