一種半導體器件的製備方法
2023-06-21 18:04:11 1
一種半導體器件的製備方法
【專利摘要】本發明涉及一種半導體器件的製備方法，所述方法包括：提供半導體襯底；在所述半導體襯底上形成虛擬柵極；在所述虛擬柵極的側壁上形成第一偏移側壁和第二偏移側壁；去除所述虛擬柵極；去除所述第一偏移側壁，形成關鍵尺寸增大的凹槽。在本發明中在形成虛擬柵極之後，在虛擬柵極上形成熱處理氧化物層、第一偏移側壁以及第二偏移側壁，其中在執行完LDD以及源漏離子注入後，去除所述熱處理氧化物層、所述第一偏移側壁，形成凹槽，所述凹槽的關鍵尺寸即為所述金屬柵極的關鍵尺寸，所述金屬柵極的關鍵尺寸相比常規金屬柵極的關鍵尺寸更大，而且所述源漏離子注入之後形成，在獲得較大的關鍵尺寸的同時，能好的避免了遮蔽效應(SHADOW-EFFECT)，提高了器件的性能。
【專利說明】一種半導體器件的製備方法
【技術領域】
[0001]本發明涉及半導體器件工藝，具體地，本發明涉及一種半導體器件的製備方法。
【背景技術】
[0002]隨著半導體技術的不斷發展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現的。目前，由於在追求高器件密度、高性能和低成本中半導體工業已經進步到納米技術工藝節點，特別是當半導體器件尺寸降到20nm或以下時，半導體器件的製備受到各種物理極限的限制。
[0003]當半導體器件的尺寸降到20nm或以下時，器件中柵極關鍵尺寸(gate⑶)相應的縮小為24nm。隨著技術節點的降低，傳統的柵介質層不斷變薄，電晶體漏電量隨之增加，弓丨起半導體器件功耗浪費等問題。為解決上述問題，同時避免高溫處理過程，現有技術提供一種將金屬柵極替代多晶矽柵極的解決方案。其中，「後柵極(high-K&gate last)」工藝為形成金屬柵極的一個主要工藝。
[0004]現有技術中使用「後柵極(high-K&gate last) 」工藝形成金屬柵極的方法，包括:提供基底，所述基底上形成有虛擬柵結構(dummy gate)、及位於所述基底上覆蓋所述虛擬柵結構的層間介質層；以所述虛擬柵結構作為停止層，對所述層間介質層進行化學機械拋光工藝；除去所述替代柵結構後形成溝槽；最後對所述溝槽填充介質和金屬，以形成柵介質層和金屬柵電極層。
[0005]相對與前柵工藝(gate first),在「後柵極(high-K&gate last)」工藝中不僅對所述溝槽填充金屬，而且還要在所述溝槽中填充高K介電質以及覆蓋層(cap layer)，因此後柵(high-K&gate last)工藝中蝕刻去除虛擬柵極後空隙的填充成為關鍵問題，現有技術中為了提高後柵(high-K&gate last)工藝中空隙的填充，通常採用增大虛擬柵極的關鍵尺寸的方法，所述虛擬柵極的關鍵尺寸太大時，在輕摻雜漏極(LDD)離子注入過程中則容易引起遮蔽效應(SHAD0W-EFFECT)，導致器件性能下降。
[0006]因此，隨著半導體器件尺寸不斷減小，特別是當器件尺寸降到20nm以下時，如何擴大金屬柵極的關鍵尺寸，並且同時使器件具有更好的性能，是目前金屬柵極製備過程中亟需解決的技術難題，目前的技術手段都不能實現所述目的。
【發明內容】
[0007]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分並不意味著要試圖限定出所要求保護的技術方案的關鍵特徵和必要技術特徵，更不意味著試圖確定所要求保護的技術方案的保護範圍。
[0008]為了有效解決上述問題，本發明提出了一種半導體器件的製備方法，包括:
[0009]提供半導體襯底；
[0010]在所述半導體襯底上形成虛擬柵極；
[0011]在所述虛擬柵極的側壁上形成第一偏移側壁和第二偏移側壁；
[0012]去除所述虛擬柵極；
[0013]去除所述第一偏移側壁，形成關鍵尺寸增大的凹槽。
[0014]作為優選，在形成所述凹槽之後，所述方法還包括在所述凹槽中形成金屬柵極的步驟。
[0015]作為優選，在形成所述第一偏移側壁和所述第二偏移側壁之前還包括對所述虛擬柵極進行熱氧化處理的步驟，以在所述虛擬柵極的側壁上形成氧化物層。
[0016]作為優選，在形成所述虛擬柵極之前還包括在所述半導體襯底上形成柵極氧化物層。
[0017]作為優選，所述柵極氧化物層通過熱氧化處理的方法形成。
[0018]作為優選，所述第一偏移側壁和所述第二偏移側壁的形成方法為:
[0019]在所述半導體襯底上共形沉積第一偏移側壁材料層；
[0020]在所述第一偏移側壁材料層上共形沉積第二偏移側壁材料層；
[0021]蝕刻所述第一偏移側壁材料層和所述第二偏移側壁材料層，以形成關鍵尺寸均一的所述第一偏移側壁和所述第二偏移側壁。
[0022]作為優選，所述第一偏移側壁為氧化物。
[0023]作為優選，所述第一偏移側壁通過原子層沉積方法形成。
[0024]作為優選，所述第二偏移側壁為氮化物。
[0025]作為優選，所述第二偏移側壁通過原子層沉積方法形成。
[0026]作為優選，在去除所述虛擬柵極之前，所述方法還包括:
[0027]在所述襯底上沉積接觸孔蝕刻停止層；
[0028]在所述接觸孔蝕刻停止層上沉積層間介質層；
[0029]執行一平坦化步驟，並停止於所述虛擬柵極。
[0030]作為優選，在形成所述層間介質層之前，所述方法還包括以下步驟:
[0031]在所述虛擬柵極的兩側執行LDD離子注入；
[0032]在所述源漏區上生長應力層；
[0033]在所述第二偏移側壁上形成柵極間隙壁；
[0034]進行源漏離子注入，以形成源漏區；
[0035]執行應力記憶步驟。
[0036]作為優選，所述方法還包括去除所述柵極氧化物層的步驟。
[0037]作為優選，選用溼法蝕刻同時去除所述柵極氧化物層和所述第一偏移側壁，所述柵極氧化物層和所述第一偏移側壁的蝕刻速率相同。
[0038]在本發明中在形成虛擬柵極之後，在所述虛擬柵極上形成熱處理氧化物層、第一偏移側壁以及第二偏移側壁，其中在執行完LDD以及源漏離子注入後，去除所述熱處理氧化物層、所述第一偏移側壁，形成凹槽，所述凹槽的關鍵尺寸即為所述金屬柵極的關鍵尺寸，所述金屬柵極的關鍵尺寸等於虛擬柵極的關鍵尺寸+熱處理氧化物層的厚度+2 X第一偏移側壁的厚度，所述金屬柵極的關鍵尺寸相比常規金屬柵極的關鍵尺寸更大，而且所述熱處理氧化物層、第一偏移側壁104在所述LDD、以及源漏離子注入之前形成，在LDD以及源漏離子注入時，器件柵極尺寸由虛擬柵極決定，因此在獲得較大的關鍵尺寸的同時，能好的避免了遮蔽效應(SHAD0W-EFFECT)，提高了器件的性能。
【專利附圖】
【附圖說明】
[0039]本發明的下列附圖在此作為本發明的一部分用於理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。在附圖中，
[0040]圖1為本發明中包含虛擬柵極結構的襯底的剖面示意圖；
[0041]圖2為本發明中在所述虛擬柵極上形成第一偏移側壁和第二偏移側壁的剖面示意圖；
[0042]圖3為本發明中進行化學機械拋光工藝後器件的剖面示意圖；
[0043]圖4為本發明中在所述襯底上形成接觸孔蝕刻停止層的剖面示意圖；
[0044]圖5為在所述接觸孔蝕刻停止層上沉積層間介質層後的剖面示意圖；
[0045]圖6為去除所述虛擬柵極以及第一偏移側壁後的剖面示意圖；
[0046]圖7所述半導體器件製備方法的工藝流程圖。
【具體實施方式】
[0047]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對於本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對於本領域公知的一些技術特徵未進行描述。
[0048]為了徹底理解本發明，將在下列的描述中提出詳細的描述，以說明本發明所述半導體器件的製備方法。顯然，本發明的施行並不限於半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0049]應予以注意的是，這裡所使用的術語僅是為了描述具體實施例，而非意圖限制根據本發明的示例性實施例。如在這裡所使用的，除非上下文另外明確指出，否則單數形式也意圖包括複數形式。此外，還應當理解的是，當在本說明書中使用術語「包含」和/或「包括」時，其指明存在所述特徵、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特徵、整體、步驟、操作、元件、組件和/或它們的組合。
[0050]現在，將參照附圖更詳細地描述根據本發明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，並且不應當被解釋為只限於這裡所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發明的公開徹底且完整，並且將這些示例性實施例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，誇大了層和區域的厚度，並且使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0051]下面結合附圖1-6對本發明的【具體實施方式】做詳細的說明。
[0052]首先參照圖1，提供半導體襯底101，並在所述襯底上形成虛擬柵極103 ；
[0053]具體地，在本發明的一【具體實施方式】中所述半導體襯底101可以是以下所提到的材料中的至少一種:矽、絕緣體上矽(SOI)、絕緣體上層疊矽(SS0I)、絕緣體上層疊鍺化矽(S-SiGeOI )、絕緣體上鍺化矽(SiGeOI)以及絕緣體上鍺(GeOI)等。在本發明的一【具體實施方式】中優選絕緣體上娃(SOI),所述絕緣體上娃(SOI)包括從下往上依次為支撐襯底、氧化物絕緣層以及半導體材料層，但並不局限於上述示例。
[0054]在所述襯底中可以形成有摻雜區域和/或隔離結構，所述隔離結構為淺溝槽隔離(STI)結構或者局部氧化矽(LOCOS)隔離結構。
[0055]在所述襯底中形成N阱或者P阱結構，在本發明的一實施例中所述襯底選用P型襯底，具體地，本領域技術人員選用本領域常用的P型襯底即可，接著在所述P型襯底中形成N阱，在本發明的實施例中，首先在所述P型襯底上形成N阱窗口，在所述N阱窗口中進行離子注入，然後執行退火步驟推進以形成N阱。
[0056]接著，在所述半導體襯底101上形成虛擬柵極103:
[0057]具體地，首先在所述半導體襯底101上形成柵極氧化物層102，作為優選，所述氧化物層為S12層，所述S12層通過快速熱氧化工藝(RTO)來形成，其厚度為8-50埃，但並不局限於該厚度。
[0058]然後在所述柵極氧化物層102上沉積柵極材料層，所述柵極材料包含但不限於矽、多晶矽、摻雜的多晶矽和多晶矽-鍺合金材料(即，具有從每立方釐米大約IX118到大約IX 122個摻雜原子的摻雜濃度)以及多晶矽金屬矽化物(polycide)材料(摻雜的多晶娃/金屬娃化物疊層材料)。
[0059]類似地，也可以採用數種方法的任何一個形成前述材料。非限制性實例包括自對準金屬矽化物方法。通常，所述柵極材料包括具有厚度從大約50埃到大約2000埃的摻雜的多晶矽材料。
[0060]所述多晶矽柵極材料的形成方法可選用低壓化學氣相澱積(LPCVD)工藝。形成所述多晶矽層的工藝條件包括:反應氣體為矽烷(SiH4)，所述矽烷的流量範圍可為100?200立方釐米/分鐘(sccm)，如150sccm ;反應腔內溫度範圍可為700?750攝氏度；反應腔內壓力可為250?350mTorr，如300mTorr ;所述反應氣體中還可包括緩衝氣體，所述緩衝氣體可為氦氣(He)或氮氣,所述氦氣和氮氣的流量範圍可為5?20升/分鐘(slm)，如8slm、1slm 或 15slm。
[0061]然後對所述柵極材料層進行蝕刻，以得到虛擬柵極103，具體地，在本發明的實施例中，首先在所述柵極材料層上形成圖案化的光刻膠層，所述光刻膠層定義了所述虛擬柵極的形狀以及關鍵尺寸的大小，以所述光刻膠層為掩膜蝕刻所述柵極材料層以及柵極氧化物層102，形成虛擬柵極103，然後去除所述光刻膠層，所述光刻膠層的去除方法可以選用氧化灰化法，還可以選用本領域中常用的其他方法，在此不再贅述。
[0062]對所述虛擬柵極103進行熱氧化處理，以在所述虛擬柵極103上再氧化形成一層氧化物層108，具體地，在本發明的一【具體實施方式】中選用O2或者含有O2的氣氛對所述虛擬柵極103進行熱處理，所述熱處理溫度在800-1500°C，優選為1100-1200°C，處理時間為2-30min，經過所述處理在所述虛擬柵極103上形成一層厚度為5_25埃的氧化物層108，執行所述熱氧化處理後改善了所述虛擬柵極103的刻線邊緣粗糙度(Line Edge Roughness,LER)，使所述虛擬柵極103的蝕刻邊緣變得更為光滑，以更加清楚的定義所述虛擬柵極103的關鍵尺寸。
[0063]在所述虛擬柵極103上形成第一偏移側壁104，具體地，在所述襯底上共形沉積(conformal deposit1n)第一偏移側壁的材料層，以在所述虛擬柵極103上形成厚度相同或大致相同的覆蓋層，在蝕刻去除襯底以及虛擬柵極水平面上的偏移側壁的材料層後，形成第一偏移側壁104,共形沉積形成的所述第一偏移側壁104厚度均一,在所述多晶娃側壁上可以更加清楚地確定所述第一偏移側壁的關鍵尺寸，在後面的步驟中更加清楚地確定所述金屬柵極的關鍵尺寸。
[0064]作為優選，在本發明的實施例中，為了使獲得的形成第一偏移側壁104的厚度更加均一，清楚地確定所述金屬柵極的關鍵尺寸，所述第一偏移側壁104材料層選用原子層沉積(ALD)的方法沉積形成，選用原子層沉積(ALD)的方法沉積第一偏移側壁的材料層時，在水平面以及虛擬柵極103的側壁上形成的厚度都一樣，更加均一，確保了所述半導體器件的性能；在本發明的一【具體實施方式】中所述第一偏移側壁104選用氧化物,優選氧化娃，所述氧化物通過原子層沉積(ALD)的方法形成。
[0065]所述第一偏移側壁104的厚度大於所述熱氧化物處理得到的氧化物層108的厚度，所述第一偏移側壁104的厚度為15-150埃，優選為15-30埃，但並不局限於該數值範圍，所述第一偏移側壁104在形成金屬柵極的後續步驟中、所述氧化物層以及虛擬柵極103一起被蝕刻去除，成為金屬柵極的關鍵尺寸的一部分。
[0066]接著在所述第一偏移側壁104上形成第二偏移側壁105,在本發明的一【具體實施方式】具體地，在所述襯底上共形沉積(conformal deposit1n)第二偏移側壁的材料層，以在所述第一偏移側壁104上形成厚度相同或大致相同的覆蓋層，在蝕刻去除襯底以及所述第一偏移側壁104水平面上的第二偏移側壁的材料層後，形成第二偏移側壁105，共形沉積形成的所述第二偏移側壁105厚度均一，所述第二偏移側壁在後續工藝中仍然保留，在所述多晶矽側壁上可以更加清楚地確定最終形成的偏移側壁的關鍵尺寸。
[0067]作為優選，所述第二偏移側壁105選用和所述第一偏移側壁104具有較大蝕刻選擇比的材料，以確保在去除所述第一偏移側壁104以及虛擬柵極103的過程中，所述第二偏移側壁105幾乎不被蝕刻，作為優選，在本發明的一【具體實施方式】中所述第二偏移側壁105的材料例如是氮化矽絕緣材料。隨著器件尺寸的進一步變小，器件的溝道長度越來越小，源漏極的離子注入深度也越來越小，偏移側牆的作用在於以提高形成的電晶體的溝道長度，減小短溝道效應和由於短溝道效應弓I起的熱載流子效應。
[0068]作為優選，為了使獲得的形成第二偏移側壁105的厚度更加均一，清楚地確定所述金屬柵極的關鍵尺寸，所述第二偏移側壁105材料層選用原子層沉積(ALD)的方法沉積形成，選用原子層沉積(ALD)的方法沉積第二偏移側壁的材料層時，能夠獲得更加均一的形狀和厚度，確保了所述半導體器件的性能。
[0069]在本發明的實施例中，所述第二偏移側壁105在金屬柵極形成的過程中不會去除，而且在執行LDD以及形成源漏的過程中、在溼法蝕刻過程中作為保護層，保護位於內側的第一偏移側壁104以及所述氧化層不被蝕刻，以降低在後續工藝中關鍵尺寸的損失。
[0070]並沒有嚴格的限制，所述第二偏移側壁105的厚度與所述第一偏移側壁104的厚度可以相同，也可以不同，作為優選，所述第二偏移側壁105的厚度為15-150埃，優選為15-50埃，但並不局限於該數值範圍。
[0071]作為進一步的優選，在本發明的一【具體實施方式】中對所述虛擬柵極103進行熱氧化處理後，沉積第一偏移側壁材料層、第二偏移側壁材料層，然後經過一個蝕刻步驟，同時形成所述第一偏移側壁104、第二偏移側壁105，以簡化所述工藝過程，在步驟中以所述多晶矽柵極作為蝕刻停止層。
[0072]在形成所述第一偏移側壁104、第二偏移側壁105之後，執行LDD注入的步驟，所述形成LDD的方法可以是離子注入工藝或擴散工藝。所述LDD注入的離子類型根據將要形成的半導體器件的電性決定，即形成的器件為匪OS器件，則LDD注入工藝中摻入的雜質離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質離子為硼。根據所需的雜質離子的濃度，離子注入工藝可以一步或多步完成。
[0073]然後在所述柵極兩側源漏區生長應力層，在CMOS電晶體中，通常在NMOS電晶體上形成具有拉應力的應力層，在PMOS電晶體上形成具有壓應力的應力層，CMOS器件的性能可以通過將所述拉應力作用於NM0S，壓應力作用於PMOS來提高。現有技術中在NMOS電晶體中通常選用SiC作為拉應力層，在PMOS電晶體中通常選用SiGe作為壓應力層。
[0074]作為優選，生長所述SiC作為拉應力層時，可以在所述襯底上外延生長，在離子注入後形成抬升源漏，在形成所述SiGe層時，通常在所述襯底中形成凹槽，然後在所述凹槽中沉積形成SiGe層。更優選，在所述襯底中形成「Σ」形凹槽。
[0075]在本發明的一實施例中，可以選用幹法蝕刻所述源漏區以形成凹槽，在所述幹法蝕刻中可以選用CF4、CHF3,另外加上N2、CO2, O2中的一種作為蝕刻氣氛，其中氣體流量為CF410-200sccm，CHF310-200sccm，N2 或 CO2 或 0210_400sccm，所述蝕刻壓力為 30_150mTorr，蝕刻時間為5-120s，優選為5-60s，更優選為5-30s。然後在所述凹槽中外延生長SiGe層；所述外延可以選用減壓外延、低溫外延、選擇外延、液相外延、異質外延、分子束外延中的一種。
[0076]在形成所述SiGe層後,還可以進一步在所述SiGe層上形成覆蓋層(cap layer),所述覆蓋層(cap layer)為SiGe或Si,所述覆蓋層(cap layer)的沉積方法可以為化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(LTCVD)、等離子體化學氣相沉積(PECVD)中的一種，沉積形成所述材料層後圖案化該材料層，以形成所述覆蓋層(cap layer)。
[0077]然後在所述虛擬柵極105上形成間隙壁109，所述柵極間隙壁109可以為Si02、SiN, S1CN中一種或者它們組合構成。作為本實施例的一個優化實施方式，所述柵極間隙壁109為氧化矽、氮化矽共同組成，具體工藝為:在半導體襯底上形成第一氧化矽層、第一氮化矽層以及第二氧化矽層，然後採用蝕刻方法形成柵極間隙壁。所述柵極間隙壁的厚度為 5_50nmo
[0078]然後執行離子注入工藝，以於柵極周圍的半導體襯底中形成源極/漏極區域。緊接著進行快速升溫退火工藝，利用900至1050°C的高溫來活化源極/漏極區域內的摻雜質，並同時修補在各離子注入工藝中受損的半導體襯底表面的晶格結構。此外，亦可視產品需求及功能性考量，另於源極/漏極區域與各柵極之間分別形成輕摻雜漏極(LDD)。
[0079]然後執行應力記憶效應(Stress memorizat1n technique,簡稱SMT),以在所述器件製備工藝中弓I入應力，具體地，在器件源漏注入之後，沉積一層氮化矽薄膜保護層(caplayer)，緊接著進行源漏退火，在源漏退火過程中，會產生氮化矽薄膜保護層、多晶矽柵以及側牆之間的熱應力和內應力效應，所述應力會被記憶在多晶矽柵之中。然後，蝕刻去除所述氮化矽薄膜保護層，但記憶在多晶矽柵中的應力，仍然會傳導到半導體器件的溝道之中。所述應力對提高NMOS器件電子遷移率有益。
[0080]參照圖4，在所述半導體襯底101上沉積接觸孔蝕刻停止層(CESL) 106，所述接觸孔蝕刻停止層(CESL) 106可包含SiCN、SiN, SiC、S1F, S1N中的一種或者多種，在本發明的一實施例中，優選在所述襯底上形成一層SiN，然後在所述SiN上繼續沉積一層SiC，以形成所述接觸孔蝕刻停止層106，其中所述接觸孔蝕刻停止層106並不局限於上述一種組合。
[0081]參照圖5，沉積層間介電層107 (ILD)於柵極結構上。所述層間介電層107可為氧化矽層，包括利用熱化學氣相沉積(thermal CVD)製造工藝或高密度等離子體(HDP)製造工藝形成的有摻雜或未摻雜的氧化矽的材料層，例如未經摻雜的矽玻璃(USG)、磷矽玻璃(PSG)或硼磷矽玻璃(BPSG)。此外，層間介電層也可以是摻雜硼或摻雜磷的自旋塗布式玻璃(spin-on-glass，S0G)、摻雜磷的四乙氧基矽烷(PTEOS)或摻雜硼的四乙氧基矽烷(BTEOS)。
[0082]沉積層間介電層107之後，還可以進一步包含一平坦化步驟，可以使用半導體製造領域中常規的平坦化方法來實現表面的平坦化。該平坦化方法的非限制性實例包括機械平坦化方法和化學機械拋光平坦化方法。化學機械拋光平坦化方法更常用。所述平坦化步驟停止於所述虛擬柵極上。
[0083]參照圖6，去除所述虛擬柵極103，具體地，在本發明中選用幹法蝕刻或者溼法蝕刻以去除所述虛擬柵極103 ；
[0084]當選用幹法蝕刻時，可以選用HBr作為主要蝕刻氣體；還包括作為刻蝕補充氣體的O2或Ar，其可以提高刻蝕的品質。或者選用溼法蝕刻，選用溼法蝕刻時，選用KOH和四甲基氫氧化氨(TMAH)中的一種或者多種，在本發明選用KOH進行蝕刻，在本發明中優選質量分數為5-50%的KOH進行蝕刻，同時嚴格控制該蝕刻過程的溫度，在該步驟中優選蝕刻溫度為 20-60 °C。
[0085]接著蝕刻去除虛擬柵極下面的柵極氧化物層102、所述氧化物層108以及第一偏移側壁104，在本發明的一【具體實施方式】中選用幹法蝕刻或者溼法去除所述柵極氧化物層102以及第一偏移側壁104，其中，在該蝕刻中所述柵極氧化物層102以及第一偏移側壁104的蝕刻速率應該相同，但是在該過程中不會對所述第二偏移側壁105造成損壞，例如所述柵極氧化物層102以及第一偏移側壁104為氧化物，而所述第二偏移側壁105為氮化物，在去除所述熱處理氧化物層102以及第一偏移側壁104後，幾乎沒有蝕刻所述第二偏移側壁105的氮化物。作為優選，在所述幹法蝕刻中選用SiCoNi製程蝕刻所述柵極氧化物層102、所述氧化物層108以及第一偏移側壁104，所述SiCoNi製程對所述柵極氧化物層102以及第一偏移側壁104的蝕刻速率應該相同，以實現所述目的，所述SiCoNi製程中具體參數，本領域技術人員可以根據工藝需要進行選擇，並不局限於某一數值。
[0086]作為優選，當選用溼法蝕刻時，選用氫氟酸HF或稀釋氫氟酸DHF進行蝕刻，其中組成為HF:H20=1:2-1:10，以去除虛擬柵極下面的柵極氧化物層102、所述氧化物層108以及第一偏移側壁104，所述蝕刻溫度為20-25°C。
[0087]需要說明的是，上述溼法或者幹法去除所述虛擬柵極下面的柵極氧化物層102、所述氧化物層108以及第一偏移側壁104的方法均為示例性的，並不局限於所述方法，本領域其他方法只要能夠實現所述目的，均可以應用於本發明，在此不再贅述。
[0088]在去除所述第一偏移側壁104之後，形成凹槽，所述凹槽的關鍵尺寸即為所述金屬柵極的關鍵尺寸，所述金屬柵極的關鍵尺寸等於虛擬柵極的關鍵尺寸+熱處理氧化物層的厚度+2X第一偏移側壁的厚度，所述金屬柵極的關鍵尺寸相比常規金屬柵極的關鍵尺寸更大，而且所述氧化物層、第一偏移側壁104在所述LDD、以及源漏離子注入之後形成，因此在獲得較大的關鍵尺寸的同時，能好的避免了遮蔽效應(SHADOW-EFFECT)，提高了器件的性能。
[0089]所述凹槽的關鍵尺寸即為所述金屬柵極的關鍵尺寸，所述凹槽的關鍵尺寸相對於現有技術中形成的凹槽的關鍵尺寸大35-330埃，作為優選，所述凹槽的關鍵尺寸相對於現有技術中形成的凹槽的關鍵尺寸大35-85埃，需要注意的是，所述凹槽即所述金屬柵極的關鍵尺寸增加的數值範圍並不局限於該數值範圍，本領域技術人員可以根據目標器件的需要對所述凹槽進行設計。
[0090]在形成所述凹槽之後還包括在凹槽中沉積高K介電層、覆蓋層、金屬柵極等步驟。[0091 ] 具體地，在所述凹槽中形成柵極介電層，優選高K介電層來形成所述柵極介電層，例如用在HfO2中引入S1、Al、N、La、Ta等元素並優化各元素的比率來得到的高K材料等。
[0092]形成所述高K介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝。在本發明的實施例中，在凹槽中形成HfAlON柵極介電層，其厚度為15到60埃。
[0093]然後，在高K介電層上形成柵極堆棧結構的覆蓋層，作為優選，所述覆蓋層可以選用TiN，作為進一步的優選，還可以在所述覆蓋層上形成擴散阻擋層，可以是TaN層或AlN層。在本發明的一個實施例中，在CVD反應腔中進行所述TaN層或AlN層的沉積，所選擇的工藝條件包括壓強為1-100乇，溫度為500-1000攝氏度。所沉積的TaN層或AlN層具有10-50埃的厚度。
[0094]最後形成金屬柵極，所述金屬柵極通過沉積多個薄膜堆棧形成，所述薄膜包括功函數金屬層，阻擋層和導電層。所述阻擋層包括TaN、TiN、TaC, TaSiN、WN、TiAl、TiAlN或上述的組合。所述沉積阻擋層方法非限制性實例包括化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(LTCVD)、等離子體化學氣相沉積(PECVD)。
[0095]在本發明的一個實施例中使用原子層沉積(ALD)、濺鍍及物理氣相沉積(PVD)的方法，所形成的阻擋層的厚度在10-100埃之間。所述功函數金屬層包括一層或多層金屬層。所述金屬層可以是TiN、TaN、TiN和TaN、上述的組合。所述金屬層可以用ALD、PVD或CVD的方法形成。優選地，所述功函數金屬層的厚度在10-200埃之間。所述導電層可以是鋁層，也可以是銅或鎢層。在本發明的一個實施例中使用Al形成所述導電層，可以用CVD或PVD的方法進行沉積。在該導電層形成之後，在300-500攝氏度溫度下進行退火。其在含氮環境中反應的時間為10-60分鐘。最後進行導電層的平坦化，以除去溝槽以外的導電層而形成金屬柵極。
[0096]參照圖7，其中示出了本發明的一【具體實施方式】的工藝流程圖，具體地包括以下步驟:
[0097]步驟201:提供半導體襯底，在所述半導體襯底上形成柵極氧化物層，然後在所述半導體襯底上形成虛擬柵極；
[0098]步驟202對所述虛擬柵極進行熱氧化處理的步驟，以在所述虛擬柵極的側壁上形成氧化物層；
[0099]步驟203在所述虛擬柵極的側壁上形成第一偏移側壁和第二偏移側壁；
[0100]步驟204在所述虛擬柵極的兩側執行LDD離子注入；
[0101]步驟205在所述源漏區上生長應力層；
[0102]步驟206在所述第二偏移側壁上形成柵極間隙壁，進行源漏離子注入，以形成源漏區，並執行應力記憶步驟；
[0103]步驟207在所述襯底上沉積接觸孔蝕刻停止層，在所述接觸孔蝕刻停止層上沉積層間介質層；
[0104]步驟208去除所述虛擬柵極，去除所述第一偏移側壁，形成關鍵尺寸增大的凹槽；
[0105]步驟209在所述凹槽中形成金屬柵極。
[0106]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用於舉例和說明的目的，而非意在將本發明限制於所描述的實施例範圍內。此外本領域技術人員可以理解的是，本發明並不局限於上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的範圍以內。本發明的保護範圍由附屬的權利要求書及其等效範圍所界定。
【權利要求】
1.一種半導體器件的製備方法,包括: 提供半導體襯底； 在所述半導體襯底上形成虛擬柵極； 在所述虛擬柵極的側壁上形成第一偏移側壁和第二偏移側壁； 去除所述虛擬柵極； 去除所述第一偏移側壁，形成關鍵尺寸增大的凹槽。
2.根據權利要求1所述的方法，其特徵在於，在形成所述凹槽之後，所述方法還包括在所述凹槽中形成金屬柵極的步驟。
3.根據權利要求1所述的方法，其特徵在於，在形成所述第一偏移側壁和所述第二偏移側壁之前還包括對所述虛擬柵極進行熱氧化處理的步驟，以在所述虛擬柵極的側壁上形成氧化物層。
4.根據權利要求1所述的方法，其特徵在於，在形成所述虛擬柵極之前還包括在所述半導體襯底上形成柵極氧化物層。
5.根據權利要求4所述的方法，其特徵在於，所述柵極氧化物層通過熱氧化處理的方法形成。
6.根據權利要求1所述的方法，其特徵在於，所述第一偏移側壁和所述第二偏移側壁的形成方法為: 在所述半導體襯底上共形沉積第一偏移側壁材料層； 在所述第一偏移側壁材料層上共形沉積第二偏移側壁材料層； 蝕刻所述第一偏移側壁材料層和所述第二偏移側壁材料層，以形成關鍵尺寸均一的所述第一偏移側壁和所述第二偏移側壁。
7.根據權利要求1或6所述的方法，其特徵在於，所述第一偏移側壁為氧化物。
8.根據權利要求1或6所述的方法，其特徵在於，所述第一偏移側壁通過原子層沉積方法形成。
9.根據權利要求1或6所述的方法，其特徵在於，所述第二偏移側壁為氮化物。
10.根據權利要求1或6所述的方法，其特徵在於，所述第二偏移側壁通過原子層沉積方法形成。
11.根據權利要求1所述的方法，其特徵在於，在去除所述虛擬柵極之前，所述方法還包括: 在所述襯底上沉積接觸孔蝕刻停止層； 在所述接觸孔蝕刻停止層上沉積層間介質層； 執行一平坦化步驟，並停止於所述虛擬柵極。
12.根據權利要求11所述的方法，其特徵在於，在形成所述層間介質層之前，所述方法還包括以下步驟: 在所述虛擬柵極的兩側執行LDD離子注入； 在所述源漏區上生長應力層； 在所述第二偏移側壁上形成柵極間隙壁； 進行源漏離子注入，以形成源漏區； 執行應力記憶步驟。
13.根據權利要求4所述的方法，其特徵在於，所述方法還包括去除所述柵極氧化物層的步驟。
14.根據權利要求13所述的方法，其特徵在於，選用溼法蝕刻同時去除所述柵極氧化物層和所述第一偏移側壁，選用對所述柵極氧化物層和所述第一偏移側壁的蝕刻速率相同的蝕刻製程。
【文檔編號】H01L21/336GK104051245SQ201310077046
【公開日】2014年9月17日 申請日期:2013年3月11日 優先權日:2013年3月11日
【發明者】趙傑 申請人:中芯國際集成電路製造(上海)有限公司