用作低電壓檢測電路的帶隙電壓比較器的製作方法

2023-06-20 15:57:16

專利名稱：用作低電壓檢測電路的帶隙電壓比較器的製作方法
技術領域：
本發明一般涉及具有低電壓檢測和通電復位(reset)的半導體集成電路，更具體地說，涉及一種利用具有低電壓閾值的帶隙電壓比較器的集成電路，其在很寬的溫度範圍內具有長期的電壓穩定性。
各種電氣裝置，例如蜂窩式電話、膝上型計算機、無鍵和無線輸入裝置以及其它基於集成電路的產品，可以例如利用電池、燃料電池、太陽能電池、發電機等供電，它們需要穩定和精確的電壓基準以便有效和可預測工作。重要的是，在這些電池供電的裝置中在所有可能的工作條件下採用精確和可靠的方式將電子電路起動和關斷。在起動(通電)過程中，在開始其工作之前必須達到一最小電壓值，以及在工作過程中，當電壓下降低於一臨界值時裝置必須停止或禁止進一步工作。執行這些功能的典型應用是通電復位(POR)和功率下降(powerlow)復位(突卸載復位(BOR))。
POR和BOR電路通常結合電壓比較器電路利用一精確的電壓基準，以確定是否達到一裝置可以正常工作時的臨界電壓值。在集成電路中使用的典型的電壓基準已置入式(buried)齊納和帶隙基準。置入式齊納基準是一種十分穩定和精確的電壓基準，然而，其通常工作在約5伏或者更高並為實現最佳工作吸取幾百微安的電流。新近的由電池供電的電子系統可以在2伏或者更低的電池的電壓下工作，因此，置入式齊納技術不適於作為一必須在這種低電壓下工作並且還具有低功率消耗的電壓基準。對於這些應用可以利用「帶隙基準」。
可以利用半導體電路產生通常為1.2伏的帶隙電壓基準。這一基準下文稱為帶隙電壓，並可以補償由於溫度改變帶來的變化，其通過將一具有負溫度係數的電壓電路與具有正溫度係數的電壓電路結合以便形成一具有零溫度係數的電壓電路，即在很寬的溫度範圍內基本維持同一帶隙電壓值。在DavidM.Susak的5900773號美國專利中更完整地介紹了精確的帶隙電壓基準電路，這裡引用可供全面參考。
帶隙基準與電壓比較器結合可用於檢測POR和BOR電路的工作電壓電平。可以將帶隙基準和比較器結合到一個電路中，例如在Willam Slemmer的名稱為「直流求和型帶隙電壓比較器」(下文稱為「Slemmer」)的5781043號美國專利中公開的電路中。Slemmer專利公開了一種用於檢測電源的電壓變化的直流求和型帶隙電壓比較器。當檢測電源電壓電平低於一定值時，Slemmer比較器將使一轉換開關將電源轉換到待用電池。Slemmer帶隙電壓比較器利用共同求和的4個電流源，以形成一求和節點電壓電平，以及產生一邏輯信號，其指示何時求和節點電壓大於、等於或小於預定值。該預定值對應於期望電源電壓切換值。
在先技術的電壓基準和比較器電路太複雜，吸取太大的電流，需要工作電壓電平高於新近由電池供電的電子系統中可得到的電壓，並且受溫度和電壓穩定性變化的影響。因此，需要提供一種改進的電壓比較器，其具有低的工作電流、在很寬的工作溫度範圍內穩定的電壓基準，以及能以集成電路簡單可靠地實現。
通過提供一種改進的帶隙電壓比較器，其可以與集成電路裝置中的其它電路一起用作為一低電壓檢測電路，本發明克服了上述問題以及已有技術的其它缺點和缺陷。該集成電路裝置例如可以是但不局限於由MicrochipTechnology Ihc.(更完整表述的網址為http:www.microchip.com/)製造的互補金屬氧化物半導體(CMOS)PIC微控制器系列，這裡引用可供全面參考。本發明可以工作在1伏和1伏以上的電壓，並且工作中僅吸取相對少量的電流。以集成電路實現本發明的各實施例是高效的並且僅需要很小面積的模片(die)。在所有的加工過程轉變(proess comer)和工業溫度範圍內精確的各突變(trip)點最好是上或下(plus or minut)50毫伏。在本發明的各實施例中，可以獨立地設定通電和斷電突變點即可編程的滯後(hysteresis)。這些突變點對於VDD上升和下降次數是不敏感的。本發明的各實施例可以在低電壓的條件下即下降的VDD下立即發生POR或BOR。對於在檢測上升突變點後的POR信號，延遲(hold-off)時間例如可以是但不局限於1-10微秒(可編程)。本發明的各實施例當處於待用模式(休眠模式)時可以不吸取電流，以及當退出待用模式時可以估計電壓電平。如果當由待用模式轉為工作模式時存在低電壓狀態則將產生低電壓狀態信號。因此，本發明非常適合於通電復位(POR)和功率下降復位(突卸載(brown-out)復位(BOR))模式。這種電路的可預測和高效工作將保證所有的用電池(2伏或者更高)工作的所有應用可靠地工作。
根據本發明的各實施例，可以利用通常的製造方法在一半導體集成電路基片上實現一種改進的帶隙電壓比較器電路。通常的PNP電晶體例如是但不局限於橫向PNP(LPNP)電晶體可以用在僅需要兩個電流鏡以形成一帶隙電壓比較器的電路中。僅使用兩個電流鏡大大簡化了帶隙電路並提高了突變電壓對於溫度變化的穩定性。用於第二電流鏡電路的PNP電晶體發射極的面積可以是用於第一電流鏡電路的PNP電晶體發射極的面積的約4-48倍，其取決於比較器電路所需的增益。在圖4A中表示本發明的一基本示範性的帶隙電壓比較器線路圖，下面將更詳細地介紹。
在圖4的示意圖中表示根據本發明的各實施例的具有可調節突變點的帶隙比較器電路，下面將更詳細地介紹。在

圖11中表示圖2中所示的帶隙比較器低電壓檢測系統的實施例的工作模擬的曲線。在圖5中表示可以與圖4中所示的帶隙比較器電路結合使用的輸出緩衝器電路。在圖6中表示可以結合圖4中所示的帶隙比較器使用的通電復位延遲電路，下面將更詳細地介紹。在圖7中表示可以結合圖4中所示的帶隙比較器使用的斷電輸出鎖定電路，下面將更詳細地介紹。
在由Paul Gday和Robert Meyer所著的由John WileySons,ISBN按0-471-897493-0出版的「模擬集成電路的分析和設計」(1984，第2版)中更完整地介紹了集成電路裝置中的帶隙電壓工作情況，這裡引用可供全面參考。
本發明的一個特徵是帶隙電壓比較器在1伏和其以上工作。
另一個特徵是低電流工作。
再一個特徵是通電和斷電突變點可以獨立地設定。
再一個特徵是當檢測到電源低電壓狀態時立即產生通電復位(POR)信號。
再一個特徵是在檢測到電源電壓上升超過一期望電壓值(突變點)之後將一POR信號OK時間延遲。
再一個特徵是當處於待用模式時，基本上不利用電源供電。
再一個特徵是當從待用模式轉為工作模式時估計電壓電平並且如果出現低電壓狀態產生POR信號。
本發明的優點是，利用通常的半導體製造方法在一集成電路上可以實現本發明，同時僅需要其上很小的製造面積。
另一個優點是低電流工作。
再一個優點是突變點對於電壓上升和下降次數不敏感。
再一個優點是在所有的加工過程轉變和工業溫度範圍內精確的突變點最好為上下約50毫伏。
根據如下的對於在附圖中所表示的本發明的各優選實施例更具體的介紹，將會使本發明的上述和其它特徵和優點變得更清楚。
圖1是一具有通電復位的帶隙比較器電壓檢測系統的微控制器集成電路方塊示意圖。
圖2是根據本發明的一實施例的帶隙比較器低電壓檢測系統的線路方塊圖。
圖3是圖2中所示的電阻編程部件的線路方塊圖。
圖4是圖2中所示的帶隙比較器部件的線路圖。
圖4A是根據本發明的一實施例的基本帶隙比較器電路的線路圖。
圖5是圖2中所示的緩衝器部件的線路圖。
圖6是圖2中所示的可重新觸發的單穩單次起動延遲電路的線路圖。
圖7是圖2中所示的帶有輸出啟用(enable)的施密特觸發器的線路圖。
圖8是根據本發明的帶隙比較器模擬工作的曲線圖。
圖9是根據本發明的一實施例的延遲的通電復位模擬工作的曲線圖。
圖10是表示圖4中所示的帶隙比較器滯後的正和負斜率突變點的曲線圖。
圖11是圖2中所示的帶隙比較器低電壓檢測系統的系統電平工作模擬的曲線圖。
本發明的各實施例包含一僅需要兩個電流源的帶隙電壓比較器，用於在指定的工作溫度範圍內穩定電壓工作。本發明的各實施例還可包含通電復位延遲電路以及按照斷電控制的輸出鎖定。本發明可以利用標準的電晶體器件以集成電路製造，並可以結合由所有類型的電池、燃料電池、太陽能電池、發電機等供電的集成電路邏輯電路使用，例如是但不局限於微控制器、微處理器、數位訊號處理器、存儲器器件、無鍵和無線輸入裝置以及任何其它的數字邏輯電路或系統，它們可以從可靠和精確的通電復位(POR)和突卸載復位(BOR)邏輯電路獲益，該電路用於在所需的工作電壓值的範圍內控制數字邏輯電路的工作。本發明還可以用於當電源電壓下降低於一預定最小值時禁止邏輯電路的工作。本發明還可以用於延遲數字邏輯電路的開始工作，一直到已達到所需的最小電源電壓經過一預定時間為止。然而，如果電源電壓下降低於一預定最小值，則本發明可以立即發信號暫停數字邏輯電路的工作，使得不能發生異常或故障工作。
下面參照附圖，介紹本發明的各優選實施例的細節。在各附圖中相同的元件將使用相同的數字和/或字母標註，類似的元件將使用帶有不同的文字下標的相同的數字和/或字母標註。
參照圖1，該圖表示其上具有電子電路的集成電路的方塊示意圖。總體用數字100標註的集成電路包含帶隙電壓比較器低電壓檢測系統200，其輸出用於通電復位(POR)和/或突卸載復位(BOR)，根據本發明的各實施例，電子電路102例如可以是但不局限於由(按更完整的網址http:www.microehip.com/確定的)Microchip Technology Ihc.製造的互補金屬氧化物半導體(CMOS)PIC微控制器系列，這裡引用可供全面參考。任何電子裝置例如蜂窩式電話、膝上型計算機、無鍵和無線輸入裝置以及其它基於集成電路的產品，可以例如利用電池、燃料電池、太陽能電池、發電機等供電，它們需要穩定和精確的電壓基準以便有效和可預測工作，它們均在考慮之列並在本發明的範圍內。
根據本發明的各實施例，帶隙電壓比較器低電壓檢測系統200可以可編程方式斷電以使集成電路100節電。監測在節點202(PWR)和節點208(AGND)之間的功率。帶隙啟用/禁用(enable/dis able)輸入節點204(NEN)可以用於啟用/禁用帶隙比較器低電壓檢測系統200，帶隙輸出信號節點206(NPOR)可以用於禁止集成電路100中的邏輯電路的工作。也可以將低電壓檢測控制寄存器(未示出)組合到數字邏輯電路中，用於可編程地控制突變電壓值和指示帶隙比較器低電壓檢測系統200的工作的狀態標誌。這一低電壓檢測控制寄存器最好能夠在低的電壓下工作並且還可以利用用於數據存儲的非易失性存儲器來實現。可以利用易熔鏈路或其它可電編程的只讀存儲器(EPROM)或可電擦除的EPROM(EEPROM)來存儲編程的信息和/或發生的事件。
參照圖2，該圖是帶隙比較器低電壓檢測系統200的線路方塊圖。帶隙比較器低電壓檢測系統200的一個實施例包含電阻編程部件210(BGC-RNET)、帶隙比較器212(BGC)、緩衝器214(BGC-BUF)、可重新觸發的單穩單次起動延遲電路216(REDTRIG-OSD)和帶有輸出啟用施密特觸發器218(STOE)。
參照圖3，該圖是表示圖2中所示的電阻編程部件的線路圖。電阻編程部件210用於設定帶隙比較器212的不同的突變電壓。通過調節電阻R303-R306的組合電阻比，可以調節帶隙比較器212的電壓突變點和溫度補償，下文將更完整地介紹。
參照圖4，該圖是表示圖2中所示的帶隙比較器部件的線路圖。通過圖3中的電阻編程部件210調節帶隙比較器212的突變電壓。帶隙比較器212包含雙極型電晶體，根據它們的特性生成帶隙電壓。電晶體Q401-404例如可以是但不局限於橫向PNP(LPNP)電晶體。電晶體MN407-MN414是N溝道金屬氧化物半導體(NMOS)電晶體，電晶體MP405-MP406是P溝道金屬氧化物半導體(PMOS)電晶體。電晶體Q404和Q402形成第一電流鏡，電晶體Q401和Q403形成第二電流鏡。電晶體MP405-MP406是電流鏡，以便形成互補來自電晶體MN413-MN414的下拉電流的上拉電流。電晶體MN411和MN414檢測通過Q403的電流，該電流與通過Q401(電流鏡)的電流相同。電晶體MN409和MN410檢測通過Q404的電流，該電流與通過Q402(電流鏡)的電流相同。通過組合MP406、MN413和MN414以及MP405、MN407和MN408形成雙穩電路，其中輸出BGC-OUT具有高或低邏輯狀態，其取決於通過Q401(Q403)的電流是大於還是小於通過Q402(Q404)的電流。PNP電晶體也可以用在這裡所述的帶隙比較器，它們均在考慮之列並在本發明的範圍內。
參照圖5，該圖是表示圖2中所示的緩衝器部件的線路圖。緩衝器214是一反相緩衝器，其輸出用於觸發可重新觸發的單穩單次起動延遲電路216。NMOS電晶體MN501和PMOS電晶體502形成第一反相器，NMOS電晶體503和PMOS電晶體504形成第二反相器，NMOS電晶體505和PMOS電晶體506形成第三反相器。
參照圖6，該圖是表示圖2中所示的可重新觸發的單穩單次起動延遲電路的線路圖。可重新觸發的單穩單次起動延遲電路216形成一用於延遲來自緩衝器214的輸出信號通電復位延遲電路。一旦由帶隙比較器212檢測到足夠高的電壓，電容C602和電阻R601確定導通的延遲時間常數。通過在NPOR206工作之前要求時間延遲，可重新觸發的單穩單次起動延遲電路216可有助於降低噪聲的影響。
參照圖7，該圖是表示圖2中所示的帶有鎖定輸出啟用(STOE)施密特觸發器218的線路圖。STOE218適於關斷帶隙比較器低電壓檢測系統200的全部電路，使得基本上不消耗功率，同時鎖定可重新觸發的單穩單次起動延遲電路216的輸出。
參照圖4A，該圖是表示根據本發明的一實施例的基本帶隙比較器電路的線路圖。電晶體Q3和電晶體Q0形成第一電流源，電晶體Q1和電晶體Q2形成第二電流源。最好，電晶體Q0-Q3是橫向PNP(LPNP)電晶體。通過使其中的電壓極性反相也可以使用NPN電晶體。最好，每個電晶體Q1和電晶體Q2的發射極面積可以為每個電晶體Q0和電晶體Q3的發射極面積的約4-48倍。面積比越大，比較器電路的增益越大。通過參照一些方程式和下面對它們的說明，可以更好地理解圖4A所示的基本帶隙比較器電路的基本工作原理。
(1)令TK=開式絕對溫度(下文稱為「K」)(2)VtK=(k/q)×TK熱電壓，k/q=87.6微伏/(°K)(3)Is=C×TK^×N×EXP^-(Vgo/VtK),PN結的反向飽和電流。
方程式是按根據對於指定半導體加工過程的數據照經驗產生的。特別是常數C、N和Vgo是與處理方法相依的。
(4)Vd(TK)=VtK×Ln(Id/Is)，其為關於在正向偏置工作狀態的PN結的二極體方程式。
(5)根據I1和I2和RF，求解Q0的VTP如下VTP=(I1+I2)×RF+VtK×Ln(I1/(A1/Is))(6)根據RF、RS、I1和I2求解Q1的VTP如下VTP=(I1+I2)×RF+I2×RS+VtK×Ln(I2/(A2/Is))(7)由方程式6減去方程式5得到如下I2×RS+VtK×{Ln(I2/(A2/Is))-Ln(I1/(I1/Is×A1))}=0I2=VtK×Ln{(I1×A2)/(I2×A1)}/RS該比較點是當I1=I2時的VTP電壓(8)I=VtK×Ln(I2×A1)/RS(9)將方程式8代入方程式5得到如下VTP=2×RF×VtK×Ln(A2/A1)/RS+VtK×Ln{(VtK×Ln(A2/A1))/(RS×Is)}(10)將方程式3代入方程式9得到如下VTP=VtK×{2×RF/RS×Ln(A2/A1)+Ln(VtK×Ln(A2/A1)/(RS)-Ln(Is)}(a)展開項「Ln(Is)」
VTP=VtK×{2×RF/RS×Ln(A2/A1)+Ln(VtK×Ln(A2/A1)/(RS)-Ln(C×Tk^n×EXP^-(Vgo/VtK)))}(b)化簡VTP=VtK×{2×RF/RS×Ln(A2/A1)+Ln(VtK×Ln(A2/A1)/(RS)-Ln(C×Tk^N)+Vgo/VtK}(c)進一步化簡VTP=VtK×{2×RF/RS×Ln(A2/A1)+Ln(VtK×Ln(A2/A1)/(RS)-Ln(C×Tk^N)}+Vgo(d)將方程式2代入方程式10得到如下VTP(TK)=(k/q×TK)×{2×RF/RS×Ln(A2/A1)+Ln(k/q×TK)×Ln(A2/A1)/RS}-Ln(C×Tk^N)}+Vgo方程式10d可預測圖4A中所示的帶隙比較器的作為溫度TK的函數的電壓突變點VTP。因此，當I2大於I1時，由帶隙比較器檢測的電壓大於VTP，以及當I2小於I1時，由帶隙比較器檢測的電壓小於VTP。由於電晶體Q3和電晶體Q0形成第一電流鏡，I1=I3，電晶體Q1和電晶體Q2形成第二電流鏡I2=I4，故測量I3I4和之間的差相對容易，這樣由其可以產生數字邏輯輸出，用於控制通電復位信號。
圖4A中所示的電路最好工作在約從0.6伏到5伏。該範圍僅由PN結電壓所限制，例如矽雙極電晶體具有約0.6伏PN結電壓。鍺熱載流子和肖特基雙極電晶體可以具有更低的PN結電壓並可以有效地用於本發明。
對於一種特定的半導體加工過程，為了使VTP隨溫度的變化降到最小，需取得方程式對於TK的一階微商。還需要將正溫度電阻比和發射極面積比A2/A1計入設計條件中如下(11)dVTP(TK)/dTK=(k/q)×{2×RF/RS×Ln(A2/A1)+1-Ln(RS×C×TK^(N-1)/(K/q×Ln(A2/A1))-N}設dVTP(TK)/dTK=0(方程式11)及求解在期望工作溫度範圍的中點的RF/RS，將優先提供在期望工作溫度範圍的最佳的溫度特性。
(12)RF/RS(TK)={Ln(RS×C×TK^(N-1))-Ln(k/q×Ln(A2/A1)+N-1}/{2×Ln(A2/A1)}可以表示RF/RS電流比取決於加工過程相依Is函數、發射極面積比A2/A1，以及開式絕對溫度TK。對於大多數典型應用最好A1=1面積單位，A2可以是A1的整數倍，其範圍為約4-48，其取決於帶隙比較器所需的增益。面積比A2/A1越大，增益越大，導致比較器的靈敏度越高。應注意，帶隙比較器的VTP僅為TK的弱相關函數並主要由帶隙電壓常數Vgo設定的。
11-2參照方程式10d，並可重新整理方程式10d為TK的子函數(作為正和負溫度函數)如下(13)VTP(TK)=(k/q×TK)×{2×RF/RS×Ln(A2/A1)-Ln(RS×C×TK^(N-1))/(k/q×Ln(A2/A1)}+Vgo方程式(13)中的「2×RF/RS×Ln(A2/A1)」部分是正溫度函數，方程式(13)中的「RS×C×Tk^(N-1))/(k/q×Ln(A2/A1)」部分是負溫度函數。帶隙電壓常數Vgo具有基本上為零的溫度係數，取決於用於製造帶隙比較器的半導體加工過程例如約1.19伏的+/-2％變化。
實際上，VTP是Vgo從工作範圍中點的溫度上下的變化。最好，適當溫度補償的帶隙比較器具有的VTP的變化在工作溫度範圍內小於+/-50毫伏，高點接近工作溫度範圍的中點。電阻比RF/RS直接取決於Ln(A2/A1)電晶體發射極面積比，因此Ln(A2/A1)的數值越大，所需的電阻比RF/RS越小。通常電阻比RF/RS的範圍可以約為5-15。
下面參照圖8，該圖表示帶隙比較器的模擬工作的曲線圖。曲線802代表帶隙比較器212的電壓VP(圖2和4)，曲線804代表帶隙比較器212的輸出電壓VP(BGC-OUT)。當電壓VP上升超過帶隙比較器212的電壓VP時，帶隙比較器212的BGC-OUT從邏輯低(地或「AGND」)轉換到邏輯高(VP)。當電壓VP下降低於帶隙比較器212的電壓VTP時，帶隙比較器212的BGC-OUT從邏輯高轉換到邏輯低。
參照圖9，該圖表示延遲的通電復位模擬工作的曲線圖。曲線902代表在節點202(PWR)的電壓，曲線904代表帶隙輸出信號節點206(NPOR)的電壓。圖9中的曲線表明有約1毫秒的延遲時間。利用可重新觸發的單穩單次起動延遲電路216(REDTRIG-OSD)的時間常數確定這一延遲時間。通過綜合電阻R601和電容602確定這一時間常數(圖6)。
參照圖10，該圖表示正和負斜率的突變點的曲線，表示帶隙比較器具有約2.3伏的VTP的滯後。曲線1002代表在節點202的電壓(PWR)，曲線1004代表圖2和5中的緩衝器214反相輸出(OUT)的電壓。通過利用在圖3中更完整表示和在下面的一個實例中更詳細地介紹的電阻編程特徵可以將本發明的帶隙比較器編程使之具有一約為2.3伏的電壓突變點。
參照圖11，該圖表示圖2中的帶隙比較器低電壓檢測系統200的系統電平模擬工作的曲線。曲線1102代表在輸出信號節點206(NPOR)的電壓電平。曲線1104代表啟用/禁用輸入節點204的電壓電平(NPOR)。曲線1106代表在輸出信號節點202的電壓電平(PWR)。圖11的曲線表示本發明的系統電平工作，包含用於使帶隙比較器低電壓檢測系統200斷電的NEN輸入204。當斷電時，帶隙比較器低電壓檢測系統200不檢測電壓VP是高於還是低於所需的比較電壓，但是當通過將NEN輸入204轉換到地(邏輯低)啟用帶隙比較器低電壓檢測系統200時，帶隙比較器低電壓檢測系統200將檢測檢測電壓VP是高於還是低於所需的比較電壓VTP。只要NEN輸入204轉換到地(啟用)，NPOR將基本上不帶延遲轉換到邏輯低狀態(當VP小於VTP時)，並僅按上文介紹的由單次起動延遲電路216有意引入的延遲轉換到邏輯高(當VP大於VTP時)。
反過來參照圖3和4，帶隙比較器設計的一個實例應用介紹如下。帶隙比較器按VTP約等於2.3伏設計。最好，當由電池或其它有限容量的電源供電時該設計具有低的工作電流增加時間。令I1、I2、I3、I4的工作電流約為0.2微安，以及根據方程式3令C=3.56828,N=0.994657,Vgo=1.16056:
(3a)Is=3.56828×TK^(0.994657)×EXP^(1.16056/VtK)下面將方程式3a用於設定圖3中的電阻比，使得圖4所示的帶隙比較器具有約2.3伏的VTP。R303等效於圖4A中的RS。對於升高的VP，利用方程式14計算上電平突變點。
(14)RF=R305+(R302×R304)/(R302+R304)由於從節點RESC(圖4)到地的電壓為Vgo,VTP將為Vgo+0.8×11×R302使通過R304的電流比通過R305的電流大10倍。實現這一點，就使PNP電晶體因VTP溫度變化的對負載影響減到最小。
令VTP=2.3伏，則(15)R302=(VTP-Vgo)/(0.8微安×11)=125千歐計算R304如下(16)R304=Vgo/(0.8微安×11)=150千歐根據方程式12，按該Microchip120k加工過程利用上述數值的在25℃時的RF/RS電阻比最好應等於5.384，以實現最好的溫度特性。在計算R303時，應當考慮工作電流和溫度如下(17)R303=VtK×In(A2/A1)/(0.2微安)=86.8微伏×In(8)/(0.2微安)=268.3千歐(18)RF=5.384×268.3千歐=1444.5千歐(19)R305=RF-(R302×R304)/(R302+R304)=1376.3千歐(20)R306約等於期望的VTP滯後％×(R302+R304)因此，本發明很好地適合於實現其目的以及得到上述結果和優點以及其它固有的優點，雖然是通過參照本發明的各優選實施例對本發明進行說明和定義的，但這些並不意味著對本發明的限制，不會推斷這種限制。對在本技術領域的普通技術人員來說，可以考慮對本發明進行結構和功能的改進、替換以及等效。所表示和說明的本發明的各優選實施例僅是示範性的，沒有超出本發明的範圍。因此，僅由所提出的權利要求的構思和範圍限制本發明，全面認定在所有方面等效物。
權利要求
1．一種帶隙電壓比較器包含第一和第二電晶體，用於形成第一電流鏡，其中第二電晶體按二極體連接；第三和第四電晶體，用於形成第二電流鏡，其中第三電晶體按連接二極體；第一、第二、第三和第四電晶體都包含發射極、基極和集電極；具有第一和第二端的第一電阻，其中第一端連接到第二電晶體的基極和集電極以及第一電晶體的基極；第一電阻的第二端連接到第一電壓節點；具有第一和第二端的第二電阻，其中第一端連接到第三電晶體的基極和集電極以及第四電晶體的基極；第二電阻的第二端連接到第一電阻的第一端；以及第一、第二、第三和第四電晶體的發射極連接到第二電壓節點。
2．根據權利要求1所述的帶隙電壓比較器，其中的第一和第二電晶體具有基本相同的發射極面積。
3．根據權利要求1所述的帶隙電壓比較器，其中的第三和第四電晶體具有基本相同的發射極面積。
4．根據權利要求1所述的帶隙電壓比較器，其中的第三和第四電晶體具有的發射極面積為第一和第二電晶體具有的發射極面積的約4-48倍。
5．根據權利要求4所述的帶隙電壓比較器，其中的第三和第四電晶體具有的發射極面積為第一和第二電晶體具有的發射極面積整數倍。
6．根據權利要求1所述的帶隙電壓比較器，其中的第一電阻的電阻值為第二電阻的電阻值的約5-15倍。
7．根據權利要求1所述的帶隙電壓比較器，其中的第一電壓節點是一公用的電壓節點，第二電壓節點是一參照公用的電壓節點的正電壓節點。
8．根據權利要求7所述的帶隙電壓比較器，其中的公用的電壓節點和正電壓節點之間的電壓值約為0.6-5伏。
9．根據權利要求1所述的帶隙電壓比較器，其中的第一、第二、第三和第四電晶體是PNP結電晶體。
10．根據權利要求1所述的帶隙電壓比較器，其中的第一、第二、第三和第四電晶體是NPN結電晶體。
11．根據權利要求1所述的帶隙電壓比較器，其中的第一、第二、第三和第四電晶體以及第一電阻和第二電阻製造在一個集成電路模片上。
12．根據權利要求1所述的帶隙電壓比較器，其中當通過第二和第三電晶體的電流相等時，利用第二和第三電晶體帶隙電壓的VtK確定電壓突變點VTP。
13．根據權利要求12所述的帶隙電壓比較器，其中下列利用方程式確定作為溫度TK的函數的電壓突變點VTPVTP(TK)=(k/q×TK)×{2×RF/RS×Ln(A2/A1)+Ln(k/q×TK)×Ln(A2/A1)/RS}-Ln(C×TK^N}+Vgo；其中VTP是以伏計的電壓突變點，k/q=86.7微伏，TK是開式絕對溫度，RF是第一電阻的電阻值，RS是第二電阻的電阻值，A2是第三電晶體的發射極面積，A1是第二電晶體的發射極面積，C、N和Vgo是半導體加工過程相依常數。
14．根據權利要求13所述的帶隙電壓比較器，其中C=3.56828,N=0.994657,Vgo=1.16056。
15．根據權利要求14所述的帶隙電壓比較器，其中RF/RS約等於3.56828。
16．一種帶隙電壓比較器低電壓檢測系統，包含帶隙比較器，包含用於形成第一電流鏡的第一和第二電晶體及用於形成第二電流鏡的第三和第四電晶體，其中第二電晶體和第三電晶體按二極體連接；電阻編程部件，包含多個電阻，它們適於構成為具有RF電阻的的第一電阻以及具有RS電阻的的第二電阻，其中第一電阻連接到第二電晶體的基極和集電極以及第一電晶體的基極；以及第二電阻連接到第三電晶體的基極和集電極以及第四電晶體的基極；帶隙比較器突變電壓檢測電路，包含檢測輸出端和檢測輸入端，用於檢測第一電流鏡的第一電流和第二電流鏡的第二電流，其中當第二電流大於第一電流時檢測輸出按第一邏輯電平，當第二電流小於第一電流時檢測輸出按第二邏輯電平，因此，第一邏輯電平指示工作電壓高於期望的電壓值，第二邏輯電平指示工作電壓低於期望的電壓值。
17．根據權利要求16所述的帶隙比較器低電壓檢測系統，還包含可重新觸發的單穩單次起動延遲電路，其連接到該檢測輸出端，其中當檢測輸出從第二邏輯電平變到第一邏輯電平時引入期望的延遲時間。
18．根據權利要求17所述的帶隙電壓比較器低電壓檢測系統，還包含一反相緩衝器電路，其連接在帶隙比較器突變電壓檢測電路的檢測輸出端和可重新觸發的單穩單次起動延遲電路之間。
19．根據權利要求18所述的帶隙比較器低電壓檢測系統，還包含施密特觸發器和輸出啟用電路，其中輸出啟用電路斷開到帶隙比較器低電壓檢測系統的電壓以便節電。
20．根據權利要求19所述的帶隙比較器低電壓檢測系統，其中帶隙比較器低電壓檢測系統製造在一集成電路模片上並適於控制也製造在一集成電路模片上的數字邏輯電路的工作。
21．根據權利要求20所述的帶隙比較器低電壓檢測系統，其中數字邏輯電路是從微控制器、微處理器、數位訊號處理邏輯電路、專用集成電路、可編程邏輯電路陣列、無鍵和無線輸入電路中選擇的。
全文摘要
一種僅需要兩個電流源求和的帶隙電壓比較器可用於檢測在集成電路上的邏輯電路的低電壓狀態,該集成電路可以利用電池、燃料電池、太陽能電池等供電。在帶隙低電壓檢測系統中可以將獨立的高和低電壓突變點編程。在認定電壓電平正常狀態信號之前,可使用通電復位延遲。可以將帶隙電壓比較器低電壓檢測系統斷電以便節電,可以重新供電以便快速確定是否存在期望的電壓電平。
文檔編號G05F3/26GK1311443SQ0110465
公開日2001年9月5日 申請日期2001年2月19日 優先權日2000年2月18日
發明者萊頓·伊格, 威廉·斯米特 申請人:密克羅奇普技術公司