小幅度信號的輸出電路的製作方法
2023-06-20 23:18:01 2
專利名稱：小幅度信號的輸出電路的製作方法
技術領域：
本發明涉及一種弱放大信號的輸出電路，特別是一種通過傳輸線在集成電路之間傳輸邏輯信號的小幅度信號的輸出電路。
一些輸出電路用作信號傳輸裝置以經過傳輸通道，例如總線在兩個或更多集成電路之間傳輸信號。在邏輯信號從輸出電路將被傳輸出去時，邏輯信號的邏輯值要假定為高電位(H-level)或為低電位(L-level)。因此，在集成電路的輸出電路中，就必需存在一個接收來自集成電路的內部電路的內部邏輯信號的輸入端，和一個向另一集成電路傳送內部邏輯信號的輸出端。
雖然絕大多數常用的傳輸信號具有接近於供給集成電路的電源電位的幅度，但是，近幾年信號幅度已被減弱以利於傳輸。例如，在常用傳輸信號的CMOS接口的情況下，信號幅度基本上等於電源電位值，例如大約為5V或3V。相反，最近的傳輸信號具有小幅度，例如用於低電位差分信令(LVDS)接口中，信號幅度為0．3V。信號幅度減小的理由是因為這種減小在信號以較高的速度傳輸的時候產生優越的效果，功耗越低，噪音越小。因此，就需要以實現高速和／或低功耗為其主要目的集成電路具有一個能夠輸出較低幅度信號的輸出電路。作為輸出低幅度信號的裝置，已經提出一些建議，下面就是其中的一個例子。
參見
圖1，它表示作為第一常用輸出電路的偽發射極耦合邏輯接口(PECL接口)的電路圖，它是一個典型的低幅度接口的例子，該輸出電路包括一PMOS電晶體M11，它有一個與正電位的電源線VDD連接的源極，一個與輸出低幅度信號的輸出端OUT1連接的漏極和一個與輸入端IN1連接的柵極；一NMOS型電晶體M12，它有一個與電晶體M11的漏極連接的漏極，一個與電晶體M11的柵極連接的柵極，和一個與零電位的電源線VSS連接的源極；一終端電阻(終接電阻)RTT1，它具有與輸出端OUT1連接的第一端和與終端(終接)電源VTT連接的第二端。
通常，正電位從集成電路外部供給電源線VDD，而電源線VSS接地。在其他情況下，電源線VDD接地時，負電位就供給電源線VSS。
端電阻RTT1的值和終端電源電位的值一般按標準給定，其中前者大約為50Ω，後者通過從電源電位VDD中減去大約2V而獲得。
在工作時，當接近於電源線VDD的電位VDD的電位以高電平供給輸入端IN1時，電晶體M11截止，而電晶體M12導通。因此，電流路徑是從終端電源VTT到電源線VSS，並經過終端電阻RTT1和電晶體M12。在此情況下，輸出端OUT1的低電位VOL表達為VOL=VTT-{(VTT-VSS)×RTT}／(RTT+RONN)……(1)，其中VTT，VSS，RTT和RONN分別代表終端電源VTT的電位，電源線VSS的電位，電阻RTT1的阻值和NMOS型電晶體M12的導通阻值。
當接近於電源線VSS的電位VSS的電位以低電平供給輸入端IN1時，電晶體M11導通，而電晶體M12截止。因此，電流路徑是從電源線VDD到終端電源VTT，並經過終端電阻RTT1和電晶體M11形成的。在此情況下，輸出端OUT1的高電位值VOH表達為VOH=VTT+{(VDD-VTT)×RTT}／(RTT+RONP)……(2)，其中RONP表示PMOS型電晶體M11的導通電阻值。
為了計算出輸出端OUT1的高電位VOH和低電位VOL的實際值和相關的輸出信號幅度(VOH-VOL)，表達式或方程式(1)和(2)中的每個變量值設定如下VDD=3V，VSS=0V，RTT=50Ω，RONN=200Ω，RONP=200Ω。
在上述數值替換表達式(1)和(2)中的變量之後，輸出端OUT的高電位VOH和低電位VOL的值計算如下VOH=1．8V ……(3)VOL=1．2V ……(4)。
因此，輸出信號幅度被計算出如下VOH-VOL=0．6V ……(5)常用的輸出電路具有這樣的特徵它能夠通過選擇導通電阻RONP和RONN的阻值獲得一所需的小信號幅度，這些阻值是根據集成電路中的電晶體元件的規模，依據事先給定的電源電位值VDD，VSS，VTT和終端電阻RTT調節的。
由於第一常用輸出電路具有一個傳輸單信號的單輸出端，它一般被稱之為單向傳輸系統。
作如具有低信號幅度接口的另一個傳輸系統，即所謂差動傳輸系統也被使用，它從各自的輸出端輸出一對傳輸信號。在該差動傳輸系統中的這對傳輸信號具有這樣的特徵這對信號的相位相反，具有相同的高電位和低電位。這種差動傳輸系統中的反相位的設計與單相位傳輸系統相比提供了一個兩倍的動態範圍。除此之外，它還具有這樣的一個優點受電源電位中噪音的影響和電磁感應的幹擾減少了。從這個優點來看，差動傳輸系統是能夠用於高速和高可靠性傳輸的。在差動傳輸系統發送差動信號的輸出電路的建議已經提出，下面是其一個例子。
圖2表示作為典型的差動傳輸系統的LVDS接口的第二個常用輸出電路，其中相同的組成元件用與圖1中使用的同一參考標號表示。該輸出電路包括第一輸出部分11，它具有電晶體M11和M12，終端電阻RTT1，輸入端IN1和輸出端OUT1，它們與第一常用輸出電路相同；第二輸出部分12，它具有與第一輸出部11相同的組成元件。更詳細地說，第二輸出部分12包括一PMOS型電晶體M21，它有一個與正電位的電源線VDD連接的源極，一個與輸出端OUT2連接的漏極和一個與輸入端IN2連接的柵極；一NMOS型電晶體M22，它有一個與電晶體M21的漏極連接的漏極，一個與電晶體M21的柵極連接的柵極，和一個與零電位的電源線VSS連接的源極；一終端電阻RTT2，它具有與輸出端OUT2連接的第一端和與端電源VTT連接的第二端。
終端電阻RTT1和RTT2的值，端電源電壓值VTT一般按標準給定，其中RTT1和RTT2設定為大約45Ω至65Ω，VTT設定為大約1．1V至1．4V。
在工作時，當接近於電源線VDD電位VDD的高電平電位供給輸入端IN1時，同時，接近於電源線VSS電位VSS的低電平電位供給輸入端IN2時，電晶體M12和M21導通，而電晶體M11和M22截止。因此，電流路徑是從電源線VDD經電晶體M21和終端電阻RTT2到端電源VTT形成的另一條電流路徑是從端電源VTT到電源線VSS，並經過終端電阻RTT1和電晶體M12形成的。因此，輸出端OUT1輸出一低電平信號，輸出端OUT2輸出一高電平信號。高電平信號的電位VOH和低電平信號的電位VOL由上述的表達式(1)和(2)給定。
當接近於電源線VSS的電位VSS的低電平電位供給輸入端IN1時，同時，接近於電源線VDD的電位VDD的高電平電位供給輸入端IN2時，電晶體M11和M22導通，而電晶體M12和M21截止。因此，一條電流路徑是從電源線VDD到端電源VTT，並經過和終端電阻RTT1電晶體M11形成的，另一條電流路徑從端電源VTT到電源線VSS，並經過終端電阻RTT2和電晶體M22形成的。因此，輸出端OUT1輸出一高電平信號，輸出端OUT2輸出一低電平信號。
如上所述，這種在第二常用差動輸出系統的輸出電路中產生高電平和低電平的輸出信號電位的技術方案與第一常用單相系統的輸出電路的情況相似。因此，如果表達式(1)和(2)中的變量在兩個電路中是相同的話，那麼高電平信號VOH和低電平信號VOL的值就等於上述的數值(3)，(4)和(5)。在第二常用輸出電路中也能夠獲得所需的小幅度信號，與第一常用輸出電路的情況相似，它能夠通過選擇PMOS型電晶體M11和M21的導通電阻RONP的阻值或NMOS型電晶體M12和M22的RONN的阻值，這些阻值是根據集成電路中的電晶體的規模，依據電源電位VDD，VSS，VTT和事先給定的端電阻RTT的值控制的。
雖然兩種常用輸出電路所具有如上描述的優點，但是它們存在這樣一個問題輸出信號幅度的變化是相當大的。
除此之外，根據控制第一常用輸出電路的輸出信號的高電平電壓值VOH和低電平電壓值VOL，下面三種因素也會引起導通電阻RONP和RONN的電阻值的變化。
第一種因素是受MOS電晶體生產工序的變化的影響。生產工序涉及許多變化因素，這些變化因素影響組成輸出電路的電晶體元件的形狀變化。例如，MOS電晶體的導通電阻根據電晶體的形狀，其變化範圍一般為10％±至±20％。
第二種因素是受，裝備有集成電路的電子設備用於各種環境下周圍環境溫度的影響。MOS電晶體的導通電阻特別會隨著環境溫度的變化而改變例如，相對於100℃的高溫，阻值的變化範圍大約為±8％至±16％。
第三種因素是受電源電位變化的影響。從集成電路外部供給的電源的電位除了外部電源自身的電位變化外，由於電源線的電位損耗而會產生變化。MOS電晶體的導通電阻隨著輸入電壓的變化而改變例如，相對於電源電位±10％的變化量，阻值變化範圍一般大約為10％±至±15％。
因此，當考慮上述的全部三種因素時，MOS電晶體的導通電阻的變化範圍一般大約為±28％至±51％。由三種因素引起的變化導致高電平VOH，低電平VOL和信號幅度的變化範圍如下VOH=1．713V至2．007V………(6)VOL=0．993V至1．287V………(7)VOH-VOL=0．426V至1．014V………(8)信號幅度VOH-VOL的變化量是在三種因素不作考慮時，從MOS電晶體的導通電阻計算出的信號幅度的1．7倍，即如表達式(3)所示的0．6V。輸出信號幅度的變化量，特別是在較高方向的變化量的情況下，能夠減弱和消除上述小幅度傳輸的優點和效果。
總而言之，第一和第二常用輸出電路存在一個需要解決的信號幅度中較大變化量的問題，引起傳輸速度降低，在信號傳輸的過程中引起功耗的增加和噪音的增強。
鑑於上述問題，本發明的目的是提供一種能夠解決上述問題的小幅度信號的輸出電路。
本發明提供一種信號輸出電路。
參見附圖，本發明的上述和其他目的，特徵和優點通過下面的描述將會變得更清楚。
圖1是第一常用輸出電路的電路圖；圖2是第二常用輸出電路的電路圖；圖3是本發明第一實施例的輸出電路的電路圖；圖4是本發明第二實施例的輸出電路的電路圖；圖5是本發明第三實施例的輸出電路的電路圖；圖6是本發明第四實施例的輸出電路的電路圖；圖7是本發明第五實施例的輸出電路的電路圖；圖8是本發明第六實施例的輸出電路的電路圖。
現在，參考附圖對本發明做更詳細地描述，其中全部附圖中相同的組成元件用同一或相似的參考標號表示。
參見圖3，它表示本發明第一實施例的輸出電路的電路圖，該輸出電路包括一輸出部分11，它設有pMOS型電晶體M11和nMOS型電晶體M12，一終端電阻RTT1，一輸入端IN1和一輸出端OUT1，它們與第一常用輸出電路的組成元件相同。除此之外，該輸出電路還包括一連接在電源線VDD和電晶體M11的源極之間的電壓控制部分13，它用於控制電晶體M11的電壓值。
電壓控制部分13包括一nMOS型電晶體M31，它具有與電源線VDD連在一起的一柵極和一漏極，以及與輸出電路11的電晶體M11的源極連接的源極，因此它形成一個二極體的結構。
在工作時，當接近於電源電壓VSS電位的信號電位以低電平供給輸入端IN1時，那麼輸出電路的電晶體M11導通，電晶體M12截止，然而電壓控制部分13的電晶體M31在任何時候都是導通的。因此，電流路徑從電源線VDD經過電晶體M31，電晶體M11和終端電阻RTT1到端電源線VTT而形成。在此情況下，輸出端的高電平電壓VOH表達為VOH=VTT+{(VDD-VTN31-VTT×RTT}／(RTT+RONP)………(9)其中VTN31表示NMOS電晶體M31的柵源電壓。在此組成結構中，輸出高電平VOH減少了VTN31×RTT／(RTT+RONP)。在此電晶體M31的導通電阻被忽略不計，這是因為它與電晶體M11的導通電阻RONP相比顯得相當小。
在本實施例的輸出電路中較小輸出電壓VOH的構成能使電晶體M11的導通電阻RONP在與常用電路中的導通電阻相比時具有更小的絕對值構成，以此能夠抑制輸出信號的高電平VOH的變化。電晶體M11的導通電阻一般受前述的三種因素的影響而變化，也就是說，受生產工序，環境溫度和／或電源電壓的影響。
從確定第一常用輸出電路中的輸出信號的高電平的表達式(2)可以明白，電晶體M11的導通電阻RONP的減小提高了輸出的高電平VOH，它是通過電壓控制部13分提供一電位差抑制的，如上所述並在下文詳細地討論。
電壓控制部分13的輸出電位，即電晶體M11源極的電位通過從電源電壓VDD中減去電晶體M31的柵源電壓VTN31獲得。當電源電壓VDD變化時，電壓變化也會照原樣在電壓控制部分13的輸出電位中出現。
如果表達式(9)中的每個變量設定為VDD=3V，VSS=0V，VTT=1．5V，RTT=50Ω，VTN31=1．0V和RONP=33Ω，本實施例的輸出信號的高電平VOH被如下計算VOH=1．8V……………(10)該數值與現有技術中的表達式(3)的值一樣。
假定電晶體M11的導通電阻RONP受三種因素的影響而變成較大值，輸出信號的高電平VOH的變化最大範圍如現有技術中所述的一樣在±51％內。表達式(9)給出輸出信號高電平，VOHC的範圍如下，其中考慮了變化因素VOHC=1．750V至1．878V……………(11)因此，高電平VOHC在本實施例中從正常的電壓1．8V在-2．8％至+4．8％之間變化，該事實表明與常用的變化範圍-4．8％至+11．5％相比有重大的改進。
在上述實施例中，即使電晶體M11的導通電阻RONP以大百分比變化，由於電晶體M11的導通電阻中的絕對變化與常用電路相比較小，因此輸出電位的變化就較小，這種情況通過電晶體M11的導通電阻的絕對值根據電晶體M31的柵源電壓降而設定一個較小值來實現。即它能夠抑制輸出高電平VOH的變化。
參考圖4，本發明的第二實施例的輸出電路與第一實施例相似，它除了電壓控制部分14連接在電源線VSS和nMOS電晶體M12的源極之間以控制電晶體M12的源極電壓之外。
電壓控制部分14包括一nMOS電晶體M14，它具有與電晶體M12的源極連接在一起的漏極和柵極，和與電源線VSS連接的源極，以此形成一個二極體結構。
輸出電路起到抑制輸出信號的低電平VOL變化的作用。具體地說，與第一實施例相似，以較小絕對值選擇輸出電路11的電晶體M12的導通電阻RONN，使因三個因素的影響造成的導通電阻RCNP的絕對值變化更小。
在工作時，當接近於電源電壓VDD電位的高電平信號電位供給輸入端IN時，那麼輸出電路11的電晶體M12和M11分別導通和截止，然而電壓控制部分14的電晶體M41在任何時候都是導通的。因此，電流路徑從端電源VTT經過終端電阻RTT1，電晶體M12和電晶體M41到電源線VSS而形成。在此情況下，輸出端的低電平VOL表達為
VOL=VTT+{(VTT-VTN41-VSS)×RTT}／(RTT+RONN)其中VTN41表示NMOS電晶體M41的柵源電壓。電晶體M41的導通電阻由於較小被忽略不計。
從確定第一常用輸出電路中的輸出低電平VOL的表達式(1)可以明白，如果電晶體M12的導通電阻RONN由於三種因素的影響以較小值變化時，那麼輸出低電平VOL下降。電壓控制部分14提供電位差以此抑制這種下降。
在本實施例中電晶體M14用作電壓控制器，電壓控制部分14的輸出電位通過把電晶體M41的柵源電壓VTN41加給電源電壓VSS而獲得。當電源電壓VSS變化時，電壓控制部分14的輸出電位能夠顯示變化量。
當表達式(12)中的每個變量設定為VDD=3V，VSS=0V，VTT=1．5V，RTT=50Ω，VTN31=1．0V和RONN=33Ω，本實施例的輸出信號的低電平VOL計算如下VOL=1．2V……………(13)該數值與現有技術中的表達式(4)的值一樣。
假定電晶體M12的導通電阻RONN受三種因素的影響而變成較大值，輸出信號的低電平VOL的變化最大範圍如現有技術中所述的一樣在±51％內。表達式(12)給出輸出信號低電平VOLC的範圍如下，其中考慮了變化因素VOLC=1．1222V到1．250……(14)因此，低電平VOLC在本實施例中從正常的電壓1．2V在-6．5％至+4．2％之間變化，該事實表明與常用的變化範圍-17．3％至+7．3％相比有重大的改進。
在上述實施例中，即使電晶體M12的導通電阻RONP以大百分比變化，由於電晶體M12的導通電阻的絕對值與常用電路相比較小，因此輸出電位的絕對變化就較小，這種情況通過電晶體M12的導通電阻的絕對值根據電晶體M41的柵源電壓降而設定一個較小值來實現。即它能夠抑制本實施例輸出低電平VOL的變化。
參見圖5，本發明的第三實施例的一個輸出電路包括第一和第二實施例的組成元件。具體地說，本實施例的輸出電路包括一電壓控制部分13，它設有輸出部分11，該輸出部分包括串聯的pMOS電晶體M11和M12，電壓控制部分13，它具有一個連接在電源線VDD和輸出部分11之間的nMOS電晶體M31，以及一電壓控制部分14，它具有一個連接在電源線VSS和輸出部分11之間nMOS電晶體M41。
在工作時，本實施例的輸出電路能夠抑制輸出信號的高電平電壓VOH和低電平電壓VOL的變化。具體地說，當接近於電源電壓VSS的電位的信號電位以低電平供給輸入端IN1時，與第一實施例的情況相似，輸出信號的高電平VOH的變化就能被抑制。此外，當接近於電源電壓VDD的電位的信號電位以高電平供給輸入端IN，與第二實施例的情況相似，輸出信號的低電平VOL的變化就能被抑制。
本實施例的輸出信號的變化量與第一常用輸出電路的輸出信號的變化量相比。受三種因素的影響的本實施例的高電平VOH的變化量與第一實施例的情況相似，低電平VOL的變化量與第二實施例的情況相似。考慮變化因素，信號幅度VOHC-VOLC計算如下VOHC-VOLC=0．500V至0．765V…………(15)因此，在不考慮三種因素的影響時，本實施例的信號幅度VOH-VOL的變化量從正常的電壓1．2V在-16．7％至+26．0％之間變化，該事實表明與常用的變化範圍-29．0％至+69．0％相比有重大的改進。
在上述實施例中，電壓控制部是通過連接NMOS／PMOS電晶體的柵極和漏極而形成一個二極體來實現的。它也能通過通過連接NPN／PNP雙極性電晶體的基極和集電極而形成一個二極體來實現電壓控制部分。
此外，電壓控制部分可以用一個電源電路來代替，這種電源電路一般用於集成電路的內部或集成電路的外部以提供更精確和穩定的電位。
在上述的一些實施例中，形成一個二極體結構或二極體連接的nMOS／pMOS電晶體的柵源電壓用於電壓控制部分中。形成一個二極體連接的nMOS／pMOS電晶體的基極-發射極電壓也可以被代替使用。然而，柵源電壓或基極-發射極的電壓都會隨溫度的變化而改變。一般來說，較高的溫度會產生較低的柵源電壓或較低的基極-集電極電壓。也就是說，輸出信號的低電平VOH和高電平VOL會根據表達式(9)和(12)發生變化。下文描述的本發明的第四實施例能夠用於抑制溫度波動而引起的電壓變化。
參見圖6，本實施例的輸出電路與第一實施例相似，除了本實施例中設置的電壓控制部分15代替第一實施例中的電壓控制部分13之外。
電壓控制部分15包括一PNP電晶體M51，它設有與輸出部分11的電晶體M11的源極連接在一起的集電極和基極；一PMOS電晶體M52，它設有一與電晶體M51的發射極連接的漏極和一與電源線VDD連接的源極；一PNP電晶體M53，它設有一與電晶體M51的集電極連接的發射極和連接在一起的集電極和基極；一PNP電晶體M54，它設有一與電晶體M53的集電極連接的發射極和連接在一起的集電極和基極；一電阻R51，它設有與電晶體M54的集電極連接的第一端和與電源線VSS連接的第二端。
在工作時，輸出電路15的功能是用於抑制輸出信號的高電平VOH的變化，它與第一實施例的情況相似。具體地說，輸出電路11的電晶體M11的較小導通電阻RONN減小了由三種因素引起的導通電阻RONN的絕對變化量。
假定接近於電源電壓VSS的電位的信號電位以低電平供給輸入端IN1，那麼輸出電路11的電晶體M11和M12分別導通和截止，然而電壓控制部分15的電晶體M51和M52在任何時候都是導通的。因此，電流路徑從電源VDD經過電晶體M51和M52，電晶體M11和終端電阻RTT1到端電源線VTT而形成。在此情況下，輸出端的高電平的電壓VOH表達為VOH=VTT+{(VDD-VBP51-VTT)×RTT}／(RTT+RONP11+RONP52)=VTT+VRTTP………(16)，因此，終端電阻RTT的電壓降VRTTP表達為VRTTP={(VDD-VBP51-VTT)×RTT}／(RTT+RONP11+RONP52)………(17)，其中，VBP51表示PNP電晶體M51的基極-發射極的電壓，RONP11和RONP52分別表示PMOS電晶體M11和M52的柵源電壓。
由於電晶體M51的導通電阻與其他電阻相比顯得相當小，被忽略不計。
它通過相對於溫度「T」對表達式(16)求微分，能夠消除表達式(16)中的輸出信號的高電平VOH的溫漂，下面解方程dVOH／dT=0。
具體地說，表達式(16)的溫漂計算如下dVOH／dT=(dVBP51／dT)×(RONP522×α×VRTTP-RTT)／(RTT+RONP11+RONP52) …………(18)，
其中dVBP51／dT表示電晶體M51的基極-發射極的電壓VBP51的溫漂，「α」表示每個具有二極體連接和連接在PMOS電晶體M52漏極和電阻R51之間的電晶體的數量，即為「3」，在此情況下，它是通過計算電晶體M51，M53和M54的數量而獲得的。
通過使表達式(18)等於「0」，就能解方程式；RONP522×α×VRTTP-RTT=0……………(19)。
如果表達式(19)的每個變量設定為α=3，VRTTP=0．3V和RTT=50Ω，就得出RONP52的值如下RONP52=7．5Ω………………(20)。
顧名思義，如果PMOS電晶體M52的導通電阻假定或大致等於表達式(20)所確定的值，那麼輸出信號高電平VOH的溫漂就能被消除或抑制。電晶體M52的導通電阻通過調整電晶體的型式就能選擇所期望的值。
雖然表達式(19)中的「α」設定為「3」，與本實施例的三個電晶體M51，M53和M54相對應，對於α的值來說，它通過根據電源電壓VDD選擇電晶體的數量來任意選擇。例如，如果電源電壓為3V，那麼「α」可以設定在1和4之間。
參見圖7，本發明的第五實施例的輸出電路與第四實施例相似，除了連接在電源線VSS和電晶體M12源極之間的、用於控制電晶體M12的源極電壓的電壓控制部分16具有溫度補償功能之外。
電壓控制部分16包括一NPN電晶體M61，它具有與輸出部分11中的電晶體M12的源極連接在一起的集電極和基極；一NMOS電晶體M62，它具有與電晶體M61的發射極連接的漏極和與電源線VSS連接的源極；一個NPN電晶體M63，具有與電晶體M61的集電極連接的發射機和連接在一起的集電極和基極；一NPN電晶體M64，它具有與電晶體M63集電極連接的發射極和連接在一起的集電極和基極；一電阻R61，它具有與電晶體M64集電極連接的第一端和與電源線VDD連接的第二端。
在工作時，該輸出電路具有抑制輸出信號低電平VOL變化的功能。具體地說，輸出電路11的電晶體M12的較小導通電阻RONN降低了受三種因素影響而引起的導通電阻RONN的絕對變化量，從而抑制了輸出信號的低電平VOL的變化。
假定接近於電源電壓VDD的電位的信號電位以高電平供給輸入端IN1時，那麼輸出電路11的電晶體M12和M11分別導通和截止，然而電壓控制部分16的電晶體M61和電晶體M62在任何時候都是導通的。因此，電流路徑從端電源VTT經過端電阻RTT1，電晶體M12和電晶體M61以及電晶體M62到端電源線VSS而形成。在此情況下，輸出端的低電平VOL表達為VOL=VTT-{(VTT-VBN61-VSS)×RTT}／(RTT+RONN12+RONN62)=VTT+VRTTN………(21)，終端電阻RTT兩端的電壓降VRTTN表達為VRTTN={(VTT-VBP61-VSS)×RTT}／(RTT+RONN12+RONN62)…………(22)，其中VBP61表示NPN電晶體M61的基極-發射極的電壓，RONN12和RONN62分別表示NMOS電晶體M12和M62的柵源電壓。由於電晶體M61的導通電阻較小而被忽略不計。
對於第四實施例的這種情況，相對於溫度「T」對表達式(21)求微分如下dVOL／dT=(dVBN61／dT)×(RONN622×α×VRTTN-RTT)／(RTT+RONN12+RONN62) …………(23)，其中dVBP61／dT表示電晶體M51的基極-發射極的電壓VBN61的溫漂，「α」表示每個具有二極體連接和連接在NMOS電晶體M62漏極和電阻R61之間的電晶體的數量，即為「3」，在此情況下，它是通過計算電晶體M61，M63和M64的數量而獲得的。
使dVOL／dT=0以消除輸出低電平VOL的溫漂；RONP622×α×VRTTN-RTT=0……………(24)。
如果表達式(24)的每個變量設定為α=3，VRTTN=0．3V和RTT=50Ω，就得出RONN62的值如下RONN62=7．5Ω………………(25)。
顧名思義，如果NMOS電晶體M62的導通電阻假定或大致等於表達式(25)所確定的值，那麼輸出信號低電平VOL的溫漂就能被消除或抑制。
電晶體M62的導通電阻通過調整電晶體的型式就能選擇所期望的值，與第四實施例的情況相似。
應該明白第四和第五實施例結合在一起就能得到一個具有補償溫度變化和抑制輸出信號的高電平VOH及低電平VOL變化功能的輸出電路，這種情況與第三實施例相似。
參見圖8，本發明的第六實施例的一個輸出電路是作為差動傳輸系統而實施的。本實施例的輸出電路包括與第二常用輸出電路相似的第一和第二輸出部分11和12，與第五實施例相似的電壓控制部分16A。
電壓控制部分16A包括一NPN電晶體M61，它具有與一個一起連接到節點的集電極和基極，該節點與輸出部11和12中的電晶體M12和M22的源極一起連接；一NMOS電晶體M62，它具有與電晶體M61的發射極連接的漏極和與電源線VSS連接的源極；一NPN電晶體63，它具有與電晶體M61的集電極連接的發射極和連接在一起的集電極和基極；一NPN電晶體M64，它具有與電晶體M63集電極連接的發射極和連接在一起的集電極和基極；一電阻R61，它具有與電晶體M64集電極連接的第一端和與電源線VDD連接的第二端。
由於本實施例涉及的是差動傳輸系統，就存在兩個輸入端IN1和IN2及兩個輸出端OUT1和OUT2。然而，應該明白輸出部分11和電壓控制部分16A與單相傳輸系統的第五實施例的情況相似。同樣適用於輸出部12。
本實施例的輸出部分11和12及電壓控制部分16A的工作與第五實施例中的那些部分相似。因此，這裡為了避免重複，就不描述其工作。
在本實施例中，單個電壓控制部分16A是為一對輸出部11和12而設置的。當然也可以設置一對電壓控制部分16A，但與單個電壓控制部分相比，設置一對電壓控制部的工作性能和優點沒有多大的改進。
在上述的這些實施例中，第一至第五實施例涉及的是單相傳輸系統，而第六實施例涉及的是差動傳輸系統。然而，第一至第四實施例也適用於差動傳輸系統。
由於上面描述的實施例僅僅是用於舉例，本發明並不局限於上述實施例，本領域的熟練人員可對其很容易地作各種修改或變換而沒有脫離本發明的保護範圍。
權利要求
1．一種小幅度信號輸出電路，它包括第一輸出部分，它具有第一導電型的第一電晶體和第二導電型的第二電晶體，它們串聯在第一電源線和第二電源線之間，以接收第一邏輯信號，並通過連接上述的第一電晶體和上述的第二電晶體的節點輸出第一輸出信號；第一電壓控制部分，它連接在上述的第一電源線和上述的第一電晶體之間，以減小上述輸出部分的供電電壓。
2．一種如權利要求1所述的小幅度信號的輸出電路，其特徵在於上述的電壓控制部分包括一個通過上述第一電源線和上述第二電源線正向偏置的二極體。
3．一種如權利要求2所述的小幅度信號的輸出電路，其特徵在於上述的二極體是通過漏極和柵極連接在一起的MOSFET實現的。
4．一種如權利要求2所述的小幅度信號的輸出電路，其特徵在於上述的二極體是通過基極和集電極連接在一起的雙極電晶體實現的。
5．一種如權利要求1所述的小幅度信號的輸出電路，還包括一個第二電壓控制部分，它連接在上述的第二電晶體和上述第二電源線之間以減小上述輸出部分的供電電壓。
6．一種如權利要求5所述的小幅度信號的輸出電路，其特徵在於上述電壓控制部分包括一個通過上述電壓電源線和上述第二電源線正向偏置的二極體。
7．一種如權利要求1所述的小幅度信號的輸出電路，其特徵在於上述節點通過終端電阻連接於端電源線上。
8．一種如權利要求1所述的小幅度信號的輸出電路，其特徵在於上述電壓控制部分包括一第三電晶體和第一二極體，它們串聯在上述第一電源線和上述第一電晶體之間，至少一第二二極體和一電阻，它們串聯在上述第一二極體和上述第二電源線之間，其中與上述至少一第二二極體和上述電阻連接的節點連接於上述第三電晶體的控制電極上。
9．一種如權利要求1所述的小幅度信號的輸出電路，還包括一第二輸出部分，該輸出部分具有串聯在上述電壓控制部分和上述第二電源線之間的第三電晶體和第四電晶體，它用於接收第二邏輯信號，並通過一個連接上述第三電晶體和上述第四電晶體的節點輸出一個第二輸出信號。
10．一種如權利要求9所述的小幅度信號的輸出電路，其特徵在於上述的電壓控制部分包括串聯在上述第一電源線和上述第一電晶體之間的一個第五電晶體和一個第一二極體，串聯在上述第一二極體和上述第二電源線之間的至少一個第二二極體和電阻，其中連接上述至少一個第二二極體和上述電阻的節點連接於上述第五電晶體的控制電極上。
全文摘要
一種小幅度信號的輸出電路,它包括一個用於接收邏輯信號而輸出小幅度信號的輸出部分,該輸出部分具有串聯在第一電源線和第二電源線之間的第一和第二電晶體,連接在每個電源線和輸出部之間的電壓控制部分用於減小從輸出節點提供的輸出電壓,因此容許輸出部分電晶體的導通電阻較小。電晶體的小導通電阻又會使由生產工序變而引起的輸出電路的輸出電壓的變化變得更小。電壓控制部分可具有減小由於溫度的變化而引起的輸出電路的變化的功能。
文檔編號H03K19/003GK1204886SQ9810310
公開日1999年1月13日 申請日期1998年6月17日 優先權日1997年6月17日
發明者渡會誠一 申請人:日本電氣株式會社