相變存儲器的形成方法
2023-06-13 03:56:11
相變存儲器的形成方法
【專利摘要】一種相變存儲器的形成方法，包括：提供基底，在基底上形成具有多個通孔的介質層；在所述通孔中形成墊襯層和電極層，所述墊襯層位於通孔和介質層之間，覆蓋通孔底部和側壁，所述電極層、墊襯層上表面與介質層上表面持平；去除所述電極層表面的墊襯材料，所述墊襯材料是在形成墊襯層時的殘留物；去除電極層表面的墊襯材料後，刻蝕部分厚度的電極層和墊襯層，剩餘電極層作為底電極。去除殘留在電極層表面的墊襯材料，使得各個通孔中的電極層厚度相等。這樣，各個底電極的厚度均一，底電極的電阻相等。在同一電流流經底電極時，則底電極的發熱量也相等，確保每個相變存儲單元均能正常讀/寫，提升了相變存儲器的性能。
【專利說明】 相變存儲器的形成方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，特別涉及一種相變存儲器的形成方法。
【背景技術】
[0002]相變存儲器(PhaseChange Random Access Memory, PCRAM)作為一種新興的非揮發性存儲技術，相變存儲器在讀寫速度、讀寫次數、數據保持時間、單元面積、多值實現等諸多方面對快閃記憶體都具有較大的優越性，已成為目前不揮發存儲技術研究的焦點。
[0003]在相變存儲器(PCRAM)中，可以通過對記錄了數據的相變層進行熱處理，而改變存儲器的值。構成相變層的相變材料會由於所施加電流的加熱效果而進入結晶狀態或非晶狀態。當PCRAM的一個存儲單元的相變層處於結晶狀態時，該存儲單元的電阻較低，此時該存儲單元賦值為「O」。當相變層處於非晶狀態時，該存儲單元的電阻較高，此時該存儲單元賦值為「I」。因此，PCRAM是利用相變層處於結晶狀態或非晶狀態時的電阻差異來寫入/讀取數據的非揮發性存儲器。
[0004]一個相變存儲器的基本單元包括底電極、與底電極電連接的相變層、與相變層電連接的頂電極，電流經底電極對相變層加熱。在現有的相變存儲器製造工藝中，為獲得良好的加熱效果，可以縮小底電極與相變層的接觸面積，提高接觸電阻，從而獲得更大的發熱量。
[0005]現有技術的相變存儲器中的底電極形成方法包括:
[0006]參照圖1，在基底10上形成介質層11，在介質層11中形成有多個通孔12，圖1中只顯示了一個通孔12，僅起到示例作用，在基底10上形成有電晶體(未示出)，通孔12的底部為基底10上形成的電晶體源極或漏極；
[0007]參照圖2，在介質層11上沉積氮化鈦層13，氮化鈦層13覆蓋介質層11、通孔12的底部和側壁，在氮化鈦層13上形成鎢層14，鎢層14填充滿通孔12 ；
[0008]參照圖3，化學機械研磨鎢層14、氮化鈦層13，至介質層11上表面停止，氮化鈦層13作為墊襯層；
[0009]參照圖4，先回刻蝕部分厚度的鎢層14，接著回刻蝕氮化鈦層13，暴露部分深度的通孔12，通孔12中的鎢層14作為底電極。之後，刻蝕暴露的通孔側壁形成較大孔徑的通孔，在該較大孔徑通孔中形成相變層。
[0010]但是，包括現有技術形成的底電極的相變存儲器性能不佳。
【發明內容】
[0011]本發明解決的問題是，具有現有技術形成的底電極的相變存儲器性能不佳。
[0012]為解決上述問題，本發明提供一種相變存儲器的形成方法，該相變存儲器的形成方法包括:
[0013]提供基底，在基底上形成具有多個通孔的介質層；
[0014]在所述通孔中形成墊襯層和電極層，所述墊襯層位於通孔和介質層之間，覆蓋通孔底部和側壁，所述電極層、墊襯層上表面與介質層上表面持平；
[0015]去除所述電極層表面的墊襯材料，所述墊襯材料是在形成墊襯層時的殘留物；
[0016]去除電極層表面的墊襯材料後，刻蝕部分厚度的電極層和墊襯層，剩餘電極層作為底電極。
[0017]可選地，所述墊襯層的材料為氮化鈦。
[0018]可選地，去除所述電極層表面的墊襯材料的方法為:使用氯等離子體對電極層表面進行處理。
[0019]可選地，對氯氣進行等離子體化形成氯等離子體；
[0020]使用氯等離子體對電極層表面進行處理的過程中，對氯氣進行等離子體化的射頻發生器的射頻功率範圍為200?1000W，射頻發生器的偏壓範圍為O?500V，氯氣的流量範圍為20?200sccm，處理時間範圍為5?30s。
[0021]可選地，形成所述墊襯層和電極層的方法包括:
[0022]在所述介質層上形成墊襯材料層，所述墊襯材料層覆蓋介質層、通孔的底部和側壁；
[0023]在墊襯材料層上形成導電材料層，所述導電材料層填充滿通孔；
[0024]化學機械研磨導電材料層和墊襯材料層，至所述介質層上表面停止，分別形成電極層和墊襯層。
[0025]可選地，在墊襯材料層上形成導電材料層的方法為化學氣相沉積或濺射工藝。
[0026]可選地，刻蝕部分厚度的電極層和墊襯層的方法包括:
[0027]以所述介質層為掩模，刻蝕部分厚度電極層；
[0028]以所述介質層為掩模，刻蝕部分厚度墊襯層，剩餘電極層與墊襯層上表面齊平。
[0029]可選地，刻蝕部分厚度的電極層的方法為幹法刻蝕，在幹法刻蝕過程中使用的刻蝕氣體為sf6、nf3中的一種或多種。
[0030]可選地，在去除所述電極層表面的墊襯材料前，使用氧等離子體對電極層表面、墊襯層表面和介質層表面進行處理，去除拋光劑，所述拋光劑是在化學機械研磨導電材料層和墊襯材料層後的殘留拋光劑。
[0031]可選地，所述電極層的材料為鎢、鋁或銅。
[0032]可選地，在所述基底表面形成有場效應電晶體，所述電極層的底部為場效應電晶體的漏極；或者，在所述基底表面形成有二極體，所述電極層的底部為二極體的陽極。
[0033]可選地，在刻蝕部分厚度的電極層和墊襯層後，還包括:
[0034]刻蝕所述電極層上的通孔側壁的介質層，形成開口 ；
[0035]在所述開口中形成相變層；
[0036]在所述相變層上形成電連接相變層的頂電極。
[0037]可選地，在所述開口中形成相變層的方法包括:
[0038]在所述介質層上形成相變材料層，相變材料層覆蓋介質層、填充滿開口 ；
[0039]去除高出所述介質層上表面的相變材料層，剩餘相變材料層作為相變層。
[0040]可選地，去除高出所述介質層上表面的相變材料層的方法為化學機械研磨或回刻蝕。
[0041]可選地，所述相變層材料為鍺-銻-碲合金。
[0042]與現有技術相比，本發明的技術方案具有以下優點:
[0043]在形成電極層和墊襯層後，去除可能殘留在電極層表面的墊襯材料，使得各個通孔中的電極層厚度相等。在刻蝕電極層形成底電極時，各個底電極的厚度均一，底電極的電阻相等。一個底電極對應一個相變存儲單兀的位置，由於多個底電極的電阻相等，在同一電流流經底電極時，底電極的發熱量也相等，各個相變存儲單元的存儲狀態的轉化條件相同，確保每個相變存儲單元均能正常讀/寫，提升了相變存儲器的性能。
【專利附圖】
【附圖說明】
[0044]圖1?圖4是現有技術的相變存儲器在形成過程中的剖面結構示意圖；
[0045]圖5?圖14是本發明具體實施例的相變存儲器在形成過程中的剖面結構示意圖。
【具體實施方式】
[0046]經研究分析，發現:參照圖3，在化學機械研磨過程，首先研磨掉鎢層14，接著才能研磨氮化鈦層13，在研磨氮化鈦層13後，可能會有部分氮化鈦在通孔中的鎢層表面殘留。除了氮化鈦殘留外，在介質層11和鎢層14表面還可能殘留拋光劑。這樣，在介質層11中的多個通孔，其中某些通孔中鎢層表面存在氮化鈦殘留，某些通孔中鎢層表面不存在氮化鈦殘留。那些具有氮化鈦殘留的鎢層，殘留的氮化鈦的厚度又可能不盡相同。參考圖4，當進行回刻蝕鎢層、氮化鈦層時，由於某些通孔中鎢層表面具有氮化鈦殘留，在介質層11中形成的多個通孔中，鎢層的厚度不均一，則厚度不均一的鎢層的電阻不相同。正如【背景技術】介紹，每個底電極的位置可對應一個相變存儲單元，一個相變存儲器包括多個相變存儲單元。由於多個底電極的電阻不相同，則多個底電極的發熱量存在差異，在同一加熱電流流經底電極時，某些底電極對應的相變層會發生結晶狀態轉化，而某些底電極對應的相變層卻不會發生結晶狀態轉化。這就可能造成某些數據無法讀/寫，造成相變存儲器的性能不佳。
[0047]針對現有技術存在的問題，本發明提出了一種去除殘留在底電極表面的墊襯材料的方法。
[0048]為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0049]參照圖5，提供基底100。
[0050]在具體實施例中，所述基底100為娃襯底、錯襯底、或者氣化娃襯底等；或者還可以包括其它的材料，例如砷化鎵等II1-V族化合物。本領域的技術人員可以根據基底100上形成的半導體器件選擇所述基底100的類型，因此所述基底的類型不應限制本發明的保護範圍。
[0051]在具體實施例中，在基底100表面形成有相互隔離的多條字線、與字線電連接的選通管(未示出)。通常相變存儲器的選通管可以為二極體或場效應電晶體。當選通管為場效應電晶體時，字線電連接場效應電晶體的柵極，在一條字線上電連接有多個場效應電晶體的柵極，相應地，該場效應電晶體的漏極與其上的底電極電連接，而源極接地。字線與電源線電連接，一條字線控制與其電連接的場效應電晶體導通。當選通管為二極體時，二極體的兩極分別電連接字線與底電極，字線控制與其電連接的二極體導通。
[0052]參照圖6，在基底100上形成介質層101。在具體實施例中，介質層101的材料為氧化矽。形成介質層101的方法為化學氣相沉積，形成的介質層101覆蓋基底100，也覆蓋基底100上的其他結構，而且基底100上的介質層高於基底100上的其他結構。
[0053]參照圖7，圖形化介質層101，在介質層101中形成多個通孔102。通孔102的深度等於介質層101的厚度，通孔102的底部為選通管。當選通管為場效應電晶體時，通孔102的底部為漏極；當選通管為二極體時，通孔102的底部為二極體的陰極。
[0054]需要說明的是，在基底100中形成有多個相互隔開的通孔102，一個通孔102對應一個相變存儲單元的位置，圖7中僅顯示一個通孔102，僅起到示例作用，並不構成對本發明保護範圍的限制。
[0055]在具體實施例中，形成通孔102的方法包括:在介質層101上形成圖形化的光刻膠層，圖形化的光刻膠層定義通孔102的位置；以圖形化的光刻膠層為掩模刻蝕介質層101，形成通孔102，刻蝕介質層101過程使用的刻蝕劑為緩衝氧化物刻蝕液(Buffer OxideEtchant，B0E);去除圖形化的光刻膠層。在去除圖形化的光刻膠層後，還包括:使用灰化工藝處理通孔102，去除通孔側壁和底部的聚合物，該聚合物是在去除圖形化的光刻膠層過程中產生的。
[0056]在所述通孔中形成墊襯層和電極層，墊襯層位於通孔和介質層之間，覆蓋通孔底部和側壁，所述電極層、氮化鈦層上表面與介質層上表面基本持平。
[0057]具體地，在通孔中形成墊襯層和電極層的方法包括:
[0058]參照圖8，在介質層101上形成墊襯材料層103，墊襯材料層103覆蓋介質層101、通孔的底部和側壁，墊襯層113的材料為氮化鈦，形成氮化鈦的方法為化學氣相沉積或物理氣相沉積，墊襯材料層103在後續工藝用於形成墊襯層，在墊襯材料層103上形成導電材料層104，導電材料層104填充滿通孔，導電材料層104的材料為鎢，在墊襯材料層103上形成導電材料層104的方法為化學氣相沉積或濺射工藝，導電材料層104用於後續工藝形成電極層；
[0059]參照圖9，化學機械研磨導電材料層和墊襯材料層，至介質層101上表面停止，分別對應形成電極層114和墊襯層113,電極層114和墊襯層113的上表面與介質層101上表面基本持平。
[0060]在其他實施例中，電極層的材料還可為鎢、鋁或銅。在本實施例中，導電材料層的材料選擇鎢，這是因為:鎢的電阻率大於鋁、銅的電阻率，在作為電極層時，鎢的電阻要大於銅、鋁的電阻，在電極層中通入相同電流，鎢能夠提供更多熱量。
[0061]在具體實施例中，在化學機械研磨導電材料層和墊襯材料層後，在電極層114表面、墊襯層113表面和介質層101表面可能會有拋光劑殘留。因此，使用氧氣等離子體化後的氧等離子體對電極層114表面、墊襯層113表面和介質層101表面進行處理，去除殘留的拋光劑。在氧等離子體處理過程中，拋光劑與氧等離子體反應生成揮發性物質被排出，從而達到去除殘留拋光劑的目的。
[0062]在具體實施例中，由於導電材料層位於墊襯材料層上，在化學機械研磨導電材料層和墊襯材料層時，先要研磨導電材料層，至暴露墊襯材料層時才開始研磨墊襯材料層。在該過程中，參照圖9，對應某些通孔的電極層114表面會產生墊襯材料殘留，不可避免地，墊襯層113表面也會存在部分墊襯材料。
[0063]所以，參照圖10，使用氯氣(Cl2)等離子體化後的氯等離子體對電極層114表面進行處理，去除電極層114表面的墊襯材料。如前段所述，墊襯層113表面也會存在部分墊襯材料，在該過程，氯等離子體也會去除墊襯層113表面的墊襯材料。
[0064]在具體實施例中，使用氯等離子體對電極層表面進行處理過程，產生氯等離子體時使用的射頻發生器(RF)的射頻功率範圍為200?1000W (包括端點)，射頻發生器的偏壓範圍為O?500V (包括端點),氯氣的流量範圍為20?200sccm (包括端點),處理時間範圍為5?30s (包括端點)。
[0065]需要說明的是，參照圖10，在使用氯等離子體處理電極層表面時，為全部清除氮化鈦殘留物，會對電極層和氮化鈦層產生過處理，該過處理去除了通孔頂部的部分電極層和氮化鈦層，形成一個小開口，這不會對後續工藝產生影響，也不會限制本發明的保護範圍。
[0066]參照圖11，刻蝕部分厚度的電極層，通孔102中剩餘電極層作為底電極124，一個底電極124對應一個相變存儲單元的位置；參照圖12，在刻蝕部分厚度電極層後，刻蝕同等厚度的墊襯層113，墊襯層113上表面與底電極124上表面基本持平。
[0067]在具體實施例中，刻蝕部分厚度的電極層的方法為幹法刻蝕，在幹法刻蝕過程中使用的刻蝕氣體為sf6、nf3中的一種或多種。在刻蝕過程中，刻蝕氣體的等離子體轟擊電極層，並與電極層材料反應生成氟基揮發性氣體，氟基揮發性氣體被排出腔室。
[0068]參照圖13，刻蝕底電極124上的通孔側壁的介質層，形成開口 112，所述開口 112的底部暴露底電極124上表面。
[0069]參照圖14，在所述開口中形成相變層103。
[0070]在具體實施例中，形成相變層103的方法包括:在介質層101上形成相變材料層，相變材料層覆蓋介質層101、填充滿開口 ；去除高出介質層101上表面的相變材料層，剩餘的相變材料層作為相變層103。去除高出介質層101上表面的相變材料層的方法為化學機械研磨或回刻蝕。
[0071]在具體實施例中，相變層103的材料為鍺-銻-碲合金(GeSbTe，簡寫為GST)，由於GST在非晶和結晶狀態的電阻率相差較大，約相差三個數量級，使得較容易識別和確定當前存儲器的狀態。
[0072]接著，在相變層上形成電連接相變層的頂電極，頂電極的另一端與相變存儲器的位線電連接。
[0073]使用本實施例的技術方案形成相變存儲器的方法，在形成電極層和墊襯層後，去除可能殘留在電極層表面的墊襯材料，使得各個通孔中的電極層厚度相等。在刻蝕電極層形成底電極時，各個底電極的厚度均一，底電極的電阻相等。一個底電極對應一個相變存儲單元的位置，由於多個底電極的電阻相等，在同一電流流經底電極時，底電極的發熱量也相等，各個相變存儲單元的存儲狀態的轉化條件相同，確保每個相變存儲單元均能正常讀/寫，提升了相變存儲器的性能。
[0074]雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。
【權利要求】
1.一種相變存儲器的形成方法，其特徵在於，包括: 提供基底，在基底上形成具有多個通孔的介質層； 在所述通孔中形成墊襯層和電極層，所述墊襯層位於通孔和介質層之間，覆蓋通孔底部和側壁，所述電極層、墊襯層上表面與介質層上表面持平； 去除所述電極層表面的墊襯材料，所述墊襯材料是在形成墊襯層時的殘留物； 去除電極層表面的墊襯材料後，刻蝕部分厚度的電極層和墊襯層，剩餘電極層作為底電極。
2.如權利要求1所述的形成方法，其特徵在於，所述墊襯層的材料為氮化鈦。
3.如權利要求2所述的形成方法，其特徵在於，去除所述電極層表面的墊襯材料的方法為:使用氯等離子體對電極層表面進行處理。
4.如權利要求3所述的形成方法，其特徵在於，對氯氣進行等離子體化形成氯等離子體； 使用氯等離子體對電極層表面進行處理的過程中，對氯氣進行等離子體化的射頻發生器的射頻功率範圍為200?1000W，射頻發生器的偏壓範圍為O?500V，氯氣的流量範圍為20?200sccm，處理時間範圍為5?30s。
5.如權利要求1所述的形成方法，其特徵在於，形成墊襯層和電極層的方法包括: 在所述介質層上形成墊襯材料層，所述墊襯材料層覆蓋介質層、通孔的底部和側壁； 在墊襯材料層上形成導電材料層，所述導電材料層填充滿通孔； 化學機械研磨導電材料層和墊襯材料層，至所述介質層上表面停止，分別形成電極層和墊襯層。
6.如權利要求5所述的形成方法，其特徵在於，在墊襯材料層上形成導電材料層的方法為化學氣相沉積或濺射工藝。
7.如權利要求1所述的形成方法，其特徵在於，刻蝕部分厚度的電極層和墊襯層的方法包括: 以所述介質層為掩模，刻蝕部分厚度電極層； 以所述介質層為掩模，刻蝕部分厚度墊襯層，剩餘電極層與墊襯層上表面齊平。
8.如權利要求1所述的形成方法，其特徵在於，刻蝕部分厚度的電極層的方法為幹法刻蝕，在幹法刻蝕過程中使用的刻蝕氣體為SF6、NF3中的一種或多種。
9.如權利要求5所述的形成方法，其特徵在於，在去除所述電極層表面的墊襯材料前，使用氧等離子體對電極層表面、墊襯層表面和介質層表面進行處理，去除拋光劑，所述拋光劑是在化學機械研磨導電材料層和墊襯材料層後的殘留拋光劑。
10.如權利要求1所述的形成方法，其特徵在於，所述電極層的材料為鎢、鋁或銅。
11.如權利要求1所述的形成方法，其特徵在於，在所述基底表面形成有場效應電晶體，所述電極層的底部為場效應電晶體的漏極；或者，在所述基底表面形成有二極體，所述電極層的底部為二極體的陽極。
12.如權利要求1所述的形成方法，其特徵在於，在刻蝕部分厚度的電極層和墊襯層後,還包括: 刻蝕所述電極層上的通孔側壁的介質層，形成開口 ； 在所述開口中形成相變層； 在所述相變層上形成電連接相變層的頂電極。
13.如權利要求12所述的形成方法，其特徵在於，在所述開口中形成相變層的方法包括: 在所述介質層上形成相變材料層，相變材料層覆蓋介質層、填充滿開口 ； 去除高出所述介質層上表面的相變材料層，剩餘相變材料層作為相變層。
14.如權利要求13所述的形成方法，其特徵在於，去除高出所述介質層上表面的相變材料層的方法為化學機械研磨或回刻蝕。
15.如權利要求12所述的形成方法，其特徵在於，所述相變層材料為鍺-銻-碲合金。
【文檔編號】H01L45/00GK104425709SQ201310365803
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】王冬江, 張海洋 申請人:中芯國際集成電路製造(上海)有限公司