光學微縮技術節點中的集成電路設計的製作方法

2023-06-02 21:57:21 2

專利名稱：：光學微縮技術節點中的集成電路設計的製作方法
技術領域：
：本發明涉及半導體技術，具體地說，涉及光學微縮技術節點中的集成電路設計。
背景技術：
：半導體製造服務機構(例如，代工廠)提供標準技術節點的光學(或者光刻)微縮工藝，所謂的"半節點"工藝。光學微縮技術節點("半節點")工藝可包括具有在國際半導體技術路線圖(InternationalTechnologyRoadmapforSemiconductors)上的技術節點之間尺寸的工藝。典型光學微縮工藝的例子包括40,55，80，和110納米節點工藝，然而任何光學縮放比例因子也可以的。這些典型的光學微縮工藝分別是45，65,90，和130納米標準技術節點工藝的光學微縮。光學微縮工藝包括在沒有重新設計電路的情況下，為了適合更小的面積而減小電路或晶片尺寸的任何工藝。因此，光學微縮工藝的供應允許設計者改善集成電路的性能和減小集成電路的尺寸。還可以通過，例如，增加每個晶圓可利用的管芯的數量來降低成本。由於不需要在新節點中設計，光學微縮工藝的使用還能允許快速實現那些使用由標準(非光學微縮)節點提供的設計(例如，繪製)的益處。換言之，在標準節點中為集成電路(IC)所做的設計可用於在更小(微縮)技術節點(例如，半節點)中製造IC。然而，為了確保將使用光學微縮技術節點製造的電路的適當的可製造性和性能，集成電路的設計者需要進行各種動作。因此，設計者渴望為減少操作而提供的設計工藝和系統以在光學微縮工藝中提供電路。
發明內容在一個實施例中，本發明提供了一種設計電路的方法。該方法包括提供與^殳計相關的第一組設計數據。第一組設計數據在第一技術節點中。使用包括嵌入的比例因子的模型仿真該設計。從仿真的^:計中生成布圖。布圖可在第一技術節點尺寸中。用布圖生成第二組設計數據。第二組數據在第二4支術節點中。第二技術節點是第一技術節點的光學微縮。在實施例中，第二組數據包括將在光掩膜上形成的圖案。本發明還提供了一種包括提供設計布圖的設計電路的方法。布圖在第一技術節點中。使用具有嵌入的比例因子的布圖參數提取(LPE)工具從第一技術節點中的布圖中提取參數。所提取的參數與第二技術節點中的布圖相關。本發明還提供了設計電路的方法的另一實施例。提供設計的布圖。布圖在第一節點中。使用具有嵌入的比例因子的技術文件從布圖中提取參數。所提取的參數與第二技術節點中的布圖相關。在實施例中，該提取使用RC提取技術文件。在實施例中，第二技術節點是第一技術節點的光學微縮。除了上面所論述的方法以外，還提供了包括嵌入的比例因子的、包括系統和計算機可讀介質的相似的實施例，例如在仿真模式中，提取技術文件和/或LPE(例如，LPE平臺)。當結合相應附圖閱讀下面的詳細描述時，得以最好的理解本發明的各方面。應注意到，根據本行業中的標準操作，附圖中的各種特徵不是按比例繪製的。實際上，為了論述清楚，圖示特徵的尺寸是可任意增加或者減小的。圖1是示出了電路的設計流程的一個實施例的流程圖。圖2是示出了在電路設計工藝中使用的工具的實施例的表格。圖3是示出了用於電路設計系統的實施例的框圖。圖4是示出了晶片(襯底上的集成電^0的設計流程的實施例的流程圖。圖5是示出了在光學微縮技術節點中準備設計數據的實施例的示意圖。圖6是示出了光學微縮技術節點中電路的透明設計流程的實施例的流程圖。圖7示出了在光學微縮技術節點中晶片的透明設計流程的實施例的流程圖。圖8示出了包括嵌入比例因子的技術文件的實施例。圖9示出了用於包括DFM的透明設計流程的系統的實施例的框圖。圖10示出了用於透明設計流程的系統實施例的框圖。圖11示出了用於植入設計流程的計算機系統的實施例的框圖。具體實施例方式應當理解，為了實現本發明的不同功能部件，下面的公開提供了很多不同的實施例，或者例子。下面描述組件和布置的具體例子以簡化本發明。當然，這些僅僅是例子而不意圖限定本發明。另外，本發明在各種實例中可重複附圖標記和/或字母。該重複是為了簡化和清楚的目的且其自身並不表示所論述的各種實施例和/或結構之間的關係。應當理解，為了清楚，並且沒有按比例地提供所提供的附圖和某些元件。另外，提供具體實施例，或者例子來更好的描述更一般的發明構思。很多工藝是本領域技術人員已知的，且僅描述其一般細節。此外，這裡所描述的方法學僅僅是示例性的，且其可包括除了這裡所描述的以外的附加的、少數的、和/或不同的工具和/或步驟。可在一個或多個設計工具(電子設計分析或者EDA工具)或者計算機可讀介質裝置中提供所描述的方法學並且由包括，例如，無工廠的IC設計公司中的IC設計者、半導體代工廠中的電路設計者和/或其他可能的用戶所使用。使用本領域技術人員已知的術語(例如，Liberty,APICE，Verilog，Hercules等)提供這裡所描述的EDA工具(以及它們的輸入/輸出)；本領域4支術人員還會認識到由例如，其他賣主提供的所述工具的其它實施例。EDA工具包括用於實施(布局和布線)或者驗收(流片之前的最後許可)的SPICE才莫擬、LPE、RC提取、電遷移和電阻壓降(IR-drop)分析工具、功率分析工具、時序分析工具、噪聲分析工具和/或其它與設計的電或者物理屬性相關的工具等在集成電路設計工藝的不同階段中所使用的工具(例如，模擬工具)。另外，正如這裡所描述的，可以以各種形式和格式提出設計數據(例如，與設計相關的數據)，例如，網表、原理圖、布圖文件、掩膜數據(例如，用於形成光掩膜的圖案)和/或描述電路或晶片或其一部分的其它數據的表徵。參照附圖1,方法100示出了設計電^^的實施例。方法100可與下面參照圖4說明的方法400結合使用，其中方法400用於晶片級集成。方法100提供6在第一技術節點中繪製的、將在第二技術節點中製造的電路的設計和驗證，該第二技術節點是第一技術節點的光學微縮(例如，半節點)。包括在方法100的一個或多個步驟的描述中的是執行這些步驟或其中一部分的傳統方法的描述。提供這些傳統方法以進一步闡明這裡所描述的包括附圖6和7中描述的那些內容的系統和方法，且不意圖以任何方式進行限定。此外，方法100(以及這裡所提供的分別包括在，例如，附圖6和附圖7中的方法600和700)的一個或更多個描述被闡釋為在45nm(標準技術節點)的第一技術節點中提供設計並且提供在第一技術節點一使用了比例因子0.9的40nm("半節點"或者所述45nm的光學微縮)技術節點的光學微縮中製造而待驗證的設計。從上述描述中可以看出在本申請中的比例因子(包括後續實施例所提出的嵌入的比例因子)是由第一技術節點和第二技術節點決定的，例如比例因子可為0.9(N45—N40),也可為0.94(N90—N85),或者也可為0.86(C018—C152)等等，因此上述這些工藝節點僅僅是示例性的，且技術節點任何組合、光學微縮(半節點)技術節點和/或比例因子都是可以的並在本發明的範圍內。方法IOO始於提供原理圖的步驟102。該原理圖可生成自設計說明書和定義將在襯底上製造的電路。原理圖可被提供為(例如，轉換為)網表(提如，SPICE網表)。可使用包括工藝專業資料庫的工藝設計工具包(PDK)來生成網表。PDK可以包括由電路設計者使用的、以合適的技術文件格式的工藝模型和設計工具包。在傳統的設計流程中，IC製造商(例如，代工供應商)提供與半節點工藝(例如，45nm工藝微縮)相關的PDK。在實施例中，在步驟102中生成的SPICE網表與半節點工藝相關。然後，所述方法IOO進入到可在網表上執行仿真的步驟104。該仿真可包括SPICE(SimulationProgramwithIntegratedCircuitEmphasis)模型等統計設計模型。SPICE是加州大學伯克利分校(UCBerkeley)開發的電路分析程序。SPICE可提供包括輸出信號失真，信號電平，和時間延遲的完整物理仿真。其它仿真工具也可能附加到或代替SPICE(包括各種SPICE的商業變形)。該仿真可確定所提供的網表是否滿足所述規格。該仿真(例如，SPICE模型)將包括半節點工藝(例如，40nm)中的幾何參數。在傳統的工藝流程中，電路設計者可提供將在步驟104中仿真的網表。所提供的網表環境需要包括用於仿真的比例因子(例如，0.9)以精確說明工藝的光學微縮。要求用戶明確地並手動地設定所述比例因子(例如，通過確定地操作，例如，在軟體程序上或者通過數據處理來選擇選項)。待設定的變量的例子包括仿真工具的"選擇比例(.optionscale)"參數。然後，方法100進入到執行定製或半定製布圖的步驟106。布圖可生成為GDS文件(例如，GDSII文件)，儘管其它格式也是可能的。在傳統實施例中的步驟106中，網表用於以光學微縮技術節點尺寸來提供布圖文件，即，與40nm工藝相關的布圖。使用光學微縮技術節點的PDK生成布圖。然後，方法100進入到物理驗證工序開始並且特別是進行設計規則校驗(DRC)的步驟108。DRC可確定是否存在對給定工藝相關的設計規則的違背。在實施例中，使用與所述光學微縮工藝(例如40nm)相關的DRC平臺。然後，方法100進入到出現附加驗證工序的步驟110。在實施例中，執行布圖對原理圖(LVS)(例如，布圖與電路圖對照)、布圖寄生提取(LPE)(例如，為MOS、電阻器、電容器、電感器和/或其它半導體器件的布圖參數提取)和/或電阻和電容提取(RCX)(例如為了時序仿真的互聯寄生電阻和電容提取)，然而，也可以是其它驗證步驟。步驟110使用布圖和網表(例如，SPICE網表)來執行驗證步驟中的一個或多個。步驟110判斷布圖和電路圖是否匹配。步驟110還生成與光學微縮工藝技術節點相關的LPE網表和與所學微縮技術節點相關的寄生參數(例如，導線寄生)。在傳統的實施例中，電路製造商(例如，代工廠)可提供與在驗證中使用tableseeoriginaldocumentpage8的光學孩史縮工藝節點(例如，40nm)相關的LVS平臺和/或RCX技術文件。要求用戶(例如，電路設計者)在LVS、LPE、和/或RCX工具中的一個或多個中手動設置比例因子(即，通過例如，確定操作來選擇對於軟體程序或者數據的處理的選項)。下表示出了在所述LVS或者提取工具中設置的比例因子的實施例。可以是例如，由各種其它EDA工具所確定的多種其它實施例。然後，方法100進入到執行布圖後仿真的步驟112。可使用基本上與如上面參照步驟104所描述的相似的SPICE仿真模型來執行布圖後仿真。可在包括光學微縮技術節點的尺寸的布圖上執行仿真。該仿真可確定電路的布圖是否滿足所規^各。對仿真模型的輸入可包括LPE網表(SPICE網表)。在傳統的實施例中，要求用戶(例如，電路設計者)將比例因子包括在LPE網表環境中以在光學微縮工藝中提供設計數據的準確仿真。要求用戶手動設定所述比例因子(例如，通過例如確定操作，來選擇關於軟體程序或者數據處理的選項)。待設定的變量的例子包括插入在網表中的".選擇比例(.optionscale),，。然後，方法100進入到執行用於可製造性(DFM)增強的設計的步驟114。DFM可包括在將影響器件的電氣特性的布圖中相鄰器件的分析。DFM增強包括那些對電路設計的修改使其更易於製造從而，例如，增加電路的產量、可靠性和/或質量。電路製造商可提供與光學微縮相關的DFM增強效用。DFM增強可包括光學臨近修正(OPC)和其它解析度增強技術(RET)和其它工藝仿真等工具。DFM增強技術可說明層間應力，多晶矽部件變圓，阱臨近，區域長度(例如，OD)等製造變化並確定這樣的工藝變化的電氣和/或物理結果。在步驟114中，在傳統實施例中，將光學微縮技術節點中的布圖提供給DFM增強效用。DFM增強效用可以提供光學微縮尺寸中的最終布圖。在方法100的實施例中，可以在該"最終，，布圖上執行步驟108的DRC和/或LVS、LPE和步驟110的RCX等的一個或多個驗證步驟。因此，在類似於方法100的設計流程的傳統的實施利中，在整個方法100中的各個步驟中，要求用戶(例如，電路設計者)聲明比例因子命令。尤其是，必須手動地將比例因子插入到EDA工具，例如，插入到用於在步驟102中所描述的那樣的預仿真的仿真工具(例如，模型)中以及插入到如步驟114中所描述的後仿真中，並且插入到如在步驟110中提供的LPE和/或RC提取工具中。現在參照示出了表200的附圖2，表格200示出了可以在電路設計中使用的工具的實施例的高水平圖，從而執行上述方法100中的步驟。表格200示出了工具的相應特徵(技術節點)。儘管作為45納米(N45)工藝和相關的40納米工藝(N40)的光學微縮技術節點來進行說明，但是該表可說明任何工藝和該工藝的相應的光學微縮。該表示出了例如，包括信息庫交換格式(LEF)的數據-格式的布圖和用於平面布局數據的FRAM圖以及作為與45納米工藝相關的工具的如GDSII數據格式的掩膜圖案數據。本領域技術人員易於認識到工具列表僅僅是示例性的並且可提供很多附加於或替代所列工具的工具。現在參照附圖3,其示出用於提供與使用傳統設計工具和方法學的光學《敬縮工藝相關的設計的電路設計系統300的框圖。仿真系統302提供，如在參照附圖1所描述的步驟104中所描述的仿真。仿真系統302包括與N45工藝相關的原理圖304和用於光學微縮工藝(N45微縮)的仿真模型(SPICE模型)306。原理圖304包括具有比例因子設置為0.9的網表，該比例因子由上述i殳計者手動提供的。將原理圖304提供給LVS工具320。電路設計系統300還包括所述N45尺寸的GDS布圖文件308。將該GDS布圖308提供給與N45微縮工藝(例如，半節點或所述45納米工藝的光學微縮工藝)的相關的DFM/LPE工具310。DFM/LPE工具310的運行要求在，例如，上述參照附圖1的步驟110和/或114所描述的工具中設置比例因子0.9。在傳統的實施例中，比例因子是由系統300的用戶輸入的。還將布圖文件308提供給^是取工具312。提取工具312包括RCX技術文件。該技術文件與N45微縮工藝相關。提取工具312要求將比例因子提供給工具。在傳統實施例中，系統300的用戶輸入所述比例因子。驗證工具310和312分別提供具有以N45尺寸中繪製的器件的LPE網表和N40導線寄生。將這些發送至仿真模塊314，其中使用具有N40導線RC316和N45微縮工藝模型(例如，用於光學微縮工藝的SPICE模型)318的N45尺寸原理圖來提供後布圖仿真。仿真模塊314要求比例因子。在傳統實施例中，系統300的用戶必須確定設置比例因子以說明所述N45尺寸原理圖。LVS工具320可執行N45尺寸原理圖304和N45尺寸原理圖316的驗證。因此，在實施例中，LVS工具320執行兩個都與N45幾何圖形有關的文件的驗證。現在參照示出用於晶片設計的方法400的實施例的流程圖的附圖4。方法400為用於包括晶片級集成的設計的步驟提供一般的說明。方法400提供繪製在第一技術節點中的、將在第二技術節點中製造晶片(例如，集成電路)的設計和驗證，第二技術節點是第一技術節點的光學微縮(例如，半節點)。包括在方法400的一個或多個步驟的描述中的是執行一個步驟或其部分的傳統方法的描述。提供這些傳統方法以進一步闡明這裡描述的系統和方法而不是意圖以任何方式限定本發明。此外，將方法400描述為在第一技術節點一45m^支術節點中提供用於在使用比例因子0.9的第一技術節點一40nm("半節點"或者45nm的光學微縮)技術節點中製造而待設計和驗證的設計。這些工藝節點僅僅是示例性的並且可以是技術節點、光學微縮技術節點(半節點)和/或比例因子的任意組合併在所公開的範圍內。方法400開始於執行合成(例如，RTL合成或者邏輯合成)的步驟402。已提供了規格。在實施例中規格包括電路的寄存器轉移電平(RTL)。步驟402合成提供用於光學微縮工藝(例如，40nm工藝)提供門電平網表和預測的後布圖時序結果。為了產生門電平網表和預測的時序結果，設計者可使用包括例如，可使用方法IOO生成的1/0單元，SRAM單元，IP單元等單元的標準4支術節點(非光學微縮技術節點，例如，45nm)單元程序庫和/或本領域已知的包括在單元程序庫中的其它電路元件。然後，方法400進入到使用由步驟402提供的門電平網表來執行布圖和布線(P&R)工序的步驟404。P&R在標準技術節點(例如，45nm尺寸)中生成晶片布圖。為提供布圖，設計者可使用上面參照步驟402所描述的所述單元程序庫、P&R技術文件、光學微縮技術節點時序和功率技術文件。在傳統實施例中，可使用與45nm尺寸工藝相關的程序庫工具包和40nm電氣特性來生成P&R布圖資料庫。在傳統的實施例中，可以使用包括45nm布線A見則和40nmRC技術文件的P&R技術文件來生成P&R布圖資料庫。在傳統的實施例中，用戶必須確定地提供P&R工具比例參數設置以提供i殳當的互連比例(說明光學微縮工藝)。例如，設計者可輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學微縮。在下表中提供P&R工具中的比例因子的例子。很多其它實施例也是可能的，例如，由各種其它EDA工具所確定的。tableseeoriginaldocumentpage12然後，方法400進入到在步驟404裡提供的晶片布圖上執行RC提取、時序和/或竄擾(xtalk)的步驟406。尤其是，提供在整個技術節點(45nm)中的P&R布圖資料庫。工具生成與半節點技術節點(40nm)相關的STA定時和串擾結果。可使用與光學微縮技術節點相關的RC技術文件和包括與光學微縮技術節點(40nm)相關的時序和串擾圖的程序庫工具包來生成結果。在傳統實施例中，為了執行互連或者互連網格(net)的RC提取(RCX)，用戶使用用於微縮工藝的RCX技術文件並且手動輸入比例因子(例如，0.9)以恰當地按比例繪製布圖。在傳統的實施例中，設計者必須確定地提供所述比例因子來說明光學微縮工藝。例如，設計者可輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學樣i縮。在下表提供了RCX工具中的比例因子的例子。很多其它實施例也是可能的的，例如，由各種其它EDA工具所確定的。RCX工具Star-RCXTQRC輸入文件Milkyway資料庫或DEF文件DEF文件布圖縮放(在Star-RCXT命令文件中)magnification—factor:0.9(在Fire&Ice命令文件中)extraction—setup-layoutscale0.9Xtalk庫準備AstroXtalkCeltic輸入文件匿SPICELPESPICE布圖縮放.optionscale=0.9.optionscale=0.9然後，方法400進入到在晶片布圖上執行進一步分析來確定功率、IR(例如，電壓降)和與光學微縮技術節點相關的晶片布圖的電遷移(EM)特性的步驟408。例如，提供在45nm尺寸中的晶片布圖並且生成功率、IR和EM結果。可使用具有均與光學微縮工藝相關的時序和功率柵格圖、RC技術文件和EM規則的程序庫來生成結果。生成的結果可包括與光學微縮工藝節點相關的晶片功率分析結果和/或與所述光學微縮工藝節點布圖環境相關的晶片IR/EM分析結果。在傳統的實施例中，用戶必須確定地(手動)將比例因子(例如，0.9)輸入到要被工具分析的IR/EM工具和/或設計數據(例如，布圖)中以確定在所述光學比例技術節點尺寸中的晶片的IR/EM和/或功率分析。例如，設計者輸入比例因子0.9來提供從45nm工藝到40nm工藝的光學微縮。在下表中提供了IR/EM工具中比例因子的例子。很多其它實施例也是可能的，例如，由各種其它EDA工具所確定的。tableseeoriginaldocumentpage14然後，方法400進入到在布圖中設置虛擬特徵和/或執行設計規則校驗(DRC)的步驟410。虛擬特徵可包括虛擬多晶特徵(DPO)、在有源區(DOD)中的虛擬特徵、虛擬金屬特徵(DM)和/或其它本領域中已知的虛擬圖案類型。用於提供虛擬特徵圖案的虛擬特徵效用可與光學微縮工藝相關。可使用與所述光學微縮工藝相關的DRC平臺(deck)來執行DRC。步驟410在包括虛擬特徵和DRC結果的標準技術節點(例如，45nm)中生成晶片布圖。然後，方法400進入到執行包括LVS的馬全證工序並且提取由LPE和RCX工具所包括的參數的步驟412。提供布圖並將其與網表(SPICE網表)進行比較，其中布圖與網表都設置在標準技術節點(例如，45nm)中提。LVS工具確定網表和布圖是否匹配。提取工具生成與在光學微縮技術節點(例如40nm)中的設計相關的寄生。LVS平臺可與光學微縮工藝相關。RCX技術文件也可與光學微縮工藝相關。生成具有光學微縮(40nm)寄生的標準寄生轉換格式(StandardParasiticExchangeFormatSPEF)網表。在傳統實施例中，為了確保所提供的布圖(例如，45nm布圖)的適當提取，設計者將比例因子(例如,0.9)手動地提供給RCX技術文件。這已通過上面參照方法100中的步驟U0詳細描述過。然後，方法400進入到執行後布圖仿真的步驟414。提供在步驟412中提供的SPEF門電平網表和與所述40nm工藝相關的SDF文件。仿真提供與光學微縮工藝(例如，40nm)相關的時序參數。可使用單元程序庫、Verilog、和時序模型來執行分析。在傳統實施例中，仿真要求用戶確定地輸入比例因子以說明光學微縮技術節點。例如，設計者必須輸入比例因子0.9以說明從45nm到40nm工藝的微縮。這已通過參照方法100中的步驟104和/或112詳細描述過。因此，如上面參照附圖1,2，3和4的描述，在設計電路和/或晶片的傳統實施例中，用戶需要在一個或多個設計步驟中手動指定比例因子以說明向所述光學微縮技術節點工藝的轉移。上面描述的是要求微縮參數的手動規格的設計步驟的例子，並且包括在使用用於仿真(例如，SPICE仿真前和後布圖)的EDA工具、布圖和布線(PR)、RC提取(RCX)、串擾和時序分析、IR和EM分析和DFM的EDA工具當中的手動規J各。用於比例因子的手動插入的這些要求增加了設計工藝的出錯風險。例如，忽略了準確地設置微縮參數的設計者可能會錯誤地建模其電路模型並發現解決所導致的錯誤是困難的。因此，希望有用於光學微縮技術節點(半節點工藝)的、不易出錯並容易控制設計質量的工藝。此外，在電路製造商是向電路設計者(無工廠設計公司)提供的服務的代工廠的情況下，要求電路設計者考慮更少的工藝改善了客戶服務。現在，參照示出描述光學微縮工藝的原理圖的附圖5。在第一、標準的、技術節點，例如45nm工藝中的提供設計數據、布圖502。可由電路設計者(例如，無工廠IC客戶)提供該設計。然後用EDA工具504(例如，仿真(SPICE)模型、LPE和RC技術文件)提供適當的縮放比例。在實施例中，使用將在下面進一步描述的嵌入的比例因子來提供縮放比例。儘管技術節點和比例因子的任何可能的組合都是可能的，在示意性實施例中，嵌入比例因子0.9來提供從45nm布圖到40nm器件506的光學縮;改比例(例如，轉移)。該光學縮放比例在光學微縮工藝節點(例如，40nm)中提供器件或設計數據(例如，掩膜圖案數據)506。例如，在示意性的實施例中，所提供的是包括均與所述40nm技術節點相關的RC、時序、功率和面積的40nm器件406。換句話說，能夠將與45nm設計MJ'j相關的設計數據轉化到與40nm技術節點相關的設計數據15中，例如，轉化到40nm技術節點中的掩膜資料庫。該轉化可以對用戶透明地發生。該轉化或光學微縮使管芯尺寸降低。在示意性實施例中，所述比例因子使管芯尺寸降低約20%。現在參照示出包括電路設計流程的方法600的附圖6。除了這裡提及的修改以外，方法600與上述方法IOO基本上類似。方法600可用於為最初在標準技術節點中設計的但是將使用標準技術節點的光學微縮工藝製造的電路提供設計，由此提供從一個技術節點到光學微縮技術節點的設計數據的轉化。使用提供45納米(N45)的標準技術節點和40納米(N40)的光學微縮技術節點的實施例來更詳細的描述方法600。然而，一般而言，可以是4支術節點和比例因子的任何組合併且在本發明的範圍內，尤其是對於方法600。方法600開始於與上面參照附圖1所描述的步驟102基本上類似的步驟602。方法600可用於為在標準(非半節點)技術節點中設計和將使用標準技術節點的光學微縮技術節點工藝(半節點)製造的電路提供設計。可提供在標準技術節點中的電路的原理圖。在實施例中，提供在45納米技術節點中的原理圖。然後方法600進入到執行電路的網表的仿真步驟604。可使用例如，SPICE模型的仿真模型來執行仿真。仿真模型包括嵌入的比例因子。在實施例中，在SPICE模型中嵌入比例因子。在實施例中，與將由40nm工藝形成電路的光學微縮技術節點工藝相比較，仿真模型包括嵌入的比例因子0.9來調整與45nm技術節點相關的電路的網表。嵌入的比例因子包括在模型等工具中提供因子。在實施例中，嵌入的比例因子不要求由其所植入的系統的用戶進行確定的操作。電路製造商(例如，代工廠)可以將比例因子嵌入(例如，整合到)到模型中，然後將包括嵌入的因子的工具提供給電路設計者使用。然後，方法600進入到生成布圖步驟606。布圖可以與標準技術節點中的電路相關。在實施例中，在45nm尺寸中提供布圖。在實施例中，布圖是GDSII文件。然後，方法600進入到對設計數據執行DRC和/或LVS驗證的步驟608。DRC工具可確定電路布圖的設計規則的偏離。可在標準4支術節點(例如，45nm)中提供布圖。DRC工具可包括與標準技術節點和/或光學微縮技術節點相關的平臺，或者可以將相同的平臺用於(上述)兩個工藝。LVS工具測定設計數據是否匹配(布圖或者原理圖)。布圖和原理圖可都包括標準技術節點(例如45nm)尺寸。然後，方法600進入到執行布圖參數提取(LPE)和/或電阻電容提取(RCX)的步驟610。在標準技術節點(例如，45nm)中的布圖上執行LPE。所述LPE工具包括具有嵌入的比例因子的LPE平臺。在實施例中，嵌入的比例因子是0.9。嵌入的比例因子0.9可說明光學微縮(例如，轉化為40nm光學微縮技術節點的45nm技術節點)。與上面的描述相似，提供嵌入的比例因子以使其對工具的用戶是透明的，並且不要求工具的用戶那部分的操作。使用包括嵌入的比例因子的技術文件(例如，SignoffRC技術文件)執行RCX。在實施例中，嵌入的因子是0.9。嵌入的因子0.9可說明光學微縮(例如，從45nm技術節點到40nm光學微縮技術節點)。電路製造商(例如，代工廠)可將比例因子嵌入(例如，整合到)到技術文件和/或LPE平臺，然後將包括嵌入的因子的工具提供給電路設計者使用。然後，方法600進入到執行後布圖仿真的步驟612。可在標準技術節點(例如，45nm)中的布圖上執行後布圖仿真。可以由包括嵌入的比例因子的仿真模型執行仿真。在實施例中，仿真模型是SPICE模型。在實施例中，將比例因子0.9嵌入到SPICE模型中以說明從45nm技術節點到40nm光學微縮工藝的光學微縮。因此，方法600通過在一個或多個EDA工具中嵌入一個或多個比例因子來提供透明的電路設計流程。透明流程提供不強制用戶(例如，設計者)確定輸入比例因子以說明光學微縮技術節點的工藝。因此，用戶能夠在標準技術節點中提供設計，並且在光學微縮技術節點中實現設計的適當仿真、包括參量的器件參數及設計的驗證。方法600在用於仿真、LPE和RC提取工序等一個或多個EDA工具中提供嵌入的比例因子。現在參照示出一種晶片(IC)"i殳計方法的附圖7。方法700與上面描述的方法400基本上相同，但具有這裡所提及的修改之處。方法700可用於為最初在標準技術節點中設計的但是將使用標準技術節點的光學微縮工藝製造的晶片提供設計。使用提供45納米(N45)的標準技術節點和40納米(N40)的光學微縮技術節點的實施例對方法700進一步詳細描述。然而，一般而言，可以17是技術節點和比例因子的任何組合併且在本發明的範圍內，尤其對於方法700。方法700開始於與上面參照附圖4所描述的步驟402基本上類似的步驟702。對設計(RTL設計)執行合成來提供與標準技術節點相關的網表。所使用的庫工具(例如，前端庫)可與標準技術節點相關。在實施例中，前端庫工具可在45nm技術節點中。提供時序和功率結果，且其是與光學微縮技術節點，例如，所述40nm技術節點相關的結果。然後，方法700進入到提供布圖和布線(P&R)工序和優化時序的步驟704。用於執行P&R的後端庫工具可與標準技術節點(例如，45nm)相關。所使用的技術文件(例如，P&RRC技術文件)包括嵌入的比例因子。在實施例中，標準技術節點是45nm和光學微縮技術節點是40nm並且在技術文件中提供嵌入的因子0.9。然後方法700進入到執行RC提取、時序分析和/或信號整體性(SI)閉合的步驟706。可以使用具有嵌入的比例因子的技術文件(例如，RCtech文件)來執行所述提取。在實施例中，標準技術節點是45nm並且光學微縮工藝節點是40nm並且在技術文件中提供0.9的比例因子。所使用的時序庫可與光學樣t縮技術節點相關。附圖8示出了具有嵌入的比例因子804的RC提取技術文件802的實施例。將技術文件802提供給基於光學微縮技術節點尺寸(例如，40nm工藝)生成RC表808的場解算器806。雖然實施例示出了0.9的嵌入的比例因子，^旦可以是任何比例因子。然後，方法700進入到獲取功率、IR和/或EM分析和結果的步驟708。可使用包括嵌入的因子的技術文件(例如，SignoffRCtech文件)來獲取結果。在實施例中，標準技術節點是45nm，光學微縮技術節點是40nm並且在技術文件中提供嵌入的因子0.9。所使用的功率庫可與光學微縮技術節點相關。然後，方法700進入到#1行虛擬布局和DRC-瞼i正的步驟710。步驟710與上面參照方法400所描述的步驟410基本類似。用於光學微縮技術節點的DRC平臺可以和與標準技術節點相關的平臺相同或者基本類似。然後，方法700進入到寺丸4亍LVS驗證的步驟712。可以在均與標準4支術節點相關的布圖和網表上執行LVS驗證。在實施例中，布圖和網表與45nm工藝相關。所述LVS還可包括具有例如0.9的嵌入的因子的LPE平臺以說明例如，40nm的光學微縮技術節點。在方法600和700的描述中，使用45納米工藝、40nm光學^f鼓縮工藝和相關的比例因子0.9來描述示意性實施例。然而，可使用任何技術節點、尺寸和/或比例因子。此外，將具體的EDA工具指示為包括嵌入的比例因子，然而本領域技術人員會認識到很多可從嵌入的比例因子獲益的其它EDA工具。在所描述的方法中，與上面分別參照與在附圖1和4的方法100和400的一個或多個步驟相關聯地描述的傳統實施例所描述的比例因子的手動插入相反，設計者不需要對光學微縮工藝做特別的考慮。替代地，提供了(提供給例如，設計者)具有嵌入到工具中的比例因子(以及適當的後生長因子)的仿真模型(SPICE模型)、LPE平臺和/或RC提取技術文件等EDA工具。這樣還可以提供與用於標準技術節點工藝的設計流程基本相似或者相同的用於光學微縮技術節點的設計流程。例如，可以在標準技術節點中提供設計數據(例如，網表，布圖)並且可以在光學微縮技術節點中對系統或設計方法的用戶透明地生成設計(例如，掩膜數據)。與上面參照必須由用戶輸入比例因子的方法100描述的實施例相比，透明的實施例可提供包括誤操作在內的更少的錯誤。從用戶(例如，設計者)的角度看來，這樣還提供與標準節點設計流程相同或基本上相似的半節點設計流程的優點。現在參照附圖9,其所示是示出了包括用於DFM效果的LPE縮;改方法的設計系統900的實施例的框圖。設計系統900提供第一技術節點中的要被轉換成第二技術節點的並且隨後在第二技術節點工藝中製造的設計，第二^t術節點是第一技術節點的光學微縮。將該實施例作為提供第一、標準、45納米(N45)的技術節點和使用比例因子0.9的第二、40納米(N40)的光學微縮技術節點來進行說明。然而，可以是任何技術節點和比例因子的組合。在N45尺寸中提供布圖902。布圖902可包括GDSII文件。將布圖提供給"透明"LPE平臺卯4。由於LPE平臺透明，不必由用戶操作，平臺將對光學微縮工藝技術提供設計的適宜的縮放比例。LPE平臺904包括4是取45nm布圖的幾何自變量(參數)的子系統906。幾何參數的例子包括溝道長度、溝道寬度和包括幾何尺寸的布圖的其它特徵。將這些參數與比例因子相乘。在示意性實施例中，比例因子是0.9。這樣將幾何參數轉換成光學微縮工藝(例如，N40大小)的尺寸。LPE平臺904還包4舌一個或多個DFM方程的DFM方程系統908。一個或多個方程可以與所述光學微縮技術節點(例如，N40)相關。將由子系統906生成的比例幾何參數提供給所述DFM方程系統908，在DFM方程系統908中將幾何參數確定為可縮放的還是不可縮放的參數。可縮放的參數包括幾何類型的那些參數。幾何類型參數是具有依賴於尺寸的單位例如，微米，納米或其它距離(例如，長度)的量度的那些參數。可縮;故參數包括特徵(例如，溝道)寬度、特徵(例如，溝道)長度、多晶(poly)間隙和/或包括幾何單位的其它參數。不可縮放的參數例子包括無單位參數、具有電氣特性的單位(例如，方塊電阻)和非幾何單位的參數。不可縮放的參數的例子包括那些說明阱臨近效應的參數。然後，對參悽t應用DFM方程以說明工藝效應和阱臨近、多晶圓化(polyrounding)、RET、層間應力和/或本領域已知的其它效應等改變。然後，根據需要恢復參數以在第一技術節點(例如，45nm)中提供設計數據。在尺寸回復(size-back)子系統910中，通過將參數除以比例因子0.9來將通過子系統906中的比例因子先前縮放的幾何/可縮放參數恢復為N45大小。由於結果是技術節點-N40結果和N45結果這兩者的代表，所以子系統912將不可縮放參數保持不變(保持為從DFM方程中提供的輸出)。尺寸返回子系統910具有多個優點。例如，子系統910提供將作為第一技術節點(例如，N45)的代表的LPE904的輸出，由於用戶能夠在最初生成的設計所在的尺寸中回顧網表，其可以提供更易調試的工藝。此外，如下面參照附圖IO所描述的，儘管在完成上上不同的，在所述標準技術節點中的輸出允許在設計流程(例如，預仿真和後仿真)中不同點處設計的部分一致以使得設計的部分能夠共同集成並仿真。然後，將用所述透明LPE平臺904提供的所述LPE網表提供給RC提取子系統914。RC提取子系統914包括嵌入的比例因子。所述嵌入的比例因子與上面分別參照附圖6和7的步驟610和/或706和附圖8的所述RC提取技術文件802描述的基本上相似。RC提取子系統914可提取互連的電阻和電容參數。然後，將所述LPE網表提供給仿真子系統916。仿真子系統可以包括SPICE仿真模型。仿真子系統916包括具有嵌入的因子的仿真模型。在示意性實施例中，嵌入的因子是0.9。仿真子系統使用嵌入的比例因子來使當地縮放網表的可縮放參數，例如，通過用比例因子0.9乘以可縮放參數。在實施例中，不可縮放參數，已經作為所述光學微縮的代表乘以單比例因子。因此，參照附圖IO提供的用於DFM方法的LPE縮放方法，代替使用幾何布圖縮放(例如，參照附圖5和7，利用上面的RC工具和仿真工具所描述的)，該方法使用幾何參數縮放並提供這些縮放了的參數作為向DFM方程的輸入。然後，將可縮放DFM方程輸出值恢復回布圖繪製大小，並使不可縮放DFM輸出保持不變。這樣提供了如上面所描述的優點，且當用戶(例如，設計者)運行具有LVS網名和器件名稱後註解的LPE(back-annotation)時(如在LVS工具1008中)(例如，當在原理圖中發現時，LPE輸出網表能夠跟隨類似的網名和器件名稱)由於LVS是在繪製大小布圖和繪製大小原理圖中運行，當將LVS/LPE工藝組合在一起時，在與LVS相同尺寸上運行LPE。此外，如上所述，由於LPE輸出網表跟隨與原始原理圖類似的網名和器件名稱，所以用戶會發現更易調試。在可選實施例中，LPE工具能夠使用用於DFM效應的幾何布圖縮;改方法。在該實施例中，不會出現上面描述的益處(例如，調試和LPE/LVS具有相同尺寸)，但是，仍會實現仿真準確性。現在參照示出用於提供光學微縮技術節點中的設計的電路設計系統1000的框圖的附圖IO。除了這裡所提供的以外，所述電路i殳計系統1000可與上面參照附圖3描述的所述系統300相似。電路設計系統1000的說明包括提供將被縮放(轉換成)到40nm技術節點(N40)的光學微縮工藝的45nm技術節點(N45)中的設計的實施例；然而，可以是技術節點的任何組合。仿真系統1002提供如上面參照附圖6描述的步驟604中所描述的仿真。仿真系統1002包括標準技術節點(例如，N45技術節點)中的原理圖1004和與光學微縮才支術節點(例如，N40)相關的仿真模型(SPICE模型)1006。仿真模型1006包括嵌入的比例因子以說明由原理圖1004提供的45納米和40納米工藝之間的幾何縮放。仿真系統1002將原理圖1004提供給LVS工具1008。電路設計系統1000還包括在標準技術節點尺寸(N45大小)中提供的GDS布圖文件1010。將布圖1010提供給與光學微縮技術節點(例如，40nm技術節點)相關的DFM/LPE工具1012。DFM/LPE工具1012包括嵌入在工具1012中的比例因子(例如，0.9),例如，如上面參照附圖9的LPE904所描述的。還將布圖1010提供給RC才是取工具1014。RC提取工具1014還包括嵌入的比例因子(例如0.9)，例如，如上面參照附圖7的步驟706和/或附圖8的所述技術文件802所描述的。將工具1012/1014的輸出(例如，原理圖和提取的參數1018)提供給後仿真系統1016。原理圖1018與標準技術節點-N45相關。寄生(例如，R/C)與光學微縮技術節點-N40相關。後仿真系統1016使用仿真模型1020執行原理圖1018的仿真。仿真模型1020具有嵌入的因子。仿真模型1020可為SPICE模型。在示意性實施例中，將比例因子0.9嵌入在仿真模型1020中以說明光學縮放(例如，在N45和N40工藝之間的尺寸差異)。可將從仿真模型1020輸出的布圖與仿真模型1002的輸出混合。在實施例中，兩個模型的輸出包括在標準技術節點-N45中的布圖。可以在由塊1022提供的"混合，，設計上執行進一步仿真和/或分析。還將仿真系統1016的輸出提供給述LVS系統1008。可以操作LVS系統1008來比較來自仿真系統1002和1016的數據、，該數據來自相同技術節點-標準技術節點(N45)。例如，可分析N45原理圖1018和N45尺寸原理圖1004。貫穿本發明，將比例因子描述為嵌入在用於電路和/或晶片的設計的各種EDA工具中。除了上面參照方法100和400所描述的之外，EDA工具可包括不同實施例。嵌入的比例因子可包括嵌入在方法、系統、計算機可讀介質和/或壽欠件產品中的參數以至於在使用方法、EDA工具、系統、CRM和/或軟體期間不要求用於參數或相關的參數的手動提供的需要。這種嵌入功能允許、製造工藝節點微縮成對IC設計者是"透明的"，這種功能不要求用戶(例如，設計者)的額外努力和/或考慮。在實施例中，代工供應商等IC製造商在工具中嵌入參數，然後將所述EDA工具提供給電路設計者等用戶使用。因此，提供了一種將比例因子嵌入到LPE技術文件、RC技術文件和/或仿真模型(SPICE模型)等EDA工具中來為光學微縮技術節點做出對於用戶(例如，設計者)而言是透明的電路設計和晶片集成。這樣允許用於光學^t縮技術節點的設計流程與由標準技術節點所提供的相同或基本上相似。本發明能22夠應用於包括但不限於所論述的示意性實施例的任何EDA工具、標準技術節點和/或光學技術節點。本發明可以採用完全為硬體的實施例形式、完全軟體實施例的形式或包括硬體和軟體成分的實施例形式。在示意性實施例中，將本發明植入在包括但不限制於固件、常駐軟體、微代碼等的軟體中。此外，本發明的實施例能夠採用可以從提供由計算機或任何指令執行系統使用的或與計算機或任何指令執行系統相結合的程序代碼的實體的計算機可用或計算機可讀介質所獲取的一個或多個計算^4呈序產品的形式。為了描述的目的，實體的計算機可用或計算機可讀介質可以是能夠容納、存儲、通信、傳輸或傳送由指令執行系統、裝置或設備使用或與令執行系統、裝置或設備相結合的程序的設備。介質可是電子的、磁性的、光學的、電磁的、紅外的、半導體系統(或裝置或設備)或傳輸介質。計算機可讀介質的例子包括半導體或固態存儲器、磁帶、可移動計算機軟盤、隨機存儲器(RAM)、只讀存儲器(ROM)、剛性^磁碟和光碟。光碟的當前的實例包括壓縮盤-只讀存儲器(CD-ROM)、壓縮盤-讀/寫(CD-R/W)和數字視頻盤(DVD)。在圖11中示出用於提供所公開的實施例的一個系統。所示出的是用於實現包括這裡所描述的系統和方法的本發明的實施例的計算機系統1100的實施例。在實施例中，計算機系統1100包括提供包括執行仿真、驗證分析(例如，DRC,LVS)、參數提取(例如，LPE,RCX)、布圖、布圖和布線、DFM和/或上述的其它工具和工序的設計電路或晶片的一個或多個步驟的功能性。計算機系統1100包括均由一個或多個總線1102互連的微處理器1104、輸出設備1110、存儲設備1106、系統存儲器1108、顯示器1114和通信設備1112。存儲設備1106可以是軟盤驅動器、硬碟驅動器、CD-ROM、光學設備或任何其它存儲設備。另外，存儲設備能夠接收軟盤、CD-ROM、DVD-ROM或可包含有計算機可"^丸行指令的計算機可讀介質的任何其它形式。通信設備1112可以是數據機、網卡或任何使計算機系統能夠與其它節點通信的設備。應當理解，任何計算機系統1100都能夠代表個人計算機、主機、PDAs和用電話的設備等多個互連的計算機系統。計算機系統1100包括能夠執行機器可讀指令的硬體和用於執行產生所期望的結果的動作(典型的機器可讀指令)的軟體。軟體包括存儲在RAM或ROM等任何存儲介質中的機器代碼，以及存儲在其它存儲設備(例如軟盤、快閃記憶體或CDROM等)。軟體可包括例如，源或目標代碼。另外，軟體包含能夠在客戶機器或伺服器中被執行的指令的任何設置。硬體和軟體的任何組合可包括計算機系統。可將系統存儲器1108配置成存儲設計資料庫、庫、技術文件、設計規則、PDK、模型、平臺和/或在電路和/或晶片中使用的其它信息。計算機可讀介質包括RAM等被動數據存儲以及壓縮盤只讀存儲器(CD-ROM)等半-永久數據存儲。可將本發明的實施例嵌入到計算機的RAM中以將標準計算機轉換到新的具體的計算機機器中。數據結構是能夠實現本發明的實施例的數據的定義了的組織。例如，數據結構可提供數據組織或可執行代碼的組織。可通過傳輸介質攜帶數據信號，並且存儲並傳送各種數據結構，因此，可用於傳送本發明的實施例。資料庫1116可以是本領域已知的任何標準或獨有的資料庫軟體。不受限制並可遠離伺服器存在，可通過網際網路或專用網訪問資料庫1116的物理地址。資料庫1116的公開包括多個資料庫的實施例。總之，本發明的方面提供用於改善使用光學微縮技術節點工藝來製造的電路和晶片的設計的方法和系統。這樣，可以有效地減少電路和/或晶片的尺寸和/或改善其性能。另外，方法學提供降低了的對設計工藝的人為介入、減少的錯誤機率。在實施例中，這裡描述的方法和系統可使代工廠供應商從向設計者提供服務中獲益。例如，可將比例因子嵌入到用於光學微縮技術節點(例如，提取工具，仿真工具)的產品中。例如，可在代工廠提供給客戶(例如，設計者)的LPE技術文件，RC技術文件，和/或仿真模型(例如，SPICE模型)中嵌入微縮因子。儘管已經詳細地描述了本發明的實施例，但是本領域4支術人員應當理解，在不偏離本發明的精神和範圍的情況下，在這裡它們可以做各種變化、替換和變更。相應地，意圖將所有這些變化、替換和變更包括所附面權利要求中所定義的本發明的範圍內。權利要求1、一種設計電路的方法，包含提供與設計相關的第一組設計數據，其中所述第一組設計數據是在第一技術節點中；使用所述第一組設計數據仿真所述設計，其中所述仿真包括具有嵌入的比例因子的仿真模型；從所述仿真的設計生成布圖；和使用所述布圖生成第二組設計數據，其中所述第二組數據是在第二技術節點中，並且其中所述第二技術節點是所述第一技術節點的光學微縮。2、根據權利要求1所述的方法，其中所述第二組設計數據定義將形成在光掩膜上的圖案。3、根據權利要求1所述的方法，其中所述第一組設計數據是網表。4、根據權利要求1所述的方法，其中所述仿真模型是SPICE模型。5、根據權利要求1所述的方法，還包含使用與所述第二技術節點相關的工藝製造包括所述設計的器件。6、根據權利要求1所述的方法，其中所述布圖包括在所述第一技術節點中的尺寸。7、根據權利要求1所述的方法，還包含從所述布圖提取參數，其中所述提取包括使用具有第二嵌入的比例因子的技術文件提取參數。8、一種設計電路的方法，包含提供設計的布圖，其中所述布圖是在第一技術節點中；以及使用具有嵌入的比例因子的電子設計分析(EDA)工具從在所述第一技術節點中的所述布圖提取參數，其中所提取的參數是與第二技術節點中的所述布圖相關的。9、根據權利要求8所述的方法，其中所述嵌入的比例因子根據所述第一技術節點和所述第二技術節點設定。10、根據權利要求8所述的方法，其中所述EDA工具是選自包括SPICE仿真，LPE工具，RC提取工具，電遷移或電阻壓降(IR-drop)分析工具，功率(power)分析工具，時序(timing)分析工具，噪聲分析工具，和它們的組合成的組中的一種工具。11、根據權利要求8所述的方法，還包含在所述布圖上執行用於可製造性(DFM)分析的設計，其中DFM分析包括確定與所述布圖相關的可縮放和不可縮放參數，其中所述執行所述DFM分析包括用所述嵌入的比例因子乘以所述可縮放參數；將所述可縮放參數提供給DFM方程以產生最終的可縮放參數；以及用所述最終的可縮放參數除以所述嵌入的比例因子。12、根據權利要求8所述的方法，還包含將所述第一技術節點中的所述布圖轉化成所述第二技術節點中的設計數據，其中所述設計數據提供將在襯底上製造的圖案。13、一種製造半導體集成電路的方法，包含將與技術節點相對應的電子設計分析(EDA)工具提供給客戶，其中所述EDA工具包括至少一個包括嵌入的比例因子的仿真工具，其中所述比例因子提供從第一技術節點到第二技術節點的光學微縮；和接收來自客戶的布圖，其中使用所述EDA工具提供所述布圖。14、根據權利要求13所述的方法，其中所述仿真工具包括SPICE仿真，LPE仿真和RC提取工具中的至少一個。15、根據權利要求1或13所述的方法，其中所述嵌入的比例因子根據所述第一技術節點和所述第二技術節點設定。全文摘要本發明公開了用於將使用光學微縮技術節點提供的設計電路和/或IC晶片的系統、方法和計算機可讀介質。在第一技術節點中提供最初的設計數據，並且在所述設計流程的一個或多個EDA工具中通過使用嵌入的比例因子，可在光學微縮技術節點中為所述電路生成設計。在其中可提供嵌入的比例因子的EDA工具的實例是仿真模型和包括LPE平臺的提取工具和RC提取技術文件。文檔編號G06F17/50GK101620644SQ20091015066公開日2010年1月6日申請日期2009年6月25日優先權日2008年6月25日發明者侯永清,張麗絲,王中興,魯立忠申請人:臺灣積體電路製造股份有限公司