冷mos的溝槽填充方法以及冷mos的溝槽結構的製作方法
2023-06-28 17:00:16
專利名稱：冷mos的溝槽填充方法以及冷mos的溝槽結構的製作方法
技術領域：
本發明涉及半導體製造技術領域，具體來說，本發明涉及一種冷MOS的溝槽填充方法以及一種冷MOS的溝槽結構。
背景技術：
冷MOS (Cool M0S)，又名Super Junction MOSFET (超結金屬氧化物半導體場效應電晶體)，最先由成都電子科技大學陳星弼院士所發明，後轉讓給德國英飛凌公司。作為功率MOSFET領域裡程碑的新型器件，Cool MOS打破了傳統功率MOSFET的理論極限，於1998 年問世並很快走向市場。與普通高壓MOSFET相比，Cool MOS由於採用新的耐壓層結構，利用了超結(Super Junction)的概念，在幾乎保持功率MOSFET所有優點的同時，又有著極低的導通損耗，發熱量非常低，另外還能夠顯著減小晶片面積，於是就稱為Cool MOS0在此以600伏的功率電晶體為例，使用具有超結結構的C00I MOS的導通電阻只有相同面積的傳統功率電晶體的 20%。而且其輸出電容、輸入電容也同步降低，器件的工作頻率特性得到了提高。一般來說，超結結構的實現有兩種途徑，一種是使用多次注入、多層外延形成超結的方法；另一種是在深溝槽中擴散形成超結的方法。圖1為現有技術中一個使用多次注入、 多層外延形成超結的剖面結構示意圖。如圖所示，這種方法通過在N型矽襯底100上逐層外延，在每一層N型外延層101 103上分別使用離子注入P型雜質的方式相應地逐層形成同一水平位置的P阱104 106。然後用爐管工藝作推進，使N型外延層101 103中的P阱104 106的範圍擴大開來，同一水平位置的P阱104 106上下串聯起來形成一種「糖葫蘆」形狀，獲得Cool MOS的超結結構。而圖2為現有技術中一個在深溝槽中擴散形成超結的剖面結構示意圖。如圖所示，這種方法通過在N型矽襯底200上刻蝕出深溝槽， 並用P型外延層201、202填充該深溝槽。之後用爐管工藝作推進，在深溝槽外側形成P型擴散區203，獲得Cool MOS的超結結構。比較上述兩種方法，第一種使用多次注入、多層外延形成超結的方法不需要在半導體襯底上刻蝕並填充深溝槽，但是該方法需要多次使用外延工藝，成本非常高昂。第二種在深溝槽中擴散形成超結的方法在深溝槽中使用外延工藝的難度很高，在用外延層填充深溝槽的過程中很容易在溝槽中留下一道縫隙沒有填滿，造成Cool MOS器件工作時發生漏電現象，從而降低器件的電學性能。
發明內容
本發明所要解決的技術問題是提供一種冷MOS的溝槽填充方法以及一種冷MOS的溝槽結構，在不提高工藝複雜度的情況下能夠填充滿深溝槽，保持器件電學性能的穩定。為解決上述技術問題，本發明提供一種冷MOS的溝槽填充方法，包括步驟提供N型半導體襯底；在所述N型半導體襯底上刻蝕出深溝槽；
在所述深溝槽的內壁上形成P型外延層，所述P型外延層中間留有一道縫隙；
將所述P型外延層中的P型雜質擴散到所述N型半導體襯底中，形成P型擴散區；將所述深溝槽內的P型外延層表面高溫氧化，由氧化物填充滿所述P型外延層中間的縫隙。可選地，所述半導體襯底為矽襯底。可選地，所述深溝槽的深度為40 50 μ m,寬度為1. 5 2 μ m。可選地，所述P型外延層是由矽烷和硼烷用外延的方法形成的。可選地，所述P型外延層的厚度為1000A~5000A。可選地，所述雜質擴散是採用爐管工藝作推進來完成的。可選地，所述氧化物為二氧化矽。可選地，所述高溫氧化包括幹氧氧化和/或溼氧氧化。相應地，本發明還提供一種冷MOS的溝槽結構，包括位於N型半導體襯底內的深溝槽，所述溝槽內壁上形成有P型外延層，所述P型外延層中間留有一道縫隙，所述溝槽外側包圍有滲透到所述N型半導體襯底內的P型擴散區，所述P型外延層中間的縫隙被所述P 型外延層的氧化物填充滿。可選地，所述P型外延層的厚度為1000A 5000A。與現有技術相比，本發明具有以下優點本發明在冷MOS超結結構的深溝槽的內壁上生長一層外延層之後，在外延層中間留有一道縫隙，然後通過高溫氧化的方法將外延層表面氧化，由氧化物填充滿深溝槽內外延層之間的縫隙，從而不需要複雜的工藝就能獲得沒有縫隙的冷MOS超結結構，避免了工作時發生漏電，保持了器件電學性能的穩定。
本發明的上述的以及其他的特徵、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為現有技術中一個使用多次注入、多層外延形成超結的剖面示意圖；圖2為現有技術中一個在深溝槽中擴散形成超結的剖面結構示意圖；圖3為本發明一個實施例的冷MOS的溝槽填充方法的流程圖；圖4至圖7為本發明一個實施例的冷MOS的溝槽填充過程的剖面結構示意圖。
具體實施例方式下面結合具體實施例和附圖對本發明作進一步說明，但不應以此限制本發明的保護範圍。圖3為本發明一個實施例的冷MOS的溝槽填充方法的流程圖。如圖所示，該方法可以起始於步驟S301。在步驟S301中，提供N型半導體襯底，該N型半導體襯底具體可以為N型矽襯底。在步驟S302中，在N型半導體襯底上刻蝕出深溝槽。圖4至圖7為本發明一個實施例的冷MOS的溝槽填充過程的剖面結構示意圖。其中，圖4為在N型矽襯底400上刻蝕出深溝槽401的剖面結構示意圖。該深溝槽401的深度例如可以為40 50 μ m,寬度可以為1. 5 2 μ m。在步驟S303中，在深溝槽的內壁上形成P型外延層，該P型外延層中間留有一道縫隙。圖5為在深溝槽401的內壁上形成P型外延層402的剖面結構示意圖。該P型外延層402中間留有一道縫隙403。在本實施例中，該P型外延層402是由矽烷和硼烷用外延的方法形成的，其厚度可以為1000A 5000A。在步驟S304中，將P型外延層中的P型雜質擴散到N型半導體襯底中，形成P型擴散區。圖6為將P型外延層402中的P型雜質擴散到N型半導體襯底400中的剖面結構示意圖。該過程在N型半導體襯底400中滲透形成P型擴散區404。在本實施例中，該雜質擴散過程可以是採用爐管工藝作推進來完成的。在步驟S305中，將深溝槽內的P型外延層表面高溫氧化，由氧化物填充滿P型外延層中間的縫隙。圖7為將深溝槽401內的P型外延層402表面高溫氧化，由氧化物405填充滿P 型外延層402中間的縫隙403的剖面結構示意圖，也即由上述溝槽填充方法所最終獲得的冷MOS的溝槽結構。在本實施例中，高溫氧化可以包括幹氧氧化和/或溼氧氧化。由於高溫氧化的作用，氧化物405(例如二氧化矽)會消耗掉深溝槽401內一定厚度的P型外延層 402，從而使得P型外延層402在深溝槽401內的厚度變薄一些。本發明在冷MOS超結結構的深溝槽的內壁上生長一層外延層之後，在外延層中間留有一道縫隙，然後通過高溫氧化的方法將外延層表面氧化，由氧化物填充滿深溝槽內外延層之間的縫隙，從而不需要複雜的工藝就能獲得沒有縫隙的冷MOS超結結構，避免了工作時發生漏電，保持了器件電學性能的穩定。本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改，因此本發明的保護範圍應當以本發明權利要求所界定的範圍為準。
權利要求
1.一種冷MOS的溝槽填充方法，包括步驟 提供N型半導體襯底；在所述N型半導體襯底上刻蝕出深溝槽；在所述深溝槽的內壁上形成P型外延層，所述P型外延層中間留有一道縫隙； 將所述P型外延層中的P型雜質擴散到所述N型半導體襯底中，形成P型擴散區； 將所述深溝槽內的P型外延層表面高溫氧化，由氧化物填充滿所述P型外延層中間的縫隙。
2.根據權利要求1所述的溝槽填充方法，其特徵在於，所述半導體襯底為矽襯底。
3.根據權利要求1或2所述的溝槽填充方法，其特徵在於，所述深溝槽的深度為40 50 μ m，寬度為 1. 5 2μπι。
4.根據權利要求2所述的溝槽填充方法，其特徵在於，所述P型外延層是由矽烷和硼烷用外延的方法形成的。
5.根據權利要求4所述的溝槽填充方法，其特徵在於，所述P型外延層的厚度為 IOOOA 5000Α。
6.根據權利要求1或2所述的溝槽填充方法，其特徵在於，所述雜質擴散是採用爐管工藝作推進來完成的。
7.根據權利要求2所述的溝槽填充方法，其特徵在於，所述氧化物為二氧化矽。
8.根據權利要求1或2所述的溝槽填充方法，其特徵在於，所述高溫氧化包括幹氧氧化和/或溼氧氧化。
9.一種冷MOS的溝槽結構，包括位於N型半導體襯底內的深溝槽，其特徵在於，所述溝槽內壁上形成有P型外延層，所述P型外延層中間留有一道縫隙，所述溝槽外側包圍有滲透到所述N型半導體襯底內的P型擴散區，所述P型外延層中間的縫隙被所述P型外延層的氧化物填充滿。
10.根據權利要求9所述的溝槽結構，其特徵在於，所述P型外延層的厚度為 1000A 5000A。
全文摘要
本發明提供一種冷MOS的溝槽填充方法，包括步驟提供N型半導體襯底；在N型半導體襯底上刻蝕出深溝槽；在深溝槽的內壁上形成P型外延層，P型外延層中間留有一道縫隙；將P型外延層中的P型雜質擴散到N型半導體襯底中，形成P型擴散區；將深溝槽內的P型外延層表面高溫氧化，由氧化物填充滿P型外延層中間的縫隙。相應地，本發明還提供一種冷MOS的溝槽結構。本發明在冷MOS超結結構的深溝槽的內壁上生長一層外延層之後，在外延層中間留有一道縫隙，然後通過高溫氧化的方法將外延層表面氧化，由氧化物填充滿深溝槽內外延層之間的縫隙，從而不需要複雜的工藝就能獲得沒有縫隙的冷MOS超結結構，避免了工作時發生漏電，保持了器件電學性能的穩定。
文檔編號H01L29/06GK102184860SQ20111008726
公開日2011年9月14日 申請日期2011年4月8日 優先權日2011年4月8日
發明者陳雪萌, 龔大衛 申請人:上海先進半導體製造股份有限公司